TWI423410B - 金屬導電結構及其製作方法 - Google Patents

金屬導電結構及其製作方法 Download PDF

Info

Publication number
TWI423410B
TWI423410B TW099147202A TW99147202A TWI423410B TW I423410 B TWI423410 B TW I423410B TW 099147202 A TW099147202 A TW 099147202A TW 99147202 A TW99147202 A TW 99147202A TW I423410 B TWI423410 B TW I423410B
Authority
TW
Taiwan
Prior art keywords
metal
layer
conductive structure
oxidation potential
recess
Prior art date
Application number
TW099147202A
Other languages
English (en)
Other versions
TW201227890A (en
Inventor
Chih Hao Wang
Po Fu Huang
Chun Yu Lee
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW099147202A priority Critical patent/TWI423410B/zh
Priority to CN201110141905.7A priority patent/CN102214616B/zh
Publication of TW201227890A publication Critical patent/TW201227890A/zh
Application granted granted Critical
Publication of TWI423410B publication Critical patent/TWI423410B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

金屬導電結構及其製作方法
本發明係關於一種金屬導電結構及其製作方法,尤指一種使用於玻璃覆晶(chip on glass,COG)技術之金屬導電結構及其製作方法。
玻璃覆晶(chip on glass,COG)技術係指將晶片直接與玻璃基板上之連接墊接合的技術,而由於COG技術具有低成本的優勢,因此目前已廣泛地應用在顯示面板的晶片接合製作上。目前COG技術主要使用異方性導電膠(ACF),將晶片黏貼於玻璃基板上,並以其中之導電粒子作為晶片上之金屬凸塊與玻璃基板之連接墊的電連接橋樑。
請參考第1圖,第1圖為習知將具有金屬凸塊之晶片接合至具有連接墊之玻璃基板之示意圖。如第1圖所示,晶片10之銲墊12上分別形成有一金屬凸塊14,且金屬凸塊14係由金所構成。並且,玻璃基板16上已形成有連接墊18,且連接墊18之位置係對應於銲墊12之位置。於進行金屬凸塊14與連接墊18的接合製程時,先於玻璃基板16上塗佈異方性導電膠20,然後將金屬凸塊14係對位於相對應之連接墊18上,並將金屬凸塊14向下壓合於連接墊18上,使異方性導電膠20中之導電粒子22可電性連接金屬凸塊14與連接墊18。
然而,在線路佈局的密度不斷提升的狀況下,晶片上之銲墊間之距離越來越小,使金屬凸塊之間距亦隨之縮小,並且玻璃基板上相對應之連接墊之間距亦會縮小。因此,存在於異方性導電膠中之導電粒子會因為金屬凸塊之間距縮小而彼此更靠近,使得導電粒子可作為相鄰金屬凸塊之電連接橋樑,進而造成金屬凸塊短路之問題。並且,金屬凸塊與所欲接合之連接墊上更存在一定的對位誤差,因此於晶片與玻璃基板接合後,金屬凸塊與相鄰連接墊之距離更是小於金屬凸塊之間距,使得導電粒子更容易作為金屬凸塊與相鄰連接墊之電連接橋樑,而造成短路問題。
有鑑於此,防止因異方性導電膠中之導電粒子產生橫向連結所造成之短路問題實為業界努力之目標。
本發明之主要目的之一在於提供一種金屬導電結構及其製作方法,以解決因異方性導電膠中之導電粒子產生橫向連結所造成之短路問題。
為達上述之目的,本發明提供一種金屬導電結構。金屬導電結構包含一載體、一導電層、一第一金屬、一第二金屬以及一絕緣層。導電層位於載體上,且第一金屬設於導電層上,其中第一金屬具有一上表面與一側壁,且第一金屬之氧化電位大於或等於銅之氧化電位。第二金屬設於第一金屬之上表面,且第二金屬之氧化電位小於或等於銀之氧化電位。絕緣層覆蓋第一金屬之側壁,且絕緣層包含有第一金屬之一氧化物。
為達上述之目的,本發明提供一種金屬導電結構之製作方法。首先,形成一第一金屬於一載體上,第一金屬具有一上表面與一側壁,且上表面具有一凹槽,其中第一金屬之氧化電位大於或等於銅之氧化電位。然後,形成一第二金屬於第一金屬之上表面,且第二金屬填滿凹槽,其中第二金屬之氧化電位小於或等於銀之氧化電位。接著,移除位於凹槽外之第二金屬。隨後,實施一氧化步驟,以於第一金屬之側壁形成一絕緣層。
本發明係於導電層上先形成氧化電位大於或等於銅之氧化電位之第一金屬,再於第一金屬未被氧化之前形成氧化電位小於或等於銀之氧化電位之第二金屬,使第二金屬可藉由第一金屬電性連接至導電層,同時可利用第一金屬具有容易氧化之特性於第一金屬之裸露表面形成絕緣層,以避免於進行晶片與基板接合製程時因異方性導電膠中之導電粒子產生橫向連結而造成短路。
本發明主要在於進行一晶片與一基板接合製程之前,先於晶片或基板上製作金屬導電結構,以用於電性連接晶片與基板,且本發明之金屬導電結構可避免於進行晶片與基板接合製程中因異方性導電膠中之導電粒子產生橫向連結所造成之短路問題。
請參考第2圖至第9圖,第2圖至第9圖為本發明製作金屬導電結構之方法示意圖,其中第9圖為本發明較佳實施例之金屬導電結構之剖面示意圖。如第2圖所示,首先提供一載體102,且至少一導電層106與一保護層108位於載體102上。其中,載體可為基板、電子元件或晶片,但不限於此。並且,保護層108覆蓋於載體102與導電層106上,且保護層108具有一第一穿孔108a,暴露出部分導電層106。然後,進行一濺鍍製程,形成一緩衝金屬層110於載體102上,使緩衝金屬層110覆蓋載體102,並填入第一穿孔108a中,以與導電層106相接觸。值得一提的是,緩衝金屬層110係均勻形成於載體102上,因此當緩衝金屬層110覆蓋於具有第一穿孔108a之保護層108上時,緩衝金屬層110會具有一第一凹槽110a,對應第一穿孔108a。其中,本實施例之導電層106的材料係為導電金屬材料,例如:鋁,且形成緩衝金屬層110之材料可為與導電層106具有良好接合但未與導電層106產生相互作用之導電材料,例如:鈦鎢合金(TiW),但不限於此。此外,本發明形成緩衝金屬層110之方法並不限於使用濺鍍製程,亦可為化學電鍍製程或其他沉積製程,但不以此為限。
如第3圖所示,接著進行一微影暨蝕刻製程,於緩衝金屬層110上形成一圖案化光阻層112,且圖案化光阻層112具有一第二穿孔112a,使第二穿孔112a對應於導電層106之位置,以暴露出與導電層106接觸之緩衝金屬層110。其中,圖案化光阻層112係由光阻材料所構成,例如:正光阻材料或負光阻材料。此外,第二穿孔112a之大小係用於定義出本實施例之金屬導電結構100之寬度,並且後續所形成之金屬係形成於第二穿孔112a中,因此圖案化光阻層112之厚度須大於後續所形成之金屬之總厚度,且圖案化光阻層112之厚度可根據後續所形成之金屬之總厚度來做調整。
如第4圖所示,接下來於第二穿孔112a中之緩衝金屬層110上形成一第一金屬114,且第一金屬114之厚度係小於圖案化光阻層112之厚度,使第一金屬114僅位於第二穿孔112a中,其中第一金屬114具有一上表面114a與一側壁114b,且第一金屬114係均勻形成於緩衝金屬層110上,使第一金屬114之上表面114a隨著第一凹槽110a之輪廓而具有一第二凹槽114c,且第二凹槽114c未與側壁114b相接觸。並且,第一金屬114之氧化電位係大於或等於銅之氧化電位,使第一金屬114係屬易氧化金屬,例如:鐵、銅、鈀、錳、鎳或上述之組合。於本實施例中,第一金屬114係由兩金屬層116a、116b所構成,並且形成第一金屬114之步驟可包含有進行二電鍍製程,以分別依序於緩衝金屬層110上形成第一金屬層116a、116b。藉此,第一金屬114可為一雙層結構,且雙層結構係為兩種第一金屬114之堆疊。然而,本發明之第一金屬114不限於僅由兩個第一金屬層116a、116b所構成。於本發明之其他實施例中,第一金屬114可由單一金屬層構成(圖未示),而僅利用單一電鍍製程來形成單一第一金屬114。或者,亦可利用進行複數個電鍍製程,以形成 由複數個第一金屬層所構成之第一金屬114,且各第一金屬層分別由不同第一金屬114所構成,使第一金屬114為一多層結構,且多層結構為複數種第一金屬114之堆疊,但本發明不以此為限。
值得注意的是,本實施例係於形成第一金屬114之前,先於載體102上形成緩衝金屬層110,以阻絕第一金屬114擴散至載體102上之導電層106,並且藉由第一金屬114與緩衝金屬層110之結合度高於與導電層106之結合度,以提升第一金屬114結合於載體102上之附著力。然而,本發明並不限於須形成緩衝金屬層110。
如第5圖所示,然後形成一第二金屬118於第一金屬114之上表面114a,且第二金屬118填滿第二凹槽114c。其中,第二金屬118未覆蓋於圖案化光阻層112上,而僅位於第二穿孔112a中,使第一金屬114與第二金屬118之總厚度係小於圖案化光阻層112之厚度。此外,第二金屬118之氧化電位小於或等於銀之氧化電位,使第二金屬118係屬不易氧化金屬,例如:金、鉑、銀或上述之組合。於本實施例中,第二金屬118係由單一第二金屬層所構成,並且形成第二金屬118之步驟可利用一電鍍製程,但不限於此。
如第6圖所示,隨後利用一蝕刻製程,移除圖案化光阻層112,並暴露出未被第一金屬114與第二金屬118覆蓋之緩衝金屬層110。如第7圖所示,接著,以第一金屬114與第二金屬118為遮罩,移除未被第一金屬114與第二金屬118覆蓋之緩衝金屬層110。
如第8圖所示,然後,進行一研磨製程(polishing process),以移除位於第二凹槽114c外之第二金屬118,使第一金屬114之裸露出之上表面114a與第二金屬118之上表面構成一平面,以助於接合於基板上。此時,第二金屬118僅位於第二凹槽114c中,因此第二金屬118未與第一金屬114之側壁114b相接觸。本發明移除位於第二凹槽114c外之第二金屬118並不限於研磨製程,亦可利用微影暨蝕刻製程來移除,但不以此為限。
如第9圖所示,最後,實施一氧化步驟,以於第一金屬114之側壁114b與未受第二金屬118覆蓋之上表面114a形成一絕緣層120,使絕緣層120不僅覆蓋於第一金屬114之側壁114b,更延伸至位於第二凹槽114c外之第一金屬114之上表面114a,至此即已完成本實施例之金屬導電結構100。於本實施例中,氧化步驟可將已形成有第一金屬114與第二金屬118之載體102置放於高溫與高濕的環境下,例如:85℃與相對濕度85%,使與環境接觸之第一金屬114產生氧化,而於第一金屬114之裸露表面形成絕緣層120。並且,絕緣層120係由氧化第一金屬114而成。然而,本發明形成絕緣層120之方法並不限於設置於高溫高濕之環境,而僅需使第一金屬114與氧反應產生氧化,即可形成絕緣層120。
值得注意的是,本實施例之設於第一金屬114上之第二金屬118並不會於高溫高濕之環境下與氧反應,因此仍可具有導電特性。由 於第二凹槽114c未與第一金屬114之側壁114b相接觸,因此第二金屬118亦不會與第一金屬114之側壁114b相接觸。並且,絕緣層120係由第一金屬114與氧反應而形成,使第一金屬114之裸露表面皆會有絕緣層120覆蓋,且絕緣層120有效覆蓋第一金屬114之側壁114b以及與側壁114b相接觸之部份上表面114a。因此,於進行晶片與基板接合製程中,當載體102上形成有複數個第一金屬114時,各第一金屬114可藉由絕緣層120與位於其一側的異方性導電膠之導電粒子電性絕緣,或者各第一金屬114可藉由絕緣層120與相鄰之導電層106電性絕緣,進而解決因異方性導電膠中之導電粒子產生橫向連結所造成之短路問題。
綜上所述,本發明係於載體上先形成易氧化之第一金屬,再於第一金屬未被氧化之前形成不易氧化之第二金屬,使第二金屬可藉由第一金屬電性連接至導電層,同時可利用第一金屬具有容易氧化之特性於第一金屬之裸露表面形成絕緣層,以避免於進行晶片與基板接合製程時因異方性導電膠中之導電粒子產生橫向連結而造成短路。再者,本發明之第一金屬之上表面更具有未與側壁相接觸之第二凹槽,使第二金屬可僅填入第二凹槽中且未與側壁相接觸,因此絕緣層更可有效電性絕緣二相鄰之第二金屬或電性絕緣第二金屬與相鄰之導電層。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
10‧‧‧晶片
12‧‧‧銲墊
14‧‧‧金屬凸塊
16‧‧‧玻璃基板
18‧‧‧連接墊
20‧‧‧異方性導電膠
22‧‧‧導電粒子
100‧‧‧金屬導電結構
102‧‧‧載體
106‧‧‧導電層
108‧‧‧保護層
108a‧‧‧第一穿孔
110‧‧‧緩衝金屬層
110a‧‧‧第一凹槽
112‧‧‧圖案化光阻層
112a‧‧‧第二穿孔
114‧‧‧第一金屬
114a‧‧‧上表面
114b‧‧‧側壁
114c‧‧‧第二凹槽
116a、
118‧‧‧第二金屬
116b‧‧‧第一金屬層
120‧‧‧絕緣層
第1圖為習知將具有金屬凸塊之晶片接合至具有連接墊之玻璃基板之示意圖。
第2圖至第9圖為本發明製作金屬導電結構之方法示意圖。
100...金屬導電結構
102...載體
106...導電層
108...保護層
110...緩衝金屬層
114...第一金屬
114a...上表面
114b...側壁
114c...第二凹槽
116a、116b...第一金屬層
118...第二金屬
120...絕緣層

Claims (16)

  1. 一種金屬導電結構,包含:一載體;一導電層,位於該載體上;一第一金屬,設於該導電層上,其中該第一金屬具有一上表面與一側壁,且該第一金屬之氧化電位大於或等於銅之氧化電位,該第一金屬之該上表面具有一凹槽;一第二金屬,設於該第一金屬之該上表面,且該第二金屬之氧化電位小於或等於銀之氧化電位,其中該第二金屬僅位於該凹槽中;以及一絕緣層,覆蓋該第一金屬之該側壁,且該絕緣層包含有該第一金屬之一氧化物。
  2. 如請求項1所述之金屬導電結構,其中該絕緣層延伸至位於該凹槽外之該第一金屬之該上表面。
  3. 如請求項1所述之金屬導電結構,其中該第一金屬包含鐵、銅、鈀、錳、鎳或上述之組合。
  4. 如請求項1所述之金屬導電結構,其中該載體包含基板、電子元件或晶片。
  5. 如請求項1所述之金屬導電結構,其中該第一金屬為一多層結構。
  6. 如請求項1所述之金屬導電結構,其中該第二金屬包含金、鉑或銀。
  7. 如請求項1所述之金屬導電結構,另包含有一緩衝金屬層,設於該導電層與該第一金屬之間。
  8. 如請求項1所述之金屬導電結構,其中該第二金屬之側壁不與該第一金屬之該側壁相接觸。
  9. 如請求項1所述之金屬導電結構,其中該第一金屬於該凹槽外之該上表面與該第二金屬之上表面構成一平面。
  10. 一種金屬導電結構之製作方法,包含有:形成一第一金屬於一載體上,該第一金屬具有一上表面與一側壁,且該上表面具有一凹槽,其中該第一金屬之氧化電位大於或等於銅之氧化電位;形成一第二金屬於該第一金屬上,且該第二金屬填滿該凹槽,其中該第二金屬之氧化電位小於或等於銀之氧化電位;移除位於該凹槽外之該第二金屬;以及實施一氧化步驟,以於該第一金屬之該側壁形成一絕緣層。
  11. 如請求項10所述之製作方法,其中該絕緣層係由氧化該第一金 屬而成。
  12. 如請求項10所述之製作方法,其中移除位於該凹槽外之該第二金屬之步驟係利用一研磨製程。
  13. 如請求項10所述之製作方法,其中形成該第一金屬之步驟與形成該第二金屬之步驟係分別利用一電鍍製程。
  14. 如請求項10所述之製作方法,其中於形成該第一金屬之步驟之前,該製作方法另包含有:於該載體上形成一緩衝金屬層;以及於該緩衝金屬層上形成一圖案化光阻層,且該圖案化光阻層具有一接觸洞,暴露出該緩衝金屬層。
  15. 如請求項14所述之製作方法,其中於形成該第二金屬之步驟與移除位於該凹槽外之該第二金屬之步驟之間,該製作方法另包含有移除該圖案化光阻層。
  16. 如請求項15所述之製作方法,其中於移除該圖案化光阻層之步驟之後,該製作方法另包含有移除未被該第一金屬覆蓋之該緩衝金屬層。
TW099147202A 2010-12-31 2010-12-31 金屬導電結構及其製作方法 TWI423410B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099147202A TWI423410B (zh) 2010-12-31 2010-12-31 金屬導電結構及其製作方法
CN201110141905.7A CN102214616B (zh) 2010-12-31 2011-05-30 金属导电结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099147202A TWI423410B (zh) 2010-12-31 2010-12-31 金屬導電結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201227890A TW201227890A (en) 2012-07-01
TWI423410B true TWI423410B (zh) 2014-01-11

Family

ID=44745869

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099147202A TWI423410B (zh) 2010-12-31 2010-12-31 金屬導電結構及其製作方法

Country Status (2)

Country Link
CN (1) CN102214616B (zh)
TW (1) TWI423410B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856221A (zh) * 2012-08-17 2013-01-02 江苏汇成光电有限公司 Ic封装凸块的制造工艺
JP7148300B2 (ja) * 2018-07-12 2022-10-05 上村工業株式会社 導電性バンプ、及び無電解Ptめっき浴

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073617A (ja) * 2005-09-05 2007-03-22 Tamura Seisakusho Co Ltd 電極構造体、実装用基板及び突起電極並びにこれらの製造方法
TW200737456A (en) * 2006-03-24 2007-10-01 Phoenix Prec Technology Corp Flip chip substrate structure and method for fabricating the same
TWM352128U (en) * 2008-10-08 2009-03-01 Int Semiconductor Tech Ltd Semiconductor structure having silver bump

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656858A (en) * 1994-10-19 1997-08-12 Nippondenso Co., Ltd. Semiconductor device with bump structure
JP3443219B2 (ja) * 1995-11-14 2003-09-02 株式会社日立製作所 半導体集積回路装置およびその製造方法
CN1176487C (zh) * 2000-09-18 2004-11-17 友达光电股份有限公司 具有绝缘侧壁的多个金属凸块结构及其制作方法
JP4115306B2 (ja) * 2003-03-13 2008-07-09 富士通株式会社 半導体装置の製造方法
US7064446B2 (en) * 2004-03-29 2006-06-20 Intel Corporation Under bump metallization layer to enable use of high tin content solder bumps
CN101290917B (zh) * 2007-04-17 2011-08-31 南亚电路板股份有限公司 焊接垫结构
CN101779526A (zh) * 2007-08-10 2010-07-14 夏普株式会社 配线基板和液晶显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073617A (ja) * 2005-09-05 2007-03-22 Tamura Seisakusho Co Ltd 電極構造体、実装用基板及び突起電極並びにこれらの製造方法
TW200737456A (en) * 2006-03-24 2007-10-01 Phoenix Prec Technology Corp Flip chip substrate structure and method for fabricating the same
TWM352128U (en) * 2008-10-08 2009-03-01 Int Semiconductor Tech Ltd Semiconductor structure having silver bump

Also Published As

Publication number Publication date
CN102214616A (zh) 2011-10-12
TW201227890A (en) 2012-07-01
CN102214616B (zh) 2014-07-30

Similar Documents

Publication Publication Date Title
JP4431123B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP5084509B2 (ja) 集積回路チップの外面に露出した端子で相互接続するための相互接続要素およびその製造方法、複数の前記相互接続要素を含む多層相互配線基板およびその製造方法、ならびに多層配線基板の製造方法
TWI334747B (en) Circuit board structure having embedded electronic components
JP5010737B2 (ja) プリント配線板
CN110783298B (zh) 半导体器件及其制造方法
TWI475935B (zh) 無核心層之封裝基板及其製法
US9899235B2 (en) Fabrication method of packaging substrate
US9232644B2 (en) Wiring substrate
JP2003324120A (ja) 接続端子及びその製造方法並びに半導体装置及びその製造方法
TW202008539A (zh) 構裝結構、其接合方法及用於其的線路板
CN102870209B (zh) 电路装置的制造方法
TWI553787B (zh) Ic載板、具有該ic載板的半導體器件及其製造方法
JP6186780B2 (ja) 半導体装置およびその製造方法
JP4293563B2 (ja) 半導体装置及び半導体パッケージ
TWI423410B (zh) 金屬導電結構及其製作方法
JP5498864B2 (ja) 配線基板及び配線基板の製造方法
JP2005303314A (ja) バンプ構造を含む半導体素子及びその製造方法
JP2007208077A (ja) 半導体装置
TW202008519A (zh) 封裝基板結構與其接合方法
TWI829396B (zh) 電路板結構及其製作方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JP2005294678A (ja) 半導体装置およびその製造方法
JP2013251579A (ja) 配線基板の製造方法
TW201601224A (zh) 封裝基板結構及其製法
JP2007300139A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees