CN110783298B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN110783298B
CN110783298B CN201911011130.4A CN201911011130A CN110783298B CN 110783298 B CN110783298 B CN 110783298B CN 201911011130 A CN201911011130 A CN 201911011130A CN 110783298 B CN110783298 B CN 110783298B
Authority
CN
China
Prior art keywords
metal layer
layer
semiconductor device
etching
pad electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911011130.4A
Other languages
English (en)
Other versions
CN110783298A (zh
Inventor
松本一治
大鸟居英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to CN201911011130.4A priority Critical patent/CN110783298B/zh
Publication of CN110783298A publication Critical patent/CN110783298A/zh
Application granted granted Critical
Publication of CN110783298B publication Critical patent/CN110783298B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H01L2224/11903—Multiple masking steps using different masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3651—Formation of intermetallics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及半导体器件及其制造方法。所述半导体器件包括第一半导体电子元件，所述第一半导体电子元件包括焊盘电极、焊料凸块以及位于焊盘与焊料之间的金属层，所述位于焊盘与焊料之间的金属层被配置成具有底层金属层和主金属层，所述底层金属层形成在所述焊盘电极与所述焊料凸块之间并与所述焊盘电极相连接，且所述主金属层形成在所述底层金属层上，其中，所述主金属层在其外边缘部处具有屋檐部。由此，在本发明中，在抑制大批量生产率的下降和成本的增加的同时防止了半导体电子元件之间的电连接和机械连接的可靠性的降低。

Description

半导体器件及其制造方法
本申请是申请日为2014年06月03日、发明名称为“半导体器件及其制造方法”的申请号为201410242276.0专利申请的分案申请。
技术领域
本发明涉及半导体器件及其制造方法，并更具体地涉及在焊盘电极(padelectrode)与焊料凸块(solder bump)之间布置有预定金属层的半导体器件的技术领域。
背景技术
例如，对于已知的倒装芯片法(flip chip method)等，通过焊料凸块将IC芯片(半导体芯片)结合(安装)到包括半导体基板的安装基板上。在通过焊料凸块将半导体芯片安装到安装基板上的半导体器件中，凸块下金属(在下文中，被称为“UBM”)布置在焊盘电极与焊料凸块之间(例如，参考日本未审查专利申请2008-28112和日本未审查专利申请2012-80043)。UBM设置成用于提高焊盘电极(例如，Al基材料)与焊料凸块之间的结合粘附度。
例如，按照下面的方式执行UBM的形成。即，首先，形成与焊盘电极相接触的金属晶种层(底层金属层：例如，Cu和Ti等)。从确保可靠性等角度来说，通过在晶圆的整个表面上进行物理气相沉积(PVD)和化学气相沉积(CVD)来执行金属晶种层的形成。然后，通过电镀(electrolytic plating)在金属晶种层上形成例如由Ni等制成的主金属层，其中在电镀中，金属晶种层被用作电极。电镀是在处理掩模(mask)之后进行的，其中该掩模仅在与焊盘电极相对应的位置处具有开口，因此，主金属层形成为具有预定直径。
以如上方式形成为具有预定直径的主金属层以及形成在主金属层下侧的金属晶种层充当UBM。
这里，以上述原样地遗留在晶圆的整个表面上的方式形成的金属晶种层导致了焊盘电极彼此电连接。因此，在上述电镀期间使用金属晶种层，并接着通过刻蚀等最终去除(去除被视为掩膜的主金属层)从主金属层突出的部分。通过使用诸如湿法刻蚀等各向同性刻蚀来执行此时的刻蚀。
然而，如甚至在日本未审查专利申请2008-28112中所指出的，上述金属晶种层上的刻蚀不仅沿垂直方向进行，而且沿水平方向进行(侧蚀)，因此，存在如下可能性，即不仅在从主金属层突出的部分处进行金属晶种层的去除，而且还在主金属层的下侧处进行金属晶种层的去除(过刻蚀：在日本未审查专利申请2008-28112中被称为底切(undercut))。
当发生金属晶种层的这类过刻蚀时，例如存在如下可能性，即，被配置成具有Al基材料的焊盘电极可能受到腐蚀，从而极大地降低了焊盘电极的结合强度。于是，因此，存在如下可能性，即显著地降低了安装基板与半导体芯片之间的电连接性和机械连接性。
在日本未审查专利申请2008-28112中所述的发明中，采用了使金属晶种层氧化并在其上进行刻蚀的工艺，以防止在金属晶种层(UBM膜7)上的过刻蚀。
然而，该工艺中的氧化处理需要很长的时间(24小时)，因而难以进行大批量生产，且成本也必然增加。
发明内容
因此，对于在焊盘电极与焊料凸块之间布置有预定金属层的半导体器件，期望在抑制大批量生产率的下降和成本的增加的同时防止半导体电子元件之间的电连接和机械连接的可靠性的降低。
根据本发明的实施例，提供了一种半导体器件，其包括第一半导体电子元件，所述第一半导体电子元件包括焊盘电极、焊料凸块以及位于焊盘与焊料之间的金属层，所述位于焊盘与焊料之间的金属层被配置成具有底层金属层和主金属层，所述底层金属层形成在所述焊盘电极与所述焊料凸块之间并与所述焊盘电极相连接，且所述主金属层形成在所述底层金属层上，且其中所述主金属层在其外边缘部处具有屋檐部。
通过设置所述屋檐部，使发生在所述底层金属层的刻蚀过程(所述主金属层被视为掩膜)中的过刻蚀的容差量以与所述屋檐部的长度成比例的方式增大。
在根据实施例的半导体器件中，期望包括第二半导体电子元件，所述第二半导体电子元件通过所述焊料凸块与所述第一半导体电子元件电连接和机械连接。
因此，获得了具有通过焊料凸块彼此电连接和机械连接的半导体电子元件的半导体器件。
在根据上述实施例的半导体器件中，期望所述位于焊盘与焊料之间的金属层充当凸块下金属。
因此，提高了焊盘电极与焊料凸块之间的结合粘附度。
在根据上述实施例的半导体器件中，期望所述焊料凸块的形成节距被设定为100μm以下。
所述焊料凸块的形成节距变成窄的节距，因而所述半导体器件可以被制作为小。
在根据上述实施例的半导体器件中，期望所述屋檐部沿突出方向的长度被设定为0.1μm至2.5μm。
适当地设定在刻蚀所述底层金属层之后的所述屋檐部的长度，从而减轻了由在回流期间熔化的焊料引起的应力。
在根据本发明的另一实施例的半导体器件，提供了一种制造半导体器件的方法，所述方法包括：底层金属层形成步骤，在基板部上形成底层金属层，以使所述底层金属层与形成在所述基板部上的焊盘电极相接触，所述基板部包括半导体基板；主金属层形成步骤，在所述底层金属层上的与所述焊盘电极的形成位置相对应的位置处形成主金属层；焊料层形成步骤，在所述主金属层上形成焊料层；以及底层金属层刻蚀步骤，通过将所述主金属层视为掩膜来刻蚀所述底层金属层。在所述主金属层形成步骤中形成在其外边缘部处具有屋檐部的所述主金属层。
因此，基于形成在主金属层上的屋檐部的尖端部来执行所述底层金属层的刻蚀，且发生在刻蚀步骤中的过刻蚀的容差量以与屋檐部的长度成比例的方式增大。
在上述的根据本发明的半导体器件的制造方法中，期望在所述主金属层形成布置中形成所述主金属层，使得所述屋檐部沿突出方向的长度被设定为0.5μm至5μm。
适当地设定在刻蚀所述底层金属层之后的所述屋檐部的长度，从而使发生在所述刻蚀中的过刻蚀的容差量得到适当地设定。
在上述的根据本发明的半导体器件的制造方法中，期望在刻蚀所述底层金属层的步骤中，通过使用化学溶液来执行刻蚀，所述化学溶液既可以刻蚀所述底层金属层，又可以刻蚀所述屋檐部，并在所述屋檐部上比在所述底层金属层上具有更低的刻蚀速率。
因此，当在底层金属层上执行刻蚀时，也刻蚀了屋檐部。
在上述的根据本发明的半导体器件的制造方法中，期望在底层金属层形成布置中形成顶层和位于该顶层下的层分别由不同的材料配置成的底层金属层，在形成所述主金属层的步骤中，在所述底层金属层上对在与所述焊盘电极的形成位置相对应的位置处具有开口的掩膜进行处理，且使用所处理的掩膜来执行刻蚀以选择性地去除所述底层金属层的所述顶层，并接着在所述开口中形成所述主金属层。
因此，底层金属层的顶层被过刻蚀至比掩膜的开口更远的外部。在此状态下，在开口中形成主金属层，从而在上述过刻蚀部上形成屋檐部。
在上述的根据本发明的半导体器件的制造方法中，期望通过形成所述底层金属层的步骤和形成所述主金属层的步骤而由所述底层金属层和所述主金属层制成的金属层是通过半添加法形成的。
所述半添加法是有利于微细加工的方法。
根据本发明，在焊盘电极与焊料凸块之间布置有预定金属层的半导体器件可以在抑制大批量生产率的下降和成本的增加的同时防止半导体电子元件之间的电连接和机械连接的可靠性降低。
附图说明
图1是根据实施例的半导体器件的示意剖面图；
图2A-2B是用于说明作为前述示例的半导体器件的制造方法的示意剖面图；
图3A-3B也是用于说明作为前述示例的半导体器件的制造方法的示意剖面图；
图4A-4B也是用于说明作为前述示例的半导体器件的制造方法的示意剖面图；
图5A-5B是用于说明作为前述示例的半导体器件的制造方法的问题的示意剖面图；
图6A-6B是用于说明防止在UBM处发生腐蚀的工艺的示意剖面图；
图7A-7B是用于说明防止在UBM处发生腐蚀的另一工艺的示意剖面图；
图8A-8C是用于说明作为实施例的半导体器件的制造方法的示意剖面图；
图9A-9B是也用于说明作为实施例的半导体器件的制造方法的示意剖面图；
图10A-10B也是用于说明作为实施例的半导体器件的制造方法的示意剖面图；
图11A-11C也是用于说明作为实施例的制造半导体器件的方法的示意剖面图；
图12A-12C是用于说明作为变形例的形成屋檐部的工艺的示意剖面图；以及
图13A-13C也是用于说明作为变形例的形成屋檐部的工艺的示意剖面图。
具体实施方式
在下文中，将对根据本发明的实施例进行说明。
按照下列方式进行说明。
1.实施例的半导体器件和制造方法
1-1.半导体器件的构造
1-2.作为前述示例的制造方法
1-3.前述示例中的问题
1-4.实施例的制造方法
1-5.实施例的概述
2.变形例
3.本发明
1.实施例的半导体和制造方法
1-1.半导体器件的构造
在下文中，将参考附图对根据本发明的实施例进行说明。
图1是根据实施例的半导体器件1的示意剖面图。
首先，作为前提，根据实施例的半导体器件1被配置成具有第一半导体电子元件和第二半导体电子元件，其中第二半导体电子元件通过焊料凸块17、17…和17与第一半导体电子元件相结合。在图1中，特别地放大和示出了半导体器件1的半导体电子元件之间的结合部分。
半导体电子元件共同地指包括半导体基板的电子元件。
在图1中，半导体器件1包括作为第一半导体电子元件的安装基板2和作为第二半导体电子元件的半导体芯片3。它们通过焊料凸块17、17…和17彼此电连接和机械连接。
在示例中，采用所谓的倒装芯片法来将半导体芯片3安装到安装基板2上。此外，作为所谓的微凸块(microbump)，焊料凸块17、17…和17之间的形成节距被设定为100μm以下。在示例中，焊料凸块17、17…和17之间的形成节距被设定为约50μm至70μm，且焊料凸块17、17…和17的直径被设定为约30μm。
安装基板2包括半导体基板10、多层式配线膜11、焊盘电极12、12…和12、钝化膜13、凸块下金属(UBM)16、16…和16以及焊料凸块17、17…和17。
例如，将半导体基板10设定为Si基板，且在半导体基板10上形成多层式配线膜11。多层式配线膜11设置成用于在半导体基板10上形成的诸如晶体管等元件与焊盘电极12、12…和12之间的配线，并是通过依次堆叠配线层和绝缘层而形成的。
焊盘电极12、12…和12被配置成例如包括Al基材料，并分别形成在多层式配线膜11上的预定位置上。
此外，在多层式配线膜11上形成钝化膜13。在钝化膜13的与焊盘电极12、12…和12的形成位置相对应的位置上形成焊盘开口12K、12K…和12K。这些焊盘开口12K、12K…和12K形成为分别到达对应的焊盘电极12、12…和12。
UBM 16、16…和16形成为具有位于焊盘开口12K、12K…和12K中的部分，并与焊盘电极12、12…和12相结合。如图所示，UBM 16、16…和16包括金属晶种层14、14…和14以及主金属层15、15…和15，其中金属晶种层14、14…和14与焊盘电极12、12…和12相连接，且主金属层15、15…和15形成在金属晶种层14、14…和14的上层上。
在UBM 16、16…和16上形成焊料凸块17、17…和17。即，单个的焊料凸块17通过UBM16分别电连接和机械连接到焊盘电极12。
半导体芯片3是包括半导体基板的集成电路(IC)芯片，并包括与形成在安装基板2侧的焊料凸块17、17…和17相连接的焊盘电极3A、3A…和3A。没有提供图示，然而，半导体芯片3具有如下结构：在半导体基板上形成多层式配线膜，且焊盘电极3A、3A…和3A分别形成在多层式配线膜的预定位置上。
在示例的半导体器件1中，如图所示，焊料凸块17、17…和17和焊盘电极3A、3A…和3A彼此结合。因此，安装基板2和半导体芯片3彼此电连接和机械连接。
在根据上述实施例的半导体器件1中，UBM 16、16…和16布置在安装基板2的焊盘电极12、12…与12与焊料凸块17、17…和17之间。即，布置了充当UBM的金属层。
通过这些UBM 16、16…和16，提高了焊盘电极12、12…和12与焊料凸块17、17…和17之间的结合粘附度。
在根据如下所述的实施例的半导体器件1中，在UBM 16、16…和16的主金属层15、15…和15上形成屋檐部15A'、15A'…和15A'，然而，这没有在图1中示出。
1-2.作为前述示例的制造方法
在下文中，将对制造半导体器件1的方法进行说明。首先，在对作为实施例的制造方法进行说明之前，将参考图2A至图4B对作为前述示例的制造方法进行说明。
首先，在作为前述示例的制造方法中，获得了如图2A所示的作为基板部2A的结构。即，通过在半导体基板10上形成多层式配线膜11而在多层式配线膜11上的预定位置处分别形成焊盘电极12、12…和12。然后，在多层式配线膜11上形成钝化膜13，其中焊盘电极12、12…和12形成在多层式配线膜11上，且然后，在钝化膜13的与焊盘电极12、12…和12的形成位置相对应的位置处形成焊盘开口12K、12K…和12K。这些焊盘开口12K、12K…和12K是用于暴露焊盘电极12、12…和12的开口，并是例如通过光刻(lithography)和干法刻蚀(dryetching)来形成的。
这里，图2A所示的基板部2A是指如下结构：从图1所示的安装基板2中去除UBM 16、16…和16和焊料凸块17、17…和17。
接下来，如图2B所示，在基板部2A上形成金属晶种层14，以使金属晶种层14与焊盘电极12、12…和12相连接。从确保可靠性的角度来说，通过在晶圆的整个表面上进行化学气相沉积或物理气相沉积来形成金属晶种层14。
在作为前述示例的制造方法中，形成第一层14A和第二层14B这两层作为金属晶种层14。在形成金属晶种层14的过程中，对于第一层14A，首先在基板部2A上例如形成Ti层，且对于第二层14B，在第一层14A上例如形成Cu层。
此外，如图3A所示，在金属晶种层14上的与焊盘电极12、12…和12的形成位置相对应的位置处形成掩膜M1，其中掩膜M1包括开口M1K、M1K…和M1K。掩膜M1是例如通过光致抗蚀剂的显影和曝光来形成的。
随后，如图3B所示，在开口M1K、M1K…和M1K中形成主金属层15、15…和15。在示例中，主金属层15、15…和15是Ni层，并是通过电镀来形成的。通过使用金属晶种层14作为电极层来执行该电镀。因此，主金属层15、15…和15形成在金属晶种层14上。
此时，当作为Cu层的第二层14B被氧化时，在电镀之前通过稀硫酸(dilutesulfuric acid)或等离子处理去除氧化层。
如图4A所示，在形成主金属层15、15…和15之后，在主金属层15、15…和15上形成焊料层17'、17'…和17'。在示例中，在焊料层17'、17'…和17'上使用无铅焊料。更具体地，在焊料层17'、17'…和17'上使用Sn-Ag合金(例如，Sn:Ag＝97:3)。
焊料层17'、17'…和17'的形成是通过使用金属晶种层14作为电极的电镀来进行的。
接下来，如图4B所示，在去除掩膜M1之后，去除金属晶种层14的从主金属层15、15…和15突出的部分(在图中用箭头J表示)。金属晶种层14的去除是采用通过将主金属层15、15…和15视为掩膜的湿法刻蚀来进行的。由于当金属晶种层14原样地保持时，焊盘电极12彼此电连接，所以通过将主金属层15、15…和15视为掩膜而去除金属晶种层14。
虽然没有提供图示，但是焊料凸块17、17…和17是通过在去除金属晶种层14之后执行回流(reflow)并熔化焊料层17'、17'…和17'而形成的。
能够将焊剂层沉积成覆盖包括焊料层17'、17'…和17'以及主金属层15、15…和15的突出部在内的整个表面。焊剂层作为还原剂(reducing agent)用于溶解和去除焊料凸块电极材料的表面氧化层。
1-3.在前述示例中的问题
对于作为前述示例的上述制造方法，由于金属晶种层14的去除处理中的湿法刻蚀是各向同性刻蚀，所以也发生了所谓的侧蚀。因此，在去除处理中，可能发生如图5A中的粗箭头所示的过刻蚀。即，金属晶种层14的去除没有恰好停止在从主金属层15突出的部分处，而是延伸至主金属层15的下侧。
这里，在如上所述去除金属晶种层14之后，通过执行回流而构成焊料层17'、17'…和17'的焊料熔化。
当发生过刻蚀(即，如图5A所示，到达焊盘开口12K、12K…和12K的过刻蚀)时，如图5B所示，随着回流而熔化的焊料泄露到由过刻蚀形成的间隙部，且在包括泄漏的焊料与主金属层15、15…和15之间的边界部在内的区域中形成金属间化合物18、18…和18(即，焊盘开口12K、12K…和12K的侧壁部)。
当金属间化合物18以此方式形成为直到每个焊盘开口12K的侧壁部时，存在如下可能，即在被配置成具有Al基材料的每个焊盘电极12中发生如图中的腐蚀部19所示的金属腐蚀。然后，当出现腐蚀部19、19…和19时，金属间化合物18与焊盘电极12、12…和12之间的结合强度大大降低。因此，安装基板2与半导体芯片3之间的电连接和机械连接的可靠性可能显著地降低了。
这里，为了防止出现如图5B所示的腐蚀部19、19…和19，考虑采取如下工艺：通过使用如图6A所示的掩膜M1'来形成主金属层15、15…和15以及焊料层17'、17'…和17'，即掩膜M1'具有开口M1'K，且开口M1'K具有比上述掩膜M1的开口M1K更大的直径。
根据此工艺，由于开口M1'K的直径变得更大，所以从如图6B所示的焊盘开口12K的侧壁部的偏移量可以越大，因而可防止由过刻蚀引起的腐蚀到达焊盘开口12K。
然而，根据本工艺，导致焊料凸块17、17…和17的直径增大。此外，因此，难以使焊料凸块17、17…和17的形成节距变窄。
替代地，为了防止出现腐蚀部19，考虑采取如下工艺：如图7A所示，形成掩膜M2、M2…和M2，并然后在金属晶种层14上进行刻蚀，掩膜M2、M2…和M2覆盖主金属层15、15…和15的突出部以及焊料层17'、17'…和17'。
图7B示出了通过使用掩膜M2、M2…和M2来进行刻蚀的形状。然而，通过参考此图应当理解，即使根据该技术也可以防止过刻蚀到达焊盘开口12K、12K…和12K。
然而，当假设类似微凸块的窄节距的情况时，存在如下可能，即在如图7A-7B所示的工艺中，掩膜M2、M2…和M2的图案化可能变差(因为需要高分辨率)。如上所述，当掩膜M2、M2…和M2的图案化变差时，金属晶种层14的刻蚀可能引起短路。
此外，当掩膜M2、M2…和M2的图案化变差时，金属晶种层14中的刻蚀发生变化，因此UBM 16、16…和16的(回流之后的)尺寸发生变化。因此，这引起了凸块高度的变化，从而担心结合粘附度等可能出现问题。
另外，需要额外的形成和去除掩膜M2、M2…和M2的过程以用于防止侧蚀，从而导致成本增加。
1-4.实施例的制造方法
因此，在本实施例中考虑到上述问题，提出了下面将参考图8A至图11C进行说明的制造方法。
在下面的说明中，与在前述示例中已经说明的部分相同的部分将使用相同的附图标记，并省略其说明。
首先，如图8A所示，制备基板部2A，其中基板部2A包括与上面图2A中的焊盘开口相同的焊盘开口12K、12K…和12K，然后，如图8B所示，在基板部2A上形成金属晶种形成层14'，其中金属晶种形成层14'与焊盘电极12、12…和12相接触。金属晶种形成层14'是三层式金属层，在该三层式金属层中，从底层开始顺序地布置第一层14A和第二层14B，且在第一层14A和第二层14B上布置第三层14C作为顶层。金属晶种形成层14'通过PVD或CVD以与金属晶种层14相同的方式形成在晶圆的整个表面上。
在示例中，Ti层形成为第三层14C。由于如上所述的第二层14B是Cu层，所以金属晶种形成层14'是如下金属层，即该金属层的顶层和位于顶层下方的层被配置成分别具有不同材料。
第三层14C的厚度例如为50nm。
接下来，如图8C所示，在金属晶种形成层14'上形成掩膜M1，其中掩膜M1具有与上面图3A中的开口相同的开口M1K、M1K…和M1K。开口M1K、M1K…和M1K的直径与前述示例中的相同。
如图9A，在第三层14C的顶部，通过湿法刻蚀去除作为金属晶种形成层14'的顶层的第三层14C。为了防止作为位于第三层14C(Ti层)下方的层的第二层14B(Cu层)被去除，此处使用了仅能够在第三层14C上选择性地执行刻蚀的化学溶液。
这里，由于湿法刻蚀，出现了如图中的箭头表示的侧蚀(过刻蚀)。即，第三层14C的刻蚀行进至超过开口M1K、M1K…和M1K的侧表面的位置，并延伸至掩膜M1的下侧。
如图9B的放大图所示，第三层14C的通过如上所述的过刻蚀而使刻蚀行进至超过开口M1K、M1K…和M1K的侧表面的位置的部分的长度被称为长度D。
在第三层14C上执行刻蚀之后，如图10A所示，在开口M1K、M1K…和M1K中形成主金属层15、15…和15。更具体地，主金属层15、15…和15是通过使用金属晶种形成层14'作为电极进行Ni的电镀来形成的。
此时，由于第三层14C被过刻蚀了D的长度，所以分别在单个主金属层15的外边缘部上形成朝外部突出的屋檐部15A。这些屋檐部15A、15A…和15A沿突出方向的长度与长度D相同。从这一点来说，屋檐部15A、15A…和15A沿突出方向的长度也被称为长度D。
屋檐部15A、15A…和15A的长度D可以通过第三层14C的厚度以及湿法刻蚀中使用的化学溶液来容易地进行控制。
在连续的处理中执行上述主金属层15、15…和15的电镀以及图9A和图9B所述的第三层14C的湿法刻蚀。因此，第二层14B的氧化得到抑制，且在电场电镀之前不需要使用稀硫酸和等离子处理等来去除氧化层，从而减少了过程、缩短了处理时间并防止了成本增加。
在形成主金属层15、15…和15之后，如图10B所示，形成焊料层17'、17'…和17'。这些焊料层17'、17'…和17'由与前述示例中的材料相同的材料制成，且这些焊料层是以与前述示例中的方式相同的方式通过电镀来形成的。
接下来，在如图11A所示去除掩膜M1之后，如图11B所示，主金属层15、15…和15被设定为掩膜，且通过湿法刻蚀去除金属晶种形成层14'。
这里，此情况下的湿法刻蚀是基于形成在主金属层15、15…和15上的屋檐部15A、15A…和15A的尖端部(tip portion)来执行的。因此，与前述示例相比，能够以与屋檐部15A、15A…和15A的长度D成比例的方式增大过刻蚀的容差量。因此，可防止过刻蚀到达焊盘开口12K、12K…和12K的侧壁部。
图11C示出了回流之后的形状。
通过如上所述防止过刻蚀到达焊盘开口12K、12K…和12K的侧壁部，防止了因回流而熔化的焊料在焊盘开口12K、12K…和12K的侧壁部中流动。因此，防止了金属间化合物18、18…和18形成为直到前述示例的情况(图5B)所示的焊盘开口12K、12K…和12K的侧壁部。
因此，可防止在焊盘电极12、12…和12处出现腐蚀部19、19…和19，并防止安装基板2与半导体芯片3之间的电连接和机械连接的可靠性的降低。
这里，在图11B的刻蚀过程中，使用了如下化学溶液，该化学溶液既可以刻蚀金属晶种形成层14'，又可以刻蚀主金属层15、15…和15(即，可以刻蚀屋檐部15A、15A…和15A的化学溶液)，并且在屋檐部15A、15A…和15A上比在金属晶种形成层14'上具有更低的刻蚀速率。
因此，刻蚀之后的屋檐部15A'、15A'…和15A'的长度D'短于长度D。
此时，由于刻蚀之前的屋檐部15A、15A…和15A的长度D更长，可以增加过刻蚀的容差量。然而，当刻蚀之后的屋檐部15A'、15A'…和15A'的长度D'仍然长时，由于因回流而熔化的焊料在屋檐部15A'、15A'…和15A'上存在大量的应力。
通过使用上述化学溶液来抑制屋檐部15A'、15A'…和15A'的长度D'，可以减轻这类应力。因此，可以防止半导体电子元件之间的电连接和机械连接的可靠性的降低。
屋檐部15A、15A…和15A的长度D可根据焊料凸块17、17…和17的直径和形成节距而被设定为最适当的长度(过刻蚀没有到达焊盘开口12K、12K…和12K的侧壁部的长度)。在示例中，根据上述焊料凸块17、17…和17的直径和形成节距，将屋檐部15A、15A…和15A的长度D设定为0.5μm至5μm。
此时，刻蚀之后的屋檐部15A'、15A'…和15A'的长度D'为0.1μm至2.5μm。
通过执行图11B的刻蚀过程，仅在与焊盘电极12、12…和12的形成位置相对应的位置处形成金属晶种层14、14…和14。通过这些金属晶种层14、14…和14以及在图11A中形成的主金属层15、15…和15来形成图1所示的UBM 16、16…和16。
省略了图示的说明，然而，在使用上述工艺制造如图11C所示的安装基板2之后，使用半导体芯片3的彼此接触的焊盘电极3A、3A…和3A和焊料凸块17、17…和17来执行回流，从而将半导体芯片3安装在安装基板2上。因此，制造出了上面图1所示的半导体器件1。
1-5.实施例的概述
在上述实施例中，执行底层金属层的形成过程、主金属层的形成过程、焊料层形成过程和底层金属层刻蚀过程，其中底层金属层的形成过程在基板部2A上形成底层金属层(金属晶种形成层14')，且底层金属层与形成在包括半导体基板10的基板部2A上的焊盘电极12、12…和12相接触，主金属层的形成过程在底层金属层上的与焊盘电极12、12…和12的形成位置相对应的位置处形成主金属层15、15…和15，焊料层形成过程在主金属层15、15…和15上形成焊料层17'、17'…和17'，且底层金属层刻蚀过程通过将主金属层15、15…和15视为掩膜来刻蚀底层金属层。然后，在主金属层形成过程中形成在外边缘部上包括屋檐部15A、15A…和15A的主金属层15、15…和15。
因此，刻蚀过程是基于形成在主金属层15、15…和15上的屋檐部15A、15A…和15A的尖端部而在底层金属层上执行的，且发生在刻蚀过程中的过刻蚀的容差量以与屋檐部15A、15A…和15A的长度成比例的方式增大。
因此，可以防止过刻蚀到达焊盘开口12K、12K…和12K的侧壁部，且可以防止出现腐蚀部19、19…和19，从而可以防止半导体电子元件之间的电连接和机械连接的可靠性的降低。
这里，为了根据前述说明进行理解，在形成屋檐部15A、15A…和15A时，与前述示例的制造方法相比，增加了第三层14C的形成和第三层上的刻蚀操作。第三层14C的形成能够以与第一层14A和第二层14B相同的方式通过成膜工艺(PVD和CVD等)来执行，且第三层14C的刻蚀(湿法刻蚀)在几分钟内完成。即，屋檐部15A、15A…和15A的形成需要的工作负荷和工作时间可以变得非常小，使得可以抑制大批量生产率的下降和成本的增加。
如上所述，根据实施例，对于在焊盘电极12、12…和12与焊料凸块17、17…和17之间布置有预定金属层的半导体器件，可以在抑制大批量生产率的下降和成本的增加的同时防止半导体电子元件之间的电连接和机械连接的可靠性的降低。
此外，在实施例中，主金属层15、15…和15形成为将屋檐部15A、15A…和15A沿突出方向的长度(长度D)设定为0.5μm至5μm。
适当地设定刻蚀底层金属层之后的屋檐部15A、15A…和15A的长度D，且因而发生在刻蚀过程中的过刻蚀的容差量得到适当地设定。因此，可以防止半导体电子元件之间的电连接和机械连接的可靠性的降低。
此外，在实施例的底层金属层刻蚀过程中，通过使用如下化学溶液来执行刻蚀，该化学溶液既可以刻蚀底层金属层，又可以刻蚀屋檐部15A、15A…和15A，并在屋檐部15A、15A…和15A上比在底层金属层上具有更低的刻蚀速率。
因此，当在底层金属层上执行刻蚀时，也对屋檐部15A、15A…和15A进行了刻蚀，使得屋檐部15A'、15A'…和15A'的长度D'短于屋檐部15A、15A…和15A的长度D。因此，可以减轻屋檐部15A'、15A'…和15A'上的由因回流而熔化的焊料引起的应力，从而防止了半导体电子元件之间的电连接和机械连接的可靠性的降低。
此外，在实施例的底层金属层形成过程中，形成顶层(第三层14C)和其下层(第二层14B)被配置成分别具有不同材料的底层金属层，且在该底层金属层上对在与焊盘电极12、12…和12的形成位置相对应的位置处包括开口M1K、M1K…和M1K的掩膜M1进行处理，使用已处理的掩膜M1来执行刻蚀以用于选择性地去除底层金属层的顶层，然后，在主金属层形成过程中，在开口M1K、M1K…和M1K中形成主金属层15、15…和15。
底层金属层的顶层被过刻蚀成比掩膜M1的开口M1K、M1K…和M1K更位于外侧(参考图9A)。在此状态下，在开口M1K、M1K…和M1K中形成主金属层15、15…和15，从而在上述过刻蚀部上形成屋檐部15A、15A…和15A(参考图10A)。
与前述示例的制造方法相比，通过采取这类工艺，可以仅通过增加第三层14C的形成和刻蚀第三层14C的操作来形成屋檐部15A、15A…和15A。因此，可以在抑制大批量生产率的下降和成本的增加的同时防止由设置屋檐部15A、15A…和15A而引起的半导体电子元件之间的电连接和机械连接的可靠性的下降。
此外，根据工艺，掩膜M1的开口M1K的直径可以与前述示例中的相同。即，像上面图6A-6B和图7A-7B所述的工艺一样，焊料凸块17、17…和17具有小的直径和窄的节距的情况不是不利的。因此，根据实施例，即使当焊料凸块17、17…和17的直径和形成节距变得相对较小时，也可以提供优良的制造方法，从而在抑制大批量生产率的下降和成本的增加的同时防止半导体电子元件之间的电连接和机械连接的可靠性的降低。
另外，在实施例中以半添加法(semi-additive method)形成金属层(UBM 16、16…和16)，其中UBM 16、16…和16是根据底层金属层形成过程和主金属层形成过程而由底层金属层(金属晶种层14、14…和14)和主金属层15、15…和15制成的。
半添加法是有利于微细加工的方法。因此，当如同在实施例中的焊料凸块17、17…和17等的直径和形成节距相对较小时，该方法是适当的。
此外，实施例的半导体器件1包括焊盘电极12、12…和12、焊料凸块17、17…和17以及第一半导体电子元件(安装基板2)，其中第一半导体电子元件具有形成在焊盘电极12、12…和12与焊料凸块17、17…和17之间的位于焊盘与焊料之间的金属层(UBM 16、16…和16)。位于焊盘与焊料之间的金属层被配置成具有与焊盘电极12、12…和12相连接的底层金属层(金属晶种层14、14…和14)以及形成在底层金属层上的主金属层15。于是，实施例的半导体器件1包括在外边缘部具有屋檐部15A'、15A'…和15A'的主金属层15。
屋檐部15A'、15A'…和15A'的设置意味着过刻蚀的容差量以与底层金属层的刻蚀之前的屋檐部15A、15A…和15A的长度D成比例的方式增大。因此，根据实施例的半导体器件1，防止了半导体电子元件之间的电连接和机械连接的可靠性的降低。
此外，由于如上所述形成的屋檐部15A'、15A'…和15A'所需的工作负荷和工作时间的增加可以变得非常小，所以可以抑制大批量生产率的下降和成本的增加。
从这些方面来看，根据实施例的半导体器件1，对于在焊盘电极12、12…和12与焊料凸块17、17…和17之间布置有预定金属层的半导体器件，可以在抑制大批量生产率的下降和成本的增加的同时防止半导体电子元件之间的电连接和机械连接的可靠性的降低。
此外，实施例的半导体器件1包括第二半导体电子元件(半导体芯片3)，第二半导体电子元件通过焊料凸块17、17…和17与第一半导体电子元件电连接和机械连接。
因此，可以获得半导体电子元件通过焊料凸块17、17…和17彼此电连接和机械连接的半导体器件1。
另外，焊盘与焊料之间的金属层充当实施例的半导体器件1中的凸块下金属。
因此，可以提高焊盘电极12、12…和12与焊料凸块17、17…和17之间的结合粘附度。
此外，在实施例的半导体器件1中，焊料凸块17、17…和17的形成节距被设定为100μm以下。
焊料凸块17、17…和17的形成节距变成窄的节距，因而可以使半导体器件1变小。
此外，在实施例的半导体器件1中，屋檐部15A'、15A'…和15A'沿突出方向的长度(长度D')被设定为0.1μm至2.5μm。
适当地设定刻蚀底层金属层之后的屋檐部15A'、15A'…和15A'的长度，从而减轻了由在回流期间熔化的焊料引起的应力。因此，从这些方面来看，可以防止半导体电子元件之间的电连接和机械连接的可靠性的降低。
2.变形例
如上所述，对根据本发明的实施例进行了说明，然而，本发明不限于如上所述的详细示例，且考虑了各种变形例。
例如，用于形成屋檐部15A'、15A'…和15A'的工艺不限于先前所图示的工艺，且可以例如采取下面图12A-12C和图13A-13C所示的工艺。
首先，在此情况下，以与前述示例中的方式相同的方式在基板部2A上形成金属晶种层14(第一层14A和第二层14B)，且在金属晶种层14上形成包括开口M3K、M3K…和M3K的掩膜M3(图12A)。这些开口M3K、M3K…和M3K形成在与上面掩膜M1的开口M1K、M1K…和M1K的位置相同的位置处，然而，其直径大于开口M1K、M1K…和M1K的直径。
接下来，在开口M3K、M3K…和M3K中形成主金属下层15f、15f…和15f(图12B)。主金属下层15f、15f…和15f由与主金属层15、15…和15相同的材料(Ni)制成，且主金属下层是通过电镀来形成的。这些主金属下层15f、15f…和15f形成为在高度上低于主金属层15、15…和15。
此外，在去除掩膜M3(图12C)之后，形成包括开口M4K、M4K…和M4K的掩膜M4(图13A)。开口M4K、M4K…和M4K形成在与掩膜M1的开口M1K、M1K…和M1K相同的位置处，且其直径与开口M1K、M1K…和M1K的直径相同。
接下来，在开口M4K、M4K…和M4K中形成主金属上层15s、15s…和15s(图13B)。主金属上层15s、15s…和15s由与主金属层15、15…和15相同的材料(Ni)制成，并是通过电镀来形成的。主金属上层15s、15s…和15s形成为例如使得其高度变成“主金属层15的高度减去主金属下层15f的高度”。
因此，以与采取上面图8A至图11C所述的工艺时相同的方式，可以形成包括屋檐部15A、15A…和15A的主金属层15、15…和15。
在形成主金属上层15s、15s…和15s之后，如图13C所示，形成焊料层17'、17'…和17'，然后，以与在图11A和随后的图中所说明的相同的顺序制造半导体器件1。
根据作为变形例的工艺，与前述示例相比，通过增加掩膜M3的形成和去除的过程，将主金属层15、15…和15的形成过程分为两个过程。因此，根据作为变形例的工艺，可以在抑制大批量生产率的下降和成本的增加的同时防止半导体电子元件之间的电连接和机械连接的可靠性的降低。
此外，在作为变形例的工艺中，用于形成焊料层17'、17'…和17'的掩膜M4的开口M4K、M4K…和M4K在直径上与开口M1K、M1K…和M1K相同，因此，如同上面图6A-6B和图7A-7B所述的工艺一样，焊料凸块17、17…和17具有小的直径和窄的节距的情况不是不利的。因此，根据作为变形例的工艺，当焊料凸块17、17…和17的直径和形成节距变得相对较小时，也可以提供优良的制造方法，从而在抑制大批量生产率的下降和成本的增加的同时防止半导体电子元件之间的电连接和机械连接的可靠性的降低。
此外，在上面的说明中，给出了根据安装基板2与半导体芯片3之间的结合的示例，然后，例如，本发明可以广泛地和适当地应用于诸如半导体芯片之间的结合等半导体电子元件之间的结合以及作为插入器的配线基板与半导体芯片之间的结合等。
另外，图示了充当UBM的金属层布置在焊盘电极12、12…和12与焊料凸块17、17…和17之间的情况，然而，本发明还可以适当地应用于当布置了UBM之外的另一金属层时的情况。
此外，主金属层15、15…和15不仅可以由Ni制成，还可以由诸如Cu和Cr等其他金属材料制成。特别地，能够通过半添加法形成的材料是期望的。
另外，第三层14C的材料不限于Ti，且只要该材料是能够通过湿法刻蚀以各向同性的方式进行刻蚀的材料，那么第三层14C就可以使用另外的材料。
3.本发明
本发明可以采取下列构造。
(1)一种半导体器件，其包括第一半导体电子元件，所述第一半导体电子元件包括焊盘电极、焊料凸块以及位于焊盘与焊料之间的金属层，所述位于焊盘与焊料之间的金属层被配置成具有底层金属层和主金属层，所述底层金属层形成在所述焊盘电极与所述焊料凸块之间并与所述焊盘电极相连接，且所述主金属层形成在所述底层金属层上，其中，所述主金属层在其外边缘部处具有屋檐部。
(2)如项(1)所述的半导体器件，其还包括第二半导体电子元件，所述第二半导体电子元件通过所述焊料凸块与所述第一半导体电子元件电连接和机械连接。
(3)如项(1)或(2)所述的半导体器件，其中，所述位于焊盘与焊料之间的金属层充当凸块下金属。
(4)如项(1)至(3)中任一项所述的半导体器件，其中，所述焊料凸块的形成节距被设定为100μm以下。
(5)如项(1)至(4)中任一项所述的半导体器件，其中，所述屋檐部沿突出方向的长度被设定为0.1μm至2.5μm。
(6)一种半导体器件的制造方法，其包括：底层金属层形成步骤，在基板部上形成底层金属层，以使所述底层金属层与形成在所述基板部上的焊盘电极相接触，所述基板部包括半导体基板；主金属层形成步骤，在所述底层金属层上的与所述焊盘电极的形成位置相对应的位置处形成主金属层；焊料层形成步骤，在所述主金属层上形成焊料层；以及底层金属层刻蚀步骤，通过将所述主金属层视为掩膜来刻蚀所述底层金属层。在所述主金属层形成步骤中形成在其外边缘部处具有屋檐部的所述主金属层。
(7)如项(6)所述的半导体器件的制造方法，其中，在所述主金属层形成步骤中，所述主金属层形成为使得所述屋檐部沿突出方向的长度为0.5μm至5μm。
(8)如项(6)或(7)所述的半导体器件的制造方法，其中，在刻蚀所述底层金属层的步骤中，通过使用化学溶液来执行刻蚀，所述化学溶液既能刻蚀所述底层金属层，又能刻蚀所述屋檐部，并且在所述屋檐部上比在所述底层金属层上具有更低的刻蚀速率。
(9)如项(6)至(8)中任一项所述的半导体器件的制造方法，其中，在形成所述底层金属层的步骤中，形成如下的所述底层金属层，在所述底层金属层中，顶层和位于所述顶层下方的层被配置成分别具有不同的材料，其中，在形成所述主金属层的步骤中，在所述底层金属层上对在与所述焊盘电极的形成位置相对应的位置处具有开口的掩膜进行处理，且使用所处理的掩膜来执行刻蚀以选择性地去除所述底层金属层的所述顶层，并接着在所述开口中形成所述主金属层。
(10)如项(6)至(9)中任一项所述的半导体器件的制造方法，其中，通过形成所述底层金属层的步骤和形成所述主金属层的步骤而由所述底层金属层和所述主金属层制成的金属层是通过半添加法形成的。
本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明所附的权利要求或其等同物的范围内，进行不同的修改，组合，次组合及改变。
本申请要求2013年6月11日提交的日本优先权专利申请JP2013-122554的权益，在此将该日本优先权申请的全部内容以引用的方式并入本文。

Claims (27)

1.一种半导体器件，其包括：
第一半导体电子元件，所述第一半导体电子元件包括焊盘电极、钝化层、焊料凸块以及位于所述焊盘电极与所述焊料凸块之间的金属层，所述焊盘电极嵌入所述钝化层且所述钝化层具有暴露所述焊盘电极的开口，所述金属层包括(a)底层金属层，所述底层金属层包括位于所述焊盘电极和所述焊料凸块之间的第一层和第二层，所述底层金属层连接至所述焊盘电极，以及(b)位于所述底层金属层上的主金属层，
其中，所述金属层在俯视图中与所述钝化层的上表面重叠，
所述钝化层的一部分与所述焊盘电极的边缘接触，
所述主金属层在其外边缘部处具有屋檐部，所述屋檐部从所述主金属层侧突出，并与所述焊盘电极的上表面和所述钝化层的所述上表面平行地突出，
所述屋檐部的边缘部在远离所述第一层的边缘和所述第二层的边缘的第一方向上突出，使得在所述屋檐部的所述边缘部和所述钝化层之间存在空隙，
所述焊料凸块与所述屋檐部的所述边缘部接触，且
所述底层金属层的刻蚀是基于形成在所述屋檐部上的尖端部来执行的，并且所述底层金属层的过刻蚀的容差量以与所述屋檐部的长度成比例的方式增大。
2.如权利要求1所述的半导体器件，其还包括：
第二半导体电子元件，所述第二半导体电子元件与所述第一半导体电子元件电连接和机械连接。
3.如权利要求1所述的半导体器件，其中，所述金属层充当凸块下金属。
4.如权利要求1所述的半导体器件，其中，所述焊料凸块的形成节距被设定为100μm以下。
5.如权利要求1所述的半导体器件，其中，所述屋檐部在所述第一方向上的长度被设定为0.1μm至2.5μm。
6.如权利要求1所述的半导体器件，其中，所述屋檐部在俯视图中与所述焊盘电极的一部分重叠。
7.如权利要求1所述的半导体器件，其还包括：
位于所述焊料凸块和所述主金属层之间的金属间化合物层，所述金属间化合物层与所述第一层间隔开。
8.如权利要求1所述的半导体器件，其中，所述屋檐部比所述主金属层中与所述焊盘电极重叠的中心部薄。
9.一种半导体器件的制造方法，其包括：
在基板部上形成焊盘电极；
在所述焊盘电极上形成钝化层，所述钝化层上具有开口，所述开口暴露所述焊盘电极的一部分并使所述焊盘电极的边缘部与所述钝化层接触；
在所述焊盘电极上形成底层金属层，所述底层金属层包括第一层和第二层，所述第一层与所述第二层和所述焊盘电极接触，所述金属层在俯视图中与所述钝化层的上表面重叠；
在所述底层金属层上形成主金属层；
在所述主金属层上形成焊料层；
通过将所述主金属层视为掩膜来刻蚀所述底层金属层；以及
通过在所述焊料层上执行回流处理来形成焊料凸块，
其中，所述主金属层在其外边缘部处具有屋檐部，所述屋檐部从所述主金属层侧突出，并与所述焊盘电极的上表面和所述钝化层的所述上表面平行地突出，
所述第一层与所述屋檐部间隔开，
所述屋檐部的边缘部在远离所述第一层的边缘和所述第二层的边缘的第一方向上突出，使得所述屋檐部的所述边缘部不与所述第一层和所述第二层接触，
所述屋檐部的所述边缘部在远离所述第一层的所述边缘和所述第二层的所述边缘的所述第一方向上突出，使得所述屋檐部的所述边缘部与所述钝化层间隔开，且
所述焊料凸块与所述屋檐部的所述边缘部接触，且
所述底层金属层的刻蚀是基于形成在所述屋檐部上的尖端部来执行的，并且所述底层金属层的过刻蚀的容差量以与所述屋檐部的长度成比例的方式增大。
10.如权利要求9所述的半导体器件的制造方法，其中，所述主金属层形成为使得所述屋檐部在所述第一方向上的长度为0.5μm至5μm。
11.如权利要求9所述的半导体器件的制造方法，其中，在刻蚀所述底层金属层的步骤中，通过使用化学溶液来执行刻蚀，所述化学溶液既能刻蚀所述底层金属层，又能刻蚀所述屋檐部，并且在所述屋檐部上比在所述底层金属层上具有更低的刻蚀速率。
12.如权利要求9所述的半导体器件的制造方法，
其中，在形成所述底层金属层的步骤中，形成如下的所述底层金属层，在所述底层金属层中，在所述第一层和所述第二层上形成有第三层，所述底层金属层包括不同的材料，
其中，在形成所述主金属层的步骤中，在所述底层金属层上对在与所述焊盘电极的形成位置相对应的位置处具有开口的掩膜进行处理，且
所述方法还包括：
在在所述掩膜的所述开口中形成所述主金属层之前，选择性地去除所述底层金属层的所述第三层的至少一部分。
13.如权利要求9所述的半导体器件的制造方法，其中，通过形成所述底层金属层的步骤和形成所述主金属层的步骤而由所述底层金属层和所述主金属层制成的金属层是通过半添加法形成的。
14.如权利要求9所述的半导体器件的制造方法，其中，所述屋檐部比所述主金属层中与所述焊盘电极重叠的中心部薄。
15.一种半导体器件，其包括：
第一半导体电子元件，所述第一半导体电子元件包括焊盘电极、焊料凸块以及位于所述焊盘电极与所述焊料凸块之间的金属层，所述金属层构造为具有底层金属层和主金属层，所述底层金属层形成在所述焊盘电极和所述焊料凸块之间并连接到所述焊盘电极，所述主金属层形成在所述底层金属层上，
其中，所述主金属层在其外边缘部处具有屋檐部，所述屋檐部相对于所述主金属层的所述外边缘部向外突出，且
所述底层金属层的刻蚀是基于形成在所述屋檐部上的尖端部来执行的，并且所述底层金属层的过刻蚀的容差量以与所述屋檐部的长度成比例的方式增大。
16.如权利要求15所述的半导体器件，其还包括：
第二半导体电子元件，所述第二半导体电子元件通过所述焊料凸块与所述第一半导体电子元件电连接和机械连接。
17.如权利要求15所述的半导体器件，
其中，所述焊盘电极与所述焊料凸块之间的所述金属层充当凸块下金属。
18.如权利要求15所述的半导体器件，
其中，所述焊料凸块的形成节距被设定为100μm以下。
19.如权利要求15-16中任一项所述的半导体器件，
其中，所述屋檐部在突出方向上的长度被设定为0.1μm至2.5μm。
20.如权利要求15所述的半导体器件，
其中，所述焊料凸块的直径为约30μm，
其中，所述屋檐部在突出方向上的长度被设定为0.1μm至2.5μm。
21.一种半导体器件的制造方法，其包括：
在基板部上形成底层金属层，以与形成在包含半导体基板的所述基板部上的焊盘电极接触；
在所述底层金属层上与所述焊盘电极的形成位置相对应的位置处形成主金属层；
在所述主金属层上形成焊料层；以及
通过将所述主金属层视为掩膜来刻蚀所述底层金属层，
其中，在形成所述主金属层的过程中，所述主金属层形成为在其外边缘部处具有屋檐部，所述屋檐部相对于所述主金属层的所述外边缘部向外突出，且
所述底层金属层的刻蚀是基于形成在所述屋檐部上的尖端部来执行的，并且所述底层金属层的过刻蚀的容差量以与所述屋檐部的长度成比例的方式增大。
22.如权利要求21所述的半导体器件的制造方法，其中，在形成所述主金属层的过程中，所述主金属层形成为使得所述屋檐部在突出方向上的长度为0.5μm至5μm。
23.如权利要求21所述的半导体器件的制造方法，其中，在刻蚀所述底层金属层的步骤中，通过使用化学溶液来执行刻蚀，所述化学溶液既能刻蚀所述底层金属层，又能刻蚀所述屋檐部，并且在所述屋檐部上比在所述底层金属层上具有更低的刻蚀速率。
24.如权利要求21所述的半导体器件的制造方法，其中，在形成所述底层金属层的步骤中，形成如下的所述底层金属层，在所述底层金属层中，最上层和位于所述最上层下方的层被配置成分别具有不同的材料，
其中，在形成所述主金属层的步骤中，在所述底层金属层上对在与所述焊盘电极的形成位置相对应的位置处具有开口的掩膜进行处理，且使用所处理的掩膜来执行刻蚀以选择性地去除所述底层金属层的所述最上层，并接着在所述开口中形成所述主金属层。
25.如权利要求21-24中任一项所述的半导体器件的制造方法，其中，通过形成所述底层金属层的步骤和形成所述主金属层的步骤而由所述底层金属层和所述主金属层制成的金属层是通过半添加法形成的。
26.如权利要求21-24中任一项所述的半导体器件的制造方法，其中，在刻蚀所述底层金属层的步骤之后，所述屋檐部沿突出方向的长度为0.1μm至2.5μm。
27.如权利要求21所述的半导体器件的制造方法，其中，在刻蚀所述底层金属层之后由所述焊料层形成的焊料凸块的直径为约30μm，
其中，所述屋檐部在突出方向上的长度被设定为0.1μm至2.5μm。
CN201911011130.4A 2013-06-11 2014-06-03 半导体器件及其制造方法 Active CN110783298B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911011130.4A CN110783298B (zh) 2013-06-11 2014-06-03 半导体器件及其制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013122554A JP2014241320A (ja) 2013-06-11 2013-06-11 半導体装置、半導体装置の製造方法
JP2013-122554 2013-06-11
CN201911011130.4A CN110783298B (zh) 2013-06-11 2014-06-03 半导体器件及其制造方法
CN201410242276.0A CN104241234B (zh) 2013-06-11 2014-06-03 半导体器件及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410242276.0A Division CN104241234B (zh) 2013-06-11 2014-06-03 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN110783298A CN110783298A (zh) 2020-02-11
CN110783298B true CN110783298B (zh) 2023-09-15

Family

ID=52004785

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410242276.0A Active CN104241234B (zh) 2013-06-11 2014-06-03 半导体器件及其制造方法
CN201911011130.4A Active CN110783298B (zh) 2013-06-11 2014-06-03 半导体器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410242276.0A Active CN104241234B (zh) 2013-06-11 2014-06-03 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US9391036B2 (zh)
JP (1) JP2014241320A (zh)
CN (2) CN104241234B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465426B (zh) * 2014-12-25 2018-04-27 颀中科技（苏州）有限公司 凸块的制作方法
JP6436531B2 (ja) * 2015-01-30 2018-12-12 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US9567213B1 (en) * 2015-08-17 2017-02-14 Texas Instruments Incorporated Hermetically-sealed MEMS device and its fabrication
KR102410018B1 (ko) * 2015-09-18 2022-06-16 삼성전자주식회사 반도체 패키지
CN106952834A (zh) * 2015-12-28 2017-07-14 芯光飞株式会社 凸块结构物及其形成方法
ITUB20160027A1 (it) * 2016-02-01 2017-08-01 St Microelectronics Srl Procedimento per produrre dispositivi a semiconduttore e corrispondente dispositivo
US10115692B2 (en) 2016-09-14 2018-10-30 International Business Machines Corporation Method of forming solder bumps
IT201700087318A1 (it) 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo elettronico integrato con regione di redistribuzione e elevata resistenza agli stress meccanici e suo metodo di preparazione
IT201700087174A1 (it) 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente metodo di fabbricazione di dispositivi a semiconduttore
IT201700087201A1 (it) 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente metodo di fabbricazione di dispositivi a semiconduttore
CN108470722B (zh) * 2018-04-17 2020-05-19 中芯集成电路（宁波）有限公司 半导体结构及其形成方法
US11469194B2 (en) 2018-08-08 2022-10-11 Stmicroelectronics S.R.L. Method of manufacturing a redistribution layer, redistribution layer and integrated circuit including the redistribution layer
CN109817570B (zh) * 2018-12-27 2021-03-23 泉州三安半导体科技有限公司 一种化合物半导体的金属连线结构及其制作方法
JP7391692B2 (ja) 2020-02-05 2023-12-05 新光電気工業株式会社 配線基板及び配線基板の製造方法
KR20210126188A (ko) 2020-04-09 2021-10-20 삼성전자주식회사 반도체 소자
CN112420534B (zh) * 2020-11-27 2021-11-23 上海易卜半导体有限公司 形成半导体封装件的方法及半导体封装件
US20230187400A1 (en) * 2021-12-13 2023-06-15 Amkor Technology Singapore Holding Pte. Ltd. Electronic devices and methods of manufacturing electronic devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1627512A (zh) * 2003-12-10 2005-06-15 富士通株式会社 半导体器件及其制造方法
CN102376638A (zh) * 2010-08-12 2012-03-14 台湾积体电路制造股份有限公司 集成电路元件的形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6696356B2 (en) * 2001-12-31 2004-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a bump on a substrate without ribbon residue
TW558821B (en) * 2002-05-29 2003-10-21 Via Tech Inc Under bump buffer metallurgy structure
JP2004207685A (ja) * 2002-12-23 2004-07-22 Samsung Electronics Co Ltd 無鉛ソルダバンプの製造方法
JP4742844B2 (ja) * 2005-12-15 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4247690B2 (ja) * 2006-06-15 2009-04-02 ソニー株式会社 電子部品及その製造方法
JP2008028112A (ja) 2006-07-20 2008-02-07 Toshiba Corp 半導体装置の製造方法
JP2012080043A (ja) 2010-10-06 2012-04-19 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US20120098124A1 (en) * 2010-10-21 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having under-bump metallization (ubm) structure and method of forming the same
US9224674B2 (en) * 2011-12-15 2015-12-29 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (BBUL) packages
KR20140130915A (ko) * 2013-05-02 2014-11-12 삼성전자주식회사 범프를 갖는 반도체 소자를 제조하는 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1627512A (zh) * 2003-12-10 2005-06-15 富士通株式会社 半导体器件及其制造方法
CN102376638A (zh) * 2010-08-12 2012-03-14 台湾积体电路制造股份有限公司 集成电路元件的形成方法

Also Published As

Publication number Publication date
CN104241234B (zh) 2019-10-22
CN110783298A (zh) 2020-02-11
CN104241234A (zh) 2014-12-24
US20140361431A1 (en) 2014-12-11
US9391036B2 (en) 2016-07-12
JP2014241320A (ja) 2014-12-25

Similar Documents

Publication Publication Date Title
CN110783298B (zh) 半导体器件及其制造方法
TWI460836B (zh) 半導體晶片及其製造方法
US7427557B2 (en) Methods of forming bumps using barrier layers as etch masks
US6620720B1 (en) Interconnections to copper IC's
JP4922891B2 (ja) 半導体装置およびその製造方法
JP3949505B2 (ja) 接続端子及びその製造方法並びに半導体装置及びその製造方法
TWI478255B (zh) 回銲前銲料凸塊之清除
US20170084561A1 (en) Semiconductor devices with solder-based connection terminals and method of forming the same
US8610287B2 (en) Wiring substrate and method of manufacturing the same
US20120009777A1 (en) UBM Etching Methods
US9084339B2 (en) Wiring substrate and method of manufacturing the same
JP5064632B2 (ja) 相互接続構造を形成するための方法及び装置
CN108538802B (zh) 半导体装置封装及制造半导体装置封装的方法
US6720243B2 (en) Bump fabrication method
US9524944B2 (en) Method for fabricating package structure
KR100874588B1 (ko) 전기적 특성 평가가 가능한 플립칩 및 이것의 제조 방법
US8093148B2 (en) Method for manufacturing semiconductor device having electrode for external connection
US10217687B2 (en) Semiconductor device and manufacturing method thereof
US7541273B2 (en) Method for forming bumps
JPS6112047A (ja) 半導体装置の製造方法
TWI423410B (zh) 金屬導電結構及其製作方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
US20090096096A1 (en) Semiconductor device and circuit device having the same mounted thereon
KR101288790B1 (ko) 플립 칩 반도체 디바이스들을 위한 솔더 범프 구조 및 이의제조 방법
KR101671973B1 (ko) 다층 금속 범프 구조체 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant