CN106952834A - 凸块结构物及其形成方法 - Google Patents

凸块结构物及其形成方法 Download PDF

Info

Publication number
CN106952834A
CN106952834A CN201610894153.4A CN201610894153A CN106952834A CN 106952834 A CN106952834 A CN 106952834A CN 201610894153 A CN201610894153 A CN 201610894153A CN 106952834 A CN106952834 A CN 106952834A
Authority
CN
China
Prior art keywords
projection
cube structure
structure thing
metal pattern
connection gasket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610894153.4A
Other languages
English (en)
Inventor
張浩喆
金天午
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FCI Inc Korea
Original Assignee
FCI Inc Korea
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FCI Inc Korea filed Critical FCI Inc Korea
Publication of CN106952834A publication Critical patent/CN106952834A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads

Abstract

本发明揭示一种凸块结构物及其形成方法。根据本实施例，本发明的主要目的在于提供一种在形成用以将半导体装置间电连接的凸块结构物时，以不会蚀刻铝(Al)垫或绝缘膜不会产生龟裂的方式在铝(Al)垫上形成金(Au)凸块的凸块结构物及其形成方法。

Description

凸块结构物及其形成方法
技术领域
本发明涉及一种用以将半导体装置间电连接的凸块结构物及形成凸块结构物的方法。
背景技术
此处记述的内容仅提供本实施例的背景信息，并不构成以往技术。
半导体封装体包含将半导体芯片与安装基板电连接的介质。电连接介质可包含导线、凸块(bump)等。特别是，将利用凸块连接半导体芯片与安装基板的方式称为倒装芯片接合(Flip Chip Bonding)。倒装芯片接合有利于半导体装置的小型化及轻量化，故而得到广泛利用。
随着半导体装置的高集成化，声表面波滤波器(Surface Acoustic Wave Filter：SAWFilter)产品同样利用倒装芯片接合而与低噪声放大器(Low Noise Amplifier：LNA)或开关等一同被制成一个半导体封装体形态。但是，声表面波滤波器产品因其特性而无法在高温下接合半导体芯片与安装基板，故而无法利用回流焊接(Reflow soldering)工序。由此，利用Au凸块来代替现有的焊料凸块(Solder Bump)而通过超声波接合方式实现接合。
图1是以往的凸块结构物的剖视图。
图1所示的凸块结构物包含基板100、第一绝缘膜图案110、第二绝缘膜图案112、金(Au)垫120、晶种金属图案130及Au凸块140。此处，基板100为GaAs晶片。
如图1，在利用GaAs晶片100及Au垫120的情况下，在为了实现超声波接合而形成Au凸块140的方面不会产生较大问题。但是，最近为了节约制造费用而利用Si或SiGe晶片并导入铝(Al)垫来代替Au垫，因此在形成Au凸块的方面产生问题。
代表性的问题为在用以实现凸块的图案化(Patterning)的蚀刻(Etching)步骤中，Al垫因蚀刻液而氧化。即便为了防止这种Al垫的蚀刻而以绝缘膜覆盖Al垫上的露出的部分，也会在超声波接合步骤中因超声波产生的压力而发生龟裂。
发明内容
[发明要解决的问题]
本发明的实施例的主要目的在于提供一种在形成用以将半导体装置间电连接的凸块结构时，以不会蚀刻Al垫或绝缘膜不会产生龟裂的方式在Al垫上形成Au凸块的凸块结构物及其形成方法。
[解决问题的手段]
根据本发明的实施例，提供一种凸块结构物，其包含：凸块，其与形成在基板的连接垫电连接；及凸块下部金属图案，其形成在连接垫上，且具有与连接垫相同的尺寸。
根据本发明的实施例，提供一种凸块结构物，其包含：凸块，其与形成在基板的连接垫电连接；及凸块下部金属图案，其形成在连接垫上，且具有大于凸块的尺寸。
根据本发明的实施例，提供一种凸块结构物的形成方法，其包含如下步骤：在包含使基板的连接垫露出的第一开口部的绝缘膜图案上形成第一晶种金属图案的步骤；在第一晶种金属图案上形成填充第一开口部且具有与连接垫相同的尺寸的凸块下部金属图案的步骤；及在凸块下部金属图案上形成与连接垫电连接的凸块的步骤。
根据本发明的实施例，提供一种凸块结构物的形成方法，其包含如下步骤：在包含使基板的连接垫露出的第一开口的绝缘膜图案上形成第一晶种金属图案的步骤；在第一晶种金属图案上形成填充第一开口部且具有大于预先设定的凸块的尺寸的凸块下部金属图案的步骤；及在凸块下部金属图案上形成与连接垫电连接的凸块的步骤。
[发明的效果]
如上所述，根据本发明的实施例，提供一种在形成用以将半导体装置间电连接的凸块结构时，以不会蚀刻Al垫或绝缘膜不会产生龟裂的方式在Al垫上形成Au凸块的凸块结构物及其形成方法。
根据本发明的实施例，在Au凸块的下部形成包含金(Au)的凸块下部金属图案(Under Bump Metallurgy：UBM)，由此吸收因超声波接合产生的压力而减少下部绝缘膜图案的龟裂等不良的效果。另外，具有防止Al垫被蚀刻或氧化而防止产品的性能下降的效果。
根据本发明的实施例，提供一种可利用现有的基础设施制造的凸块结构物，由此具有可节约构建新基础设施所需的费用的效果。
附图说明
图1是现有技术中凸块结构物的剖视图。
图2、图3a及图3b是用以说明在利用Al垫形成Au凸块时可能产生的问题的剖视图。
图4是本发明的实施例的凸块结构物的剖视图。
图5a至图5h是表示本发明实施例中凸块结构物的形成方法的剖视图。
具体实施方式
以下，通过附图而详细地对本发明的一部分实施例进行说明。需要注意的是，在对各图的构成要素标注参照符号时，即便显示在不同的图上也要尽可能地对相同的构成要素标注相同的符号。另外，在对本发明进行说明时，在判断为公知构成或功能的具体说明可能会使本发明的主旨模糊不清的情况下，省略其详细说明。
另外，在对本发明的构成要素进行说明时，可使用第一、第二、A、B、(a)、(b)等术语。这种术语仅用于区分一构成要素与其他构成要素，并不限定相应的构成要素的本质、次序或顺序等。在说明书全文中，当指出某一部分“包含”、“具备”某个构成要素时，只要未特别记载相反的情况，则意味着并非排除其他构成要素，而是还可包含其他构成要素。另外，说明书所记载的“…部”、“模块”等术语是指对至少一个功能或动作进行处理的单位，其可由硬件、软件或硬件与软件的结合来实现。
与附图一同揭示在下述内容中的详细说明仅用以说明本发明的例示性的实施方式，并非表示可实施本发明的唯一的实施方式。
图2、图3a及图3b是用以说明在利用Al垫形成Au凸块时会产生的问题的剖视图。
图2所示的凸块结构物包含基板200、Al垫210、绝缘膜图案220、晶种金属图案230及Au凸块240。这种凸块结构物具有Al垫210的上部表面的一部分210a露出的形态，因此在进行用以形成Au凸块240的图案的蚀刻工序时，Al垫210的露出部分210a被蚀刻或氧化。
图1的以往的凸块结构物也具有Au垫的上部表面的一部分露出的形态，但Au垫在进行形成凸块的图案的蚀刻工序时具有对蚀刻剂(Etchant)的抵抗力，故而不会产生如图2所示的问题。
因此，与利用Au垫的情况不同地，需通过导入覆盖露出在外部的Al垫的上部面的结构而防止Al垫的蚀刻。
图3a所示的凸块结构物包含基板200、Al垫210、第一绝缘膜图案221、第二绝缘膜图案222、晶种金属图案230及Au凸块240a。图3a表示为了防止蚀刻Al垫210而以第二绝缘膜图案222覆盖像图2一样露出在外部的Al垫210的上部面的结构。
图3a的凸块结构物在进行倒装芯片接合的步骤中因超声波引起的压力而产生如图3b所示的问题。具体而言，因超声波引起的压力而Au凸块240a的尺寸增加，从而形成与图3b的240b相同的形态，而尺寸增加的Au凸块240b对第二绝缘膜图案222施加应力。因此，会在第二绝缘膜图案222产生龟裂，且会使产品的性能下降。
在参照图2、图3a及图3b而考虑上述问题时，为了以不会蚀刻(氧化)Al垫及绝缘膜不会产生龟裂的方式通过形成在Al垫上的Au凸块而执行超声波倒装芯片接合，需要新的结构来代替简单地以绝缘膜覆盖Al垫的露出面的结构。
以下，参照图4对本发明的实施例的凸块结构物进行说明。
图4是本发明的实施例的凸块结构物的剖视图。
参照图4，本发明的实施例的凸块结构物包含基板400、连接垫410、绝缘膜图案420、第一晶种金属图案430、凸块下部金属图案(Under Bump Metallurgy：UBM)440、第二晶种金属图案442及凸块450。
在基板400形成半导体芯片，在半导体芯片内具备连接垫410。基板400可为硅晶片。
连接垫410形成由绝缘膜图案420覆盖边缘的上部面且上部面的中心区域为露出的形态。连接垫410优选为由铝或铝合金形成，但本技术领域内的普通技术人员应可理解可利用其他导电性物质。
本实施例的连接垫410能够以具有大于凸块450的尺寸的方式形成。利用Al垫与Au凸块的以往的凸块结构物具备与Au凸块的尺寸相似的Al垫，故而在施加热或物理冲击的情况下，热或物理冲击容易传递到连接有凸块的连接垫的下部区域。但是，本实施例的具备连接垫410的凸块结构物与以往的凸块结构物相比，具有对热或物理冲击并不敏感的结构，因此可抑制产生龟裂或发生剥离的不良。由此，可在电连接半导体装置的方面提高可靠性。
绝缘膜图案420具有如下形状：包含使连接垫410的上部面的中心区域露出的开口部，覆盖连接垫410的边缘的上部面。绝缘膜图案420例如可包含氧化物、氮化物、经固化的感光性聚酰亚胺物质。
可在基板400的连接垫410上具备第一晶种金属(Seed Metal)图案430。第一晶种金属图案430具备在连接垫410的上部面及与连接垫410的上部面相邻的绝缘膜图案420的表面上。第一晶种金属图案430不完全填埋绝缘膜图案420的开口部而沿开口部的表面设置。第一晶种金属图案430例如包含钛(Ti)、铬(Cr)、铜(Cu)、镍(Ni)、金(Au)、铝(Al)或包含这些金属中的一种以上的合金物质。第一晶种金属图案430发挥提高凸块450与连接垫410之间的接着性的作用。
可在第一晶种金属图案430上具备凸块下部金属图案440。凸块下部金属图案440填充绝缘膜图案420的开口部，且沿第一晶种金属图案430的上部表面轮廓设置。另外，凸块下部金属图案440能够以高于绝缘膜图案420的上部面的方式形成。根据实施例，凸块下部金属图案440可形成为如下形态：填充绝缘膜图案420的开口部，覆盖绝缘膜图案420的上部面的一部分。
凸块下部金属图案440优选为由金(Au)形成，但本技术领域内的普通技术人员应可理解可利用其他导电性物质。
凸块下部金属图案440以填埋绝缘膜图案420所包含的开口部的方式形成，故而可防止连接垫410露出在外部而被蚀刻或氧化。另外，覆盖有绝缘膜图案420的上部面的一部分的形态的凸块下部金属图案440可提供防止在超声波接合步骤中因压力而在绝缘膜图案420产生龟裂的效果。例如，在连接垫410为Al垫且凸块450为Au凸块的情况下，这种效果会增大。
为了进一步增大这种效果，本实施例的凸块下部金属图案440具有与连接垫410相同的尺寸或大于凸块450的尺寸。即，通过以具有这种尺寸的方式形成凸块下部金属图案440而使凸块下部金属图案440吸收在进行超声波倒装芯片接合时产生的压力，从而减少下部绝缘膜图案420产生龟裂等不良状况。
根据实施例，在凸块下部金属图案440上形成第二晶种金属图案442。第二晶种金属图案442例如可包含钛(Ti)、铬(Cr)、铜(Cu)、镍(Ni)、金(Au)、铝(Al)或包含这些金属中的一种以上的合金物质。
在第二晶种金属图案442上形成凸块450。凸块450优选为由金(Au)形成，但本技术领域内的普通技术人员应可理解可利用其他导电性物质。凸块450与形成在基板400的连接垫410电连接。
以下，参照图5a至图5h对本发明的实施例的凸块结构物的形成方法进行说明。
图5a至图5h是表示本发明的实施例的凸块结构物的形成方法的剖视图。
参照图5a，准备形成有半导体芯片的基板400。基板400可为硅晶片。半导体芯片具备多个连接垫410。连接垫410优选为由铝或铝合金形成，但本技术领域内的普通技术人员应可理解可利用其他导电性物质。
本发明的实施例的连接垫410能够以具有大于将要形成的凸块的尺寸的方式形成。利用Al垫与Au凸块的以往的凸块结构物具备与Au凸块的尺寸相似的Al垫，故而在施加热或物理冲击的情况下，热或物理冲击容易传递到连接有凸块的连接垫的下部区域。但是，本实施例的具备连接垫410的凸块结构物与以往的凸块结构物相比，具有对热或物理冲击并不敏感的结构，因此可抑制产生龟裂或发生剥离的不良。由此，可在电连接半导体装置的方面提高可靠性。
此后，形成覆盖基板400的表面的绝缘膜。在这里，绝缘膜可提供作保护半导体芯片的保护膜。绝缘膜可沿连接垫410及基板400的表面轮廓形成。例如，绝缘膜可包含氧化物、氮化物、经固化的感光性聚酰亚胺物质。
绝缘膜可被图案化(Patterning)而形成为使连接垫410的上部面的一部分露出的绝缘膜图案420。具体而言，绝缘膜图案420包含使连接垫410的上部面的中心区域露出的第一开口部430a。另外，绝缘膜图案420具有覆盖连接垫410的边缘的上部面的形状。
参照图5b，可在连接垫410及绝缘膜图案420的表面上形成第一晶种金属图案430。第一晶种金属图案430可不完全填埋绝缘膜图案420的第一开口部430a而沿第一开口部430a的表面形成。第一晶种金属图案430能够以如下方式形成：例如，在将钛(Ti)、铬(Cr)、铜(Cu)、镍(Ni)、金(Au)、铝(Al)或包含这些金属中的一种以上的合金物质沉积(Deposition)到绝缘膜图案420及连接垫410上后，执行光刻(Photolithography)工序。
参照图5c，填充第一晶种金属图案420上的第一开口部430a，以高于绝缘膜图案420的上部面的方式形成凸块下部金属图案440。这种形态可提供防止连接垫410露出在外部而被蚀刻或氧化的效果。
凸块下部金属图案440例如可利用钛(Ti)、铬(Cr)、铜(Cu)、镍(Ni)、金(Au)、铝(Al)或包含这些金属中的一种以上的合金物质而通过电镀(electroplating)、无电电镀(electro-less plating)等镀敷工序及光刻工序来形成。凸块下部金属图案440优选为由金(Au)形成，但本技术领域内的普通技术人员应可理解可利用其他导电性物质。
根据实施例，凸块下部金属图案440可形成为填充绝缘膜图案420的第一开口部430a且覆盖绝缘膜图案420的上部面的一部分的形态。这种形态可提供防止在超声波接合步骤中因压力而在绝缘膜图案420产生龟裂的效果。例如，在连接垫410为Al垫且凸块450为Au凸块的情况下，这种效果会增大。
为了进一步增大这种效果，本实施例的凸块下部金属图案440可具有与连接垫410相同的尺寸或大于凸块450的尺寸。即，通过以具有这种尺寸的方式形成凸块下部金属图案440而使凸块下部金属图案440吸收在进行超声波倒装芯片接合时产生的压力，从而可减少下部绝缘膜图案420产生龟裂等不良。
参照图5d，能够以覆盖绝缘膜图案420及凸块下部金属图案440的上部的方式形成第二晶种金属层442a。第二晶种金属层442a例如可利用钛(Ti)、铬(Cr)、铜(Cu)、镍(Ni)、金(Au)、铝(Al)或包含这些金属中的一种以上的合金物质而通过电镀、无电电镀等镀敷工序及光刻工序来形成，还可通过与第一晶种金属层430类似的方法来形成。
参照图5e，可形成包含使第二晶种金属层442a露出的第二开口部446的光阻图案444。具体而言，在第二晶种金属层442a上凃敷光阻物质并执行曝光工序而形成光阻图案444。光阻图案444能够以如下方式形成：将光阻图案444的垂直厚度调节为作业人员想要实现的凸块结构物的高度。
参照图5f，能够以填充光阻图案444的第二开口部446的方式填充金属物质而形成凸块450。根据实施例，凸块450可形成为高于光阻图案444的垂直厚度，也可形成为低于光阻图案444的垂直厚度。凸块450例如可应用镀敷工序而形成。另外，凸块450优选为由金(Au)形成，但本技术领域内的普通技术人员应可理解可利用其他导电性物质。
参照图5g，可去除光阻图案444而使凸块450的外侧壁露出。例如，可通过利用等离子的灰化(Ashing)工序或悬浮液等来去除光阻图案444。
参照图5h，能够以仅保留与凸块450的下部面接触的第二晶种金属层442a的方式去除第二晶种金属层442a而在凸块下部金属图案上形成第二晶种金属图案442。通过蚀刻工序去除第二晶种金属层442a。
第二晶种金属图案442发挥提高凸块450与连接垫410之间的接着性的作用。
以上说明仅用以例示性地说明本实施例的技术思想，本实施例所属的技术领域内的普通技术人员可在不脱离本实施例的本质特性的范围内实现各种修正及变形。因此，本实施例并不限制本实施例的技术思想，而是用以说明本实施例的技术思想，本实施例的技术思想的范围不受这些实施例的任何限定。本实施例的保护范围应根据随附的权利要求书来解释，与其等同的范围内的所有技术思想应解释为包含在本实施例的保护范围内。

Claims (14)

1.一种凸块结构物，其特征在于，包含：
凸块，其与在基板的连接垫形成电连接；及
凸块下部金属图案，其形成在所述连接垫上，具有与所述连接垫相同的尺寸。
2.一种凸块结构物，其特征在于，包含：
凸块，其与在基板的连接垫形成电连接；及
凸块下部金属图案，其形成在所述连接垫上，具有大于所述凸块的尺寸。
3.根据权利要求1或2所述的凸块结构物，其特征在于：所述连接垫具有大于所述凸块的尺寸。
4.根据权利要求1或2所述的凸块结构物，其特征在于：还包含配置在所述基板上的绝缘膜图案，所述绝缘膜图案具有使所述连接垫露出的开口部，所述凸块下部金属图案填充所述开口部，且以高于所述绝缘膜图案的上部面的方式形成。
5.根据权利要求1或2所述的凸块结构物，其特征在于：所述凸块包含金。
6.根据权利要求1或2所述的凸块结构物，其特征在于：所述凸块下部金属图案包含金。
7.根据权利要求1或2所述的凸块结构物，其特征在于：所述连接垫包含铝。
8.一种凸块结构物的形成方法，其特征在于，包含如下步骤：
在包含使基板的连接垫露出的第一开口部的绝缘膜图案上形成第一晶种金属图案的步骤；
在所述第一晶种金属图案上形成填充所述第一开口部且具有与所述连接垫相同的尺寸的凸块下部金属图案的步骤；及
在所述凸块下部金属图案上形成与所述连接垫电连接的凸块的步骤。
9.一种凸块结构物的形成方法，其特征在于，包含如下步骤：
在包含使基板的连接垫露出的第一开口部的绝缘膜图案上形成第一晶种金属图案的步骤；
在所述第一晶种金属图案上形成填充所述第一开口部且具有大于预先设定的凸块尺寸的凸块下部金属图案的步骤；及
在所述凸块下部金属图案上形成与所述连接垫电连接的凸块的步骤。
10.根据权利要求8或9所述的凸块结构物的形成方法，其特征在于，形成所述凸块的步骤包含如下步骤：
以覆盖所述绝缘膜图案及所述凸块下部金属图案的方式形成第二晶种金属层的步骤；
形成包含使所述第二晶种金属层露出的第二开口的光阻图案的步骤；
以金属物质填充所述光阻图案的所述第二开口部而形成所述凸块的步骤；
去除所述光阻图案的步骤；及
以仅保留与所述凸块的下部面接触的所述第二晶种金属层的方式去除所述第二晶种金属层而在所述凸块下部金属图案上形成第二晶种金属图案的步骤。
11.根据权利要求8或9所述的凸块结构物的形成方法，其特征在于：所述连接垫具有大于所述凸块的尺寸。
12.根据权利要求8或9所述的凸块结构物的形成方法，其特征在于：所述凸块包含金。
13.根据权利要求8或9所述的凸块结构物的形成方法，其特征在于：所述凸块下部金属图案包含金。
14.根据权利要求8或9所述的凸块结构物的形成方法，其特征在于：所述连接垫包含铝。
CN201610894153.4A 2015-12-28 2016-10-13 凸块结构物及其形成方法 Pending CN106952834A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20150187667 2015-12-28
KR10-2015-0187667 2015-12-28

Publications (1)

Publication Number Publication Date
CN106952834A true CN106952834A (zh) 2017-07-14

Family

ID=59465308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610894153.4A Pending CN106952834A (zh) 2015-12-28 2016-10-13 凸块结构物及其形成方法

Country Status (1)

Country Link
CN (1) CN106952834A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208384A (zh) * 2010-03-30 2011-10-05 台湾积体电路制造股份有限公司 半导体结构及半导体装置的形成方法
CN102244019A (zh) * 2010-05-12 2011-11-16 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN103794583A (zh) * 2012-10-30 2014-05-14 中国科学院上海微系统与信息技术研究所 一种增强焊球与ubm粘附性的方法及封装结构
CN103811442A (zh) * 2012-11-15 2014-05-21 矽品精密工业股份有限公司 基板的连接结构及其制法
US20140361431A1 (en) * 2013-06-11 2014-12-11 Sony Corporation Semiconductor device and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208384A (zh) * 2010-03-30 2011-10-05 台湾积体电路制造股份有限公司 半导体结构及半导体装置的形成方法
CN102244019A (zh) * 2010-05-12 2011-11-16 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN103794583A (zh) * 2012-10-30 2014-05-14 中国科学院上海微系统与信息技术研究所 一种增强焊球与ubm粘附性的方法及封装结构
CN103811442A (zh) * 2012-11-15 2014-05-21 矽品精密工业股份有限公司 基板的连接结构及其制法
US20140361431A1 (en) * 2013-06-11 2014-12-11 Sony Corporation Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP4601892B2 (ja) 半導体装置および半導体チップのバンプ製造方法
JP4400802B2 (ja) リードフレーム及びその製造方法並びに半導体装置
KR100470386B1 (ko) 멀티-칩패키지
KR100714253B1 (ko) 반도체 장치의 제조 방법
KR100585104B1 (ko) 초박형 플립칩 패키지의 제조방법
US6555296B2 (en) Fine pitch wafer bumping process
US20080261390A1 (en) Method for forming bumps on under bump metallurgy
JP2005520339A (ja) ウエハレベルのコーティングされた銅スタッドバンプ
US20080230925A1 (en) Solder-bumping structures produced by a solder bumping method
CN102867776A (zh) 晶种层数量减少的晶圆级芯片规模封装结构的形成
KR20120056051A (ko) 반도체 패키지의 제조 방법 및 반도체 패키지
CN101128926A (zh) 制造倒装芯片器件的结构和方法
CN101897013A (zh) 互连结构及其制造方法
JP5064632B2 (ja) 相互接続構造を形成するための方法及び装置
JP2007251158A (ja) バンプ形成方法及びバンプを含むコネクタ構造
CN111199946A (zh) 铜柱凸点结构及其制造方法
TWI375501B (en) Circuit board and fabrication method thereof and chip package structure
JP2009004721A (ja) 半導体パッケージ及びその製造方法
KR100562591B1 (ko) 땜납 정지 구조물화하는 방법
KR100713912B1 (ko) 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법
US11798885B2 (en) Method of fabricating copper pillar bump structure with solder supporting barrier
CN106952834A (zh) 凸块结构物及其形成方法
WO2021103490A1 (zh) 半导体结构及其制造方法
KR100848741B1 (ko) 반도체 장치 및 그 제조 방법
CN112885802A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170714

WD01 Invention patent application deemed withdrawn after publication