JP2005520339A - ウエハレベルのコーティングされた銅スタッドバンプ - Google Patents

ウエハレベルのコーティングされた銅スタッドバンプ Download PDF

Info

Publication number
JP2005520339A
JP2005520339A JP2003577307A JP2003577307A JP2005520339A JP 2005520339 A JP2005520339 A JP 2005520339A JP 2003577307 A JP2003577307 A JP 2003577307A JP 2003577307 A JP2003577307 A JP 2003577307A JP 2005520339 A JP2005520339 A JP 2005520339A
Authority
JP
Japan
Prior art keywords
bump
semiconductor die
copper
semiconductor
resistant layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003577307A
Other languages
English (en)
Inventor
ラジブ ジョシ
コンスエロ タンプーツ
アーウィン ヴィクター アール． クルス
Original Assignee
フェアチャイルド セミコンダクター コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フェアチャイルド セミコンダクター コーポレーション filed Critical フェアチャイルド セミコンダクター コーポレーション
Publication of JP2005520339A publication Critical patent/JP2005520339A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

半導体ダイパッケージを形成する方法を開示する。一実施例においては、該方法は半導体デバイスからなる半導体ダイを形成する工程を含んでいる。複数の銅バンプが半導体ダイ上にめっきプロセスを用いて形成される。密着層が各銅バンプ上に形成され、貴金属層が各銅バンプ上に形成される。

Description

導電性バンプ（bump）を半導体ダイ（die）上に形成する数多くの方法がある。
１つの方法は、ステッチボールの接合(BSOB)を使用したワイヤ・ボンディングプロセスを含んでいる。この技術はダイとダイとの接合に広く用いられている。この技術はワイヤの一端の金ボールバンプをシリコンダイ上に設置されているボンドパッド上にセットして接合する工程を含んでいる。ワイヤの他端にある他の金ボールは、超音波エネルギを用いてリードフレームに接合され、その後、ウエッジ接合プロセスが金バンプの頂部で行われる。
かかるBSOBプロセスにはいくつかの問題がある。第１は、BSOBプロセスは遅く且つ実施するのが困難なことである。第２は、ボールバンピングプロセスにおける高いストレスが接合クレータリング（cratering）を生じることである。クレータリングは、過大な超音波ワイヤ・ボンディングエネルギによってダイの一部が引き離されて緩みが生じる欠陥である。第３は、均一形状の金ボールを安定して生産することが困難なことである。
他の方法は、シリコンダイ上に衝撃を和らげる銅スタッドバンプを形成することを含んでいる。衝撃を和らげる銅スタッドバンプは、銅スタッドバンプ形成プロセスの際にシリコンダイが割れるのを防止する。このプロセスはシリコンダイ上に銅スタッドバンプを形成すべく銅ワイヤを使用する。
衝撃を和らげる銅スタッドバンププロセスに関連するいくつかの問題がある。第１は、上述の金ボールプロセスと同様に、このバンピングプロセスは遅く且つ実施するのが困難なことである。第２は、形成される銅スタッドは保護されておらず、よって酸化され易いことである。銅スタッドバンプ内に酸化銅が存在すると、無鉛はんだによって銅スタッドを使用する際に金属間化合物が過度に形成されるリスクが増加する。
他の方法が「フリップチップに適用する低コストのウエハバンピングプロセス（無電解ニッケル−金/ステンシル印刷）（Low Cost Wafer Bumping Process for Flip Chip Applications（Electroless Nickel-Gold/Stencil Printing））」と題するストランドジョード（Strandjord）らの論文に開示されている。この論文には、低コストでウエハのはんだバンピングを行う方法が開示されている。はんだ可能な無電解ニッケルフィルムがアルミニウムパッド上に堆積される。所望の高さにニッケルめっきされ、ニッケル層は金の薄い浸漬層によってコーティングされる。
この低コストのウエハバンピングプロセスにはいくつかの問題がある。第１は、このプロセスではニッケルがバンプ材料として用いられていることである。ニッケルは銅に比べて高い電気抵抗を有しているので、抵抗が大きくなる。更にニッケルは銅に比べて硬いので、ストランドジョードらの論文に開示されている実施例では、ワイヤ・ボンディングの際に接合クレータリングが生じ易い。
本発明の実施例はこれらの問題や他の問題を解決するものである。
本発明の実施例はバンプ半導体ダイ及びバンプ半導体ダイの製造方法の提供を目的とする。
本発明の一実施例は、(a)複数の銅バンプを、半導体デバイスからなる半導体ダイ上にめっきプロセスを用いて形成する工程と、(b)密着層を複数の銅バンプの各銅バンプ上に形成する工程と、(c)耐酸化層を複数の銅バンプの各銅バンプ上に形成する工程と、からなる方法であって、密着層が耐酸化層と銅バンプとの間にあることを特徴とする方法を提供することを目的としている。
本発明の他の実施例は、(a)複数の銅バンプを半導体デバイスからなる半導体ダイ上にめっきプロセスを用いて形成する工程と、(b)ニッケルからなる密着層を複数の銅バンプの各銅バンプ上に形成する工程と、(c)コーティングされた銅バンプを形成すべく密着層が耐酸化層と銅バンプとの間に存在するように、金からなる耐酸化層を複数の銅バンプの各銅バンプ上に形成する工程と、(d)コーティングされた銅バンプを回路基板の導電性領域にはんだを用いて接合する工程と、からなることを特徴とする方法を提供することを目的としている。
本発明の他の実施例は、バンプ半導体ダイであって、(a)半導体デバイスからなる半導体ダイと、(b)半導体ダイ上にあって、頂面を有するめっきした銅バンプと、(c)めっきした銅バンプの少なくとも頂面上の密着層と、(d)密着層上の耐酸化層と、からなることを特徴とする半導体ダイを提供することを目的としている。
本発明のこれら及び他の実施例を以下に更に詳しく記載する。
本発明の一実施例はバンプ半導体ダイ（bumped semiconductor die）の提供を目的としている。半導体ダイは半導体デバイスを備えている。めっきした銅バンプが半導体ダイ上に存在し、且つ頂面を有している。密着層（adhesion layer）がめっきした銅バンプの少なくとも頂面に存在しており、耐酸化層（oxidation-resistant layer）が密着層の上に存在している。耐酸化層、密着層及びめっきした銅バンプが全体としてコーティングされた銅バンプを形成する。半導体ダイ上にはたくさんのコーティングされた銅バンプが存在し得る。
図1及び2には本発明の実施例によるバンプ半導体ダイ100が示されている。バンプ半導体ダイ100は半導体ダイ18上に複数のコーティングされた銅バンプ30を有している。コーティングされた銅バンプ30は各々めっきした銅バンプと、密着層と、耐酸化層とを有している。コーティングされた銅バンプ30の各々は、図1及び2においては円柱形状をしているが、本発明の他の実施例ではコーティングされた銅バンプは他の形状であっても良い。
半導体ダイ18は好適な任意の材料から成り得るもので（例えば、シリコン、ガリウムヒ素）、好適な任意の能動若しくは受動半導体デバイスを含み得る。例えば、半導体ダイはパワーMOSFET等の金属酸化物電界効果トランジスタ(MOSFET)から成り得る。MOSFETはプレーナ又はトレンチゲートを有しても良い。トレンチゲートが好ましい。トレンチゲートを有するトランジスタセルはプレーナゲートより狭い。更に、MOSFETは縦型MOSFETであっても良い。縦型MOSFETにおいては、ソース領域及びドレイン領域は半導体ダイの両側に位置するので、トランジスタの電流は半導体ダイ内を縦方向に流れる。例えば、図1及び2を参照すると、コーティングされた銅バンプ12(a)が半導体ダイ18内において縦型MOSFETのゲート領域に対応し、一方、他のコーティングされた銅バンプ12(b)が縦型MOSFETのソース領域に対応する。MOSFETのドレイン領域は半導体ダイ18のコーティングされた銅バンプ12(a)及び12(b)の反対側面にある。
以下に詳細に説明するように、バンプ半導体ダイ100が形成された後、更に処理されて半導体ダイパッケージとなる。半導体ダイパッケージは、例えば、BGA型のパッケージ又は接合ワイヤを使用したパッケージである。半導体ダイパッケージの第１例においては、バンプ半導体ダイ100はリードフレームに搭載され、よって半導体ダイにおけるMOSFETのドレイン領域はリードフレームのダイ接着パッドに接続する。ワイヤを用いてMOSFETのソース及びゲート領域に対応するコーティングされた銅バンプをリードフレームの種々のリードの内側部分に接合する。その後、ワイヤと、バンプ半導体ダイ100と、リードフレームの内側部分とが成形コンパウンド内に封入されて半導体ダイパッケージを形成する。半導体ダイパッケージの第２例においては、バンプ半導体ダイ100はひっくり返されて、はんだによってキャリア基板上に搭載され、よって半導体ダイパッケージが形成される。キャリア基板は好適な任意の数の入力及び出力接続部を有して良い。
図3は半導体ダイ18上のコーティングされた銅バンプ30を示す。保護層（passivation layer）層16及び導電性パッド32が半導体ダイ18内に存在している。導電性パッド32は、例えば、アルミニウム又はその合金から成り、一方、保護層16はいかなる好適な誘電体から成るものであっても良い。
コーティングされた銅バンプ30 はめっきした銅バンプ22と、密着層24と、耐酸化層26とを含む。密着層24は耐酸化層26とめっきした銅バンプ22との間にある。図3に示すように、めっきした銅バンプ22は頂面及び側面を有しても良い。密着層24及び耐酸化層26はめっきした銅バンプ22の少なくとも頂面を覆って良い。図3において、密着層24及び耐酸化層26はめっきした銅バンプ22の頂面と側面とを両方とも覆っている。
めっきした銅バンプ22はめっきプロセスを使用して形成される。典型的なめっきプロセスには電気めっき又は無電解めっきが含まれる。電気めっき及び無電解めっきの好適な処理条件は当業者にとって公知である。めっきした銅バンプ22は銅合金又は実質的に純粋な銅から成り得る。めっきした銅バンプ22の厚みは、ある実施例においては約25ミクロンより大きい（例えば、厚みは約30乃至約50ミクロンより大きい）。
密着層24はニッケル（又はニッケル合金）等の金属からなり、密着層の厚みはある実施例においては約1から約4ミクロンの範囲にある。密着層の他の好適な材料にはCr、Ti、Ti/W、Pd、及びMo（及びそれらの合金）が含まれる。
耐酸化層26は貴金属（例えば、Au、Ag、Pd、Pt、及びそれらの合金）等の金属からなる。ある実施例においては、耐酸化層26の厚みは約400オングストロームと約2ミクロンとの間にある。耐酸化層26ははんだが可能であり、耐酸化性を有する。
バンプ半導体ダイ100が回路基板に使用される場合は、バンプ半導体ダイ100はひっくり返され、はんだを用いて回路基板の導電性領域に搭載される。例えば、図3及び4を参照すると、コーティングされたバンプ30が半導体ダイ18上に形成された後、バンプ半導体ダイ100はひっくり返されて回路基板40に搭載される。回路基板40は導電性領域32及びベース38からなる。ベース38は１以上の誘電層及び導電性層（図示せず）からなる。回路基板40はチップキャリア若しくはプリント基板である。はんだ34は導電性領域32とコーティングされた銅バンプ30とを接続する。
他の実施例においては、バンプ半導体ダイ100は、はんだを用いてリードフレーム(図示せず)に搭載される。バンプ半導体ダイ100の底部はリードフレームのダイ接着パッドの上に搭載され、一方、バンプ半導体ダイ100の頂部側の入力及び出力端子はリードフレームのリードの内側部分に結合される（例えば、金ワイヤを用いて）。その後、リードフレームの内側部分及びバンプ半導体ダイ100は成形コンパウンドによって封入され、よってリードされた半導体ダイパッケージが形成される。リードフレームのリードの外側部分は成形コンパウンドから離れて横方向に延在する。これがリードされた（leaded）半導体ダイパッケージの例である。
バンプ半導体ダイ100を形成する方法は、(a)複数の銅バンプを半導体ダイ上にめっきプロセスを用いて形成する工程と、(b)密着層を複数の銅バンプの各銅バンプ上に形成する工程と、(c)耐酸化層を複数の銅バンプの各銅バンプ上に形成する工程と、からなり、密着層は耐酸化層と銅バンプとの間に存在する。
典型的なプロセスにおいては、シード層が複数の半導体ダイからなるウエハ上に堆積される。各半導体ダイは半導体デバイス及びアルミニウム接合パッドを含んでいる。接合パッドは保護層の開口を介して露出し得る。半導体デバイスはパワーMOSFET(金属酸化物半導体電界効果トランジスタ)から成り得る。その後フォトレジストパターンがウエハ上に形成され、各半導体ダイのアルミニウム接合パッドを露出する。
銅バンプがその後電気めっきプロセス（電気めっきは当業者には公知である）を用いてアルミニウム接合パッド上に形成される。銅バンプが形成された後、ニッケル等の密着材料のブランケット層がウエハ上に形成される。この層は蒸着（evaporation）、電気めっき、無電解めっき、スパッタリング等を用いて形成され得る。その結果、例えばニッケルからなる密着層（例えば、厚みが約1乃至4ミクロンの間）が各めっきした銅バンプ上に形成される。 その後、例えば金からなる耐酸化材料のブランケット層が接着材料の上に形成される。 この層は蒸着、電気めっき、無電解めっき、スパッタリング等を用いて形成され得る。その結果、耐酸化層が各めっきした銅バンプ上に形成される。耐酸化層の厚さは約400オングストロームと約2ミクロンとの間である。各めっきした銅バンプ上の耐酸化層ははんだが可能であり、耐酸化性を有する。
コーティングされたバンプが形成された後、フォトレジスト層は除去され、めっきした銅バンプ周りの耐酸化層の一部分及び密着層の一部分が除去されるフォトレジストと共に除去され得る。フォトレジストの除去の後、予め堆積されたシード層の露出部分がフラッシュエッチングされる。フラッシュエッチングの後、ウエハは個々のダイを形成すべくダイスカットされる。その後、個々の半導体ダイは上述したようにパッケージされる。
減色（subtractive）エッチングプロセス及びフォトリソグラフィを含んだ他の方法が、図3に示すバンプ半導体ダイ100を形成するために使用され得る。減色エッチングプロセス及びフォトリソグラフィプロセスは当業者にとって公知であり、導電性パターンを形成するために用いられている。例えば、ブランケット密着層を複数のめっきした銅バンプの上に堆積することが可能であり、ブランケット密着層が当業者に公知のフォトリソグラフィ及びエッチングプロセスを用いて処理することが可能であり、よって個々の密着層が各めっきした銅バンプ上に形成される。
本発明の実施例は利点を有している。本発明のいくつかの実施例は、銅スタッドバンプを形成すべく最小30ミクロンの電気めっきした銅を用いることが可能である。めっきした銅スタッドバンプは半導体ダイのアルミニウムメタライゼーションに直接接着することが可能である。これは、その後、例えばニッケル及び金を含む２以上の薄層によって保護される。本発明の実施例を用いることによって、BSOB等の困難で且つ遅いワイヤ・ボンディング技術を回避することが可能となり、一方、その後形成される電子パッケージのオン抵抗を低く保つことが可能である。オン抵抗すなわちRdSonは、例えばMOSFETのオフ状態からオンへの切り替えに関連する抵抗である。いくつかの実施例においては、製造速度をBSOBプロセスに比べて36%以上増加することが可能となる。また、半導体ダイ表面のいたる所にコーティングされた銅スタッドバンプを配置することによってシート抵抗の低下を促進し、半導体ダイ領域への正確な接合を可能にする。更に、薄い頂部金属層での電流の再分配を可能にし、よって金属抵抗が低下して結果的にその後形成される任意のパッケージにおいてもRdSonが低下する。ウエハレベルの銅スタッドバンプは更にワイヤ接合レイアウトを改善することによって製造のし易さを改善する。本発明の実施例はまた、シリコンダイのクレータリングの起こり易さを防止若しくは減少する。なぜならば、コーティングされた銅スタッドバンプが、半導体ダイパッケージを形成すべく使用されるいかなるワイヤ・ボンディングプロセスの際のほとんどのストレスを吸収するからである。本発明の実施例は更に銅接合と互換性があり、これはコスト低減の機会を与える。加えて、ウエハレベルの銅スタッドバンプはいくつかのはんだバンプに適用されるプラットフォーム（例えば、MOSFET BGAへの適用）として使用され得る。更に、銅スタッドバンプは既存のダイパッケージに実行可能な無鉛の解決法を提供する。なぜならば、パッケージに使用される鉛の量が、半導体ダイをリードフレーム又は回路基板に相互接続すべくはんだのみを使用するパッケージに比べて減少するからである。
本発明の実施例は数多くの他の利点を有している。第１は、本発明の実施例はワイヤボンダを使用して作られる金ボールバンプを使用しないことである。ワイヤ・ボンディングプロセスを使用する場合は、本発明の実施例におけるコーティングされた銅スタッドバンプを使用しないプロセスに比べて簡素なワイヤ・ボンディングプロセスを使用し得る。第２は、本発明の実施例は電気めっきした銅を使用することである。ワイヤ・ボンディングプロセスを使用した銅バンプの形成に比べてダイにストレスがかからない。本発明の実施例においては、ワイヤ・ボンディングプロセスを使用した場合は、影響するストレスのほとんどが半導体ダイ自身でなくコーティングされた銅スタッドバンプによって吸収される。第３は、上述のウエハレベルの銅スタッドバンプによる方法は柔軟性があり、バンプパッケージと同様に従来のワイヤ接合パッケージにも使用され得ることである。第４は、銅がバンプ材料に使用される故、例えばニッケルに比べて低い電気抵抗を有し且つ柔らかいことである。これは形成されたパッケージの電気抵抗を低減し、シリコンダイのクレータリングの起こり易さを低減する。第５は、各銅バンプ上の密着層が銅バンプの酸化を防止することである。これにより、はんだが銅バンプをいくつかの他の導電性領域に接合すべく用いられた場合、合金形成の起こり易さを低減する。
ここにおいて用いられてきた用語及び表現は説明として用いられているものであって限定するものではなく、開示され説明された特徴若しくはその一部分と均等なものを除外することを企図してかかる用語及び表現を使用しておらず、本発明のクレームの範囲内において種々の変形が可能である。更に、本発明の任意の実施例の１以上の任意の特徴は、本発明の範囲を超えることなく、本発明の任意の他の実施例の１以上の任意の特徴に組み合わせ得る。
全ての刊行物、特許出願、及び上記の特許はここにおいて組み入れられる。「先行技術」を認めるものではない。
本発明の実施例による銅スタッドバンプ半導体ダイの斜視図である。 図1の銅スタッドバンプ半導体ダイの側面図である。 コーティングされた銅スタッドバンプの断面図である。 回路基板の導電性領域上のはんだに接続しているコーティングされた銅スタッドバンプの断面図である。
符号の説明
１８ 半導体ダイ
２２ 銅バンプ
２４ 密着層
２６ 耐酸化層
３０ コーティングされた銅バンプ
４０ 回路基板
１００ バンプ半導体ダイ

Claims (17)

  1. (a)複数の銅バンプを半導体デバイスからなる半導体ダイ上にめっきプロセスを用いて形成する工程と、
    (b)密着層を前記複数の銅バンプの各銅バンプ上に形成する工程と、
    (c)耐酸化層を前記複数の銅バンプの各銅バンプ上に形成する工程と、からなる方法であって、
    前記密着層が前記耐酸化層と前記銅バンプとの間にあることを特徴とする方法。
  2. 前記半導体デバイスはパワーMOSFET (金属酸化物半導体電界効果トランジスタ)であることを特徴とする請求項１記載の方法。
  3. 前記耐酸化層及び前記密着層は各銅バンプの頂面及び側面をコーティングすることを特徴とする請求項１記載の方法。
  4. 各銅バンプは厚みが約25ミクロンより厚いことを特徴とする請求項１記載の方法。
  5. 前記半導体ダイは半導体ウエハに存在し、前記方法が更に前記半導体ウエハをダイスカットして個々の半導体ダイを形成する工程を含むことを特徴とする請求項１記載の方法。
  6. 前記方法が更に（c）工程の後に前記半導体ダイをパッケージングする工程を含むことを特徴とする請求項１記載の方法。
  7. 前記耐酸化層は貴金属からなることを特徴とする請求項１記載の方法。
  8. 前記耐酸化層は貴金属からなり、前記貴金属は金若しくは金合金からなることを特徴とする請求項１記載の方法。
  9. (a)複数の銅バンプを半導体デバイスからなる半導体ダイ上にめっきプロセスを用いて形成する工程と、
    (b)ニッケルからなる密着層を前記複数の銅バンプの各銅バンプ上に形成する工程と、
    (c)コーティングされた銅バンプを形成すべく前記密着層が耐酸化層と前記銅バンプとの間に存在するように、金からなる前記耐酸化層を前記複数の銅バンプの各銅バンプ上に形成する工程と、
    (d)前記コーティングされた銅バンプを回路基板の導電性領域にはんだを用いて接合する工程と、からなることを特徴とする方法。
  10. 前記半導体デバイスは縦型パワーMOSFETからなることを特徴とする請求項９記載の方法。
  11. バンプ半導体ダイであって、
    (a)半導体デバイスからなる半導体ダイと、
    (b)前記半導体ダイ上にあって、頂面を有するめっきした銅バンプと、
    (c)前記めっきした銅バンプの少なくとも前記頂面上の密着層と、
    (d)前記密着層上の耐酸化層と、
    からなることを特徴とする半導体ダイ。
  12. 前記半導体デバイスはパワーMOSFET(金属酸化物電界効果トランジスタ)であることを特徴とする請求項１１記載のバンプ半導体ダイ。
  13. 前記めっきした銅バンプは電気めっきされていることを特徴とする請求項１１記載のバンプ半導体ダイ。
  14. 前記密着層はニッケルからなり、前記耐酸化層は金からなることを特徴とする請求項１１記載のバンプ半導体ダイ。
  15. 前記耐酸化層は貴金属からなることを特徴とする請求項１１記載のバンプ半導体ダイ。
  16. 前記半導体ダイは前記半導体ダイの一方側にソース領域及びゲート領域を有し、前記半導体ダイの反対側にドレイン領域を有することを特徴とする請求項１１記載のバンプ半導体ダイ。
  17. 請求項１１記載の前記バンプ半導体ダイを有することを特徴とする半導体ダイパッケージ。
JP2003577307A 2002-03-12 2003-03-10 ウエハレベルのコーティングされた銅スタッドバンプ Pending JP2005520339A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US36378902P 2002-03-12 2002-03-12
PCT/US2003/007421 WO2003079407A2 (en) 2002-03-12 2003-03-10 Wafer-level coated copper stud bumps

Publications (1)

Publication Number Publication Date
JP2005520339A true JP2005520339A (ja) 2005-07-07

Family

ID=28041811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003577307A Pending JP2005520339A (ja) 2002-03-12 2003-03-10 ウエハレベルのコーティングされた銅スタッドバンプ

Country Status (8)

Country Link
US (1) US6731003B2 (ja)
JP (1) JP2005520339A (ja)
KR (1) KR20040111395A (ja)
CN (1) CN100474539C (ja)
AU (1) AU2003218085A1 (ja)
DE (1) DE10392377T5 (ja)
TW (1) TWI258822B (ja)
WO (1) WO2003079407A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013042005A (ja) * 2011-08-17 2013-02-28 Sony Corp 半導体装置、半導体装置の製造方法、及び、電子機器
JP2020077694A (ja) * 2018-11-06 2020-05-21 ローム株式会社 半導体装置

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6720642B1 (en) * 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
US6989588B2 (en) * 2000-04-13 2006-01-24 Fairchild Semiconductor Corporation Semiconductor device including molded wireless exposed drain packaging
US6870254B1 (en) 2000-04-13 2005-03-22 Fairchild Semiconductor Corporation Flip clip attach and copper clip attach on MOSFET device
US6661082B1 (en) * 2000-07-19 2003-12-09 Fairchild Semiconductor Corporation Flip chip substrate design
US6798044B2 (en) * 2000-12-04 2004-09-28 Fairchild Semiconductor Corporation Flip chip in leaded molded package with two dies
US6753605B2 (en) * 2000-12-04 2004-06-22 Fairchild Semiconductor Corporation Passivation scheme for bumped wafers
US6469384B2 (en) 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US8158508B2 (en) * 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
DE10258093B3 (de) * 2002-12-11 2004-08-26 Infineon Technologies Ag Anordnung zum Schutz von 3-dimensionalen Kontaktstrukturen auf Wafern
US7217594B2 (en) 2003-02-11 2007-05-15 Fairchild Semiconductor Corporation Alternative flip chip in leaded molded package design and method for manufacture
US7008867B2 (en) * 2003-02-21 2006-03-07 Aptos Corporation Method for forming copper bump antioxidation surface
US6933171B2 (en) * 2003-10-21 2005-08-23 Intel Corporation Large bumps for optical flip chips
US7394161B2 (en) 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US20050151268A1 (en) * 2004-01-08 2005-07-14 Boyd William D. Wafer-level assembly method for chip-size devices having flipped chips
US7303400B2 (en) * 2004-01-27 2007-12-04 United Microelectronics Corp. Package of a semiconductor device with a flexible wiring substrate and method for the same
US20050161815A1 (en) * 2004-01-27 2005-07-28 Joseph Sun Package of a semiconductor device with a flexible wiring substrate and method for the same
US7196313B2 (en) * 2004-04-02 2007-03-27 Fairchild Semiconductor Corporation Surface mount multi-channel optocoupler
US20050245059A1 (en) * 2004-04-30 2005-11-03 Yuan Yuan Method for making an interconnect pad
US8067837B2 (en) 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
TWI237364B (en) * 2004-12-14 2005-08-01 Advanced Semiconductor Eng Flip chip package with anti-floating mechanism
US7256479B2 (en) * 2005-01-13 2007-08-14 Fairchild Semiconductor Corporation Method to manufacture a universal footprint for a package with exposed chip
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US7271496B2 (en) 2005-02-04 2007-09-18 Stats Chippac Ltd. Integrated circuit package-in-package system
US20060278996A1 (en) * 2005-06-14 2006-12-14 John Trezza Active packaging
US7838997B2 (en) * 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7215032B2 (en) * 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US20060281303A1 (en) * 2005-06-14 2006-12-14 John Trezza Tack & fuse chip bonding
US7946331B2 (en) 2005-06-14 2011-05-24 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US7560813B2 (en) * 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7781886B2 (en) * 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
WO2007005263A2 (en) 2005-06-30 2007-01-11 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
US20070075406A1 (en) * 2005-09-30 2007-04-05 Yueh-Se Ho Wafer-level method for metallizing source, gate and drain contact areas of semiconductor die
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
US20090057852A1 (en) * 2007-08-27 2009-03-05 Madrid Ruben P Thermally enhanced thin semiconductor package
US7371616B2 (en) * 2006-01-05 2008-05-13 Fairchild Semiconductor Corporation Clipless and wireless semiconductor die package and method for making the same
US20070164428A1 (en) * 2006-01-18 2007-07-19 Alan Elbanhawy High power module with open frame package
US7868432B2 (en) * 2006-02-13 2011-01-11 Fairchild Semiconductor Corporation Multi-chip module for battery power control
JP4863746B2 (ja) * 2006-03-27 2012-01-25 富士通株式会社 半導体装置およびその製造方法
US7768075B2 (en) * 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
US7618896B2 (en) * 2006-04-24 2009-11-17 Fairchild Semiconductor Corporation Semiconductor die package including multiple dies and a common node structure
US7541681B2 (en) * 2006-05-04 2009-06-02 Infineon Technologies Ag Interconnection structure, electronic component and method of manufacturing the same
US7757392B2 (en) 2006-05-17 2010-07-20 Infineon Technologies Ag Method of producing an electronic component
US7476978B2 (en) * 2006-05-17 2009-01-13 Infineon Technologies, Ag Electronic component having a semiconductor power device
US7656024B2 (en) 2006-06-30 2010-02-02 Fairchild Semiconductor Corporation Chip module for complete power train
US7564124B2 (en) * 2006-08-29 2009-07-21 Fairchild Semiconductor Corporation Semiconductor die package including stacked dice and heat sink structures
US7700475B1 (en) 2006-10-05 2010-04-20 Marvell International Ltd. Pillar structure on bump pad
US8106501B2 (en) 2008-12-12 2012-01-31 Fairchild Semiconductor Corporation Semiconductor die package including low stress configuration
US7768105B2 (en) 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
US7821116B2 (en) * 2007-02-05 2010-10-26 Fairchild Semiconductor Corporation Semiconductor die package including leadframe with die attach pad with folded edge
KR101391925B1 (ko) * 2007-02-28 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지 및 이를 제조하기 위한 반도체 패키지 금형
KR101489325B1 (ko) * 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US7659531B2 (en) * 2007-04-13 2010-02-09 Fairchild Semiconductor Corporation Optical coupler package
JP5355915B2 (ja) * 2007-04-18 2013-11-27 株式会社半導体エネルギー研究所 半導体装置
US7683463B2 (en) * 2007-04-19 2010-03-23 Fairchild Semiconductor Corporation Etched leadframe structure including recesses
US7902657B2 (en) * 2007-08-28 2011-03-08 Fairchild Semiconductor Corporation Self locking and aligning clip structure for semiconductor die package
US7737548B2 (en) 2007-08-29 2010-06-15 Fairchild Semiconductor Corporation Semiconductor die package including heat sinks
US20090057855A1 (en) * 2007-08-30 2009-03-05 Maria Clemens Quinones Semiconductor die package including stand off structures
US7911803B2 (en) * 2007-10-16 2011-03-22 International Business Machines Corporation Current distribution structure and method
SG152101A1 (en) 2007-11-06 2009-05-29 Agency Science Tech & Res An interconnect structure and a method of fabricating the same
US7589338B2 (en) * 2007-11-30 2009-09-15 Fairchild Semiconductor Corporation Semiconductor die packages suitable for optoelectronic applications having clip attach structures for angled mounting of dice
US20090140266A1 (en) * 2007-11-30 2009-06-04 Yong Liu Package including oriented devices
US7781872B2 (en) * 2007-12-19 2010-08-24 Fairchild Semiconductor Corporation Package with multiple dies
US20090174069A1 (en) * 2008-01-04 2009-07-09 National Semiconductor Corporation I/o pad structure for enhancing solder joint reliability in integrated circuit devices
US7791084B2 (en) 2008-01-09 2010-09-07 Fairchild Semiconductor Corporation Package with overlapping devices
US8106406B2 (en) 2008-01-09 2012-01-31 Fairchild Semiconductor Corporation Die package including substrate with molded device
US7626249B2 (en) * 2008-01-10 2009-12-01 Fairchild Semiconductor Corporation Flex clip connector for semiconductor device
US20090194856A1 (en) * 2008-02-06 2009-08-06 Gomez Jocel P Molded package assembly
KR101524545B1 (ko) * 2008-02-28 2015-06-01 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
US8018054B2 (en) * 2008-03-12 2011-09-13 Fairchild Semiconductor Corporation Semiconductor die package including multiple semiconductor dice
US7768108B2 (en) 2008-03-12 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip
KR101519062B1 (ko) * 2008-03-31 2015-05-11 페어차일드코리아반도체 주식회사 반도체 소자 패키지
US20090278241A1 (en) * 2008-05-08 2009-11-12 Yong Liu Semiconductor die package including die stacked on premolded substrate including die
US7951648B2 (en) 2008-07-01 2011-05-31 International Business Machines Corporation Chip-level underfill method of manufacture
DE102008042107A1 (de) * 2008-09-15 2010-03-18 Robert Bosch Gmbh Elektronisches Bauteil sowie Verfahren zu seiner Herstellung
US9524945B2 (en) 2010-05-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with L-shaped non-metal sidewall protection structure
US8193618B2 (en) 2008-12-12 2012-06-05 Fairchild Semiconductor Corporation Semiconductor die package with clip interconnection
US7973393B2 (en) * 2009-02-04 2011-07-05 Fairchild Semiconductor Corporation Stacked micro optocouplers and methods of making the same
US8222718B2 (en) * 2009-02-05 2012-07-17 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
TWI455263B (zh) * 2009-02-16 2014-10-01 Ind Tech Res Inst 晶片封裝結構及晶片封裝方法
US8377816B2 (en) * 2009-07-30 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming electrical connections
US8841766B2 (en) 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8324738B2 (en) * 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US8476757B2 (en) * 2009-10-02 2013-07-02 Northrop Grumman Systems Corporation Flip chip interconnect method and design for GaAs MMIC applications
TW201113962A (en) * 2009-10-14 2011-04-16 Advanced Semiconductor Eng Chip having metal pillar structure
TWI445147B (zh) * 2009-10-14 2014-07-11 Advanced Semiconductor Eng 半導體元件
US8093707B2 (en) * 2009-10-19 2012-01-10 National Semiconductor Corporation Leadframe packages having enhanced ground-bond reliability
US20110095410A1 (en) * 2009-10-28 2011-04-28 Fairchild Semiconductor Corporation Wafer level semiconductor device connector
US20110095417A1 (en) * 2009-10-28 2011-04-28 Fairchild Semiconductor Corporation Leadless semiconductor device terminal
TWI502706B (zh) * 2009-10-29 2015-10-01 Taiwan Semiconductor Mfg Co Ltd 積體電路結構
US8659155B2 (en) * 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US8610270B2 (en) 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
US8441124B2 (en) 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US9142533B2 (en) * 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US9018758B2 (en) 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
US8405199B2 (en) * 2010-07-08 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pillar for semiconductor substrate and method of manufacture
US8546254B2 (en) 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
TWI478303B (zh) 2010-09-27 2015-03-21 Advanced Semiconductor Eng 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
JP2012114173A (ja) * 2010-11-23 2012-06-14 Shinko Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
US8421204B2 (en) 2011-05-18 2013-04-16 Fairchild Semiconductor Corporation Embedded semiconductor power modules and packages
US8508054B2 (en) * 2011-06-16 2013-08-13 Broadcom Corporation Enhanced bump pitch scaling
US9105552B2 (en) 2011-10-31 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US8823180B2 (en) 2011-12-28 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9171790B2 (en) * 2012-05-30 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US8884443B2 (en) 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US8686568B2 (en) 2012-09-27 2014-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having layered circuit segments, and related methods
US9034694B1 (en) 2014-02-27 2015-05-19 Freescale Semiconductor, Inc. Embedded die ball grid array package
KR102534735B1 (ko) * 2016-09-29 2023-05-19 삼성전자 주식회사 필름형 반도체 패키지 및 그 제조 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2428373C2 (de) * 1974-06-12 1982-05-27 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Herstellen von weichlötbaren Anschlußkontakten auf einer Halbleiteranordnung
KR970707444A (ko) * 1994-10-28 1997-12-01 야마모토 히데키 프로브 구조(probe structure)
US5789809A (en) 1995-08-22 1998-08-04 National Semiconductor Corporation Thermally enhanced micro-ball grid array package
US5637916A (en) 1996-02-02 1997-06-10 National Semiconductor Corporation Carrier based IC packaging arrangement
KR100234694B1 (ko) * 1996-10-29 1999-12-15 김영환 비지에이 패키지의 제조방법
US6082610A (en) * 1997-06-23 2000-07-04 Ford Motor Company Method of forming interconnections on electronic modules
JP3549714B2 (ja) * 1997-09-11 2004-08-04 沖電気工業株式会社 半導体装置
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
JP3303791B2 (ja) * 1998-09-02 2002-07-22 株式会社村田製作所 電子部品の製造方法
JP3346320B2 (ja) * 1999-02-03 2002-11-18 カシオ計算機株式会社 半導体装置及びその製造方法
TWI248384B (en) * 2000-06-12 2006-02-01 Hitachi Ltd Electronic device
KR100398716B1 (ko) * 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
JP4609617B2 (ja) * 2000-08-01 2011-01-12 日本電気株式会社 半導体装置の実装方法及び実装構造体
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
US20020063314A1 (en) * 2000-11-30 2002-05-30 Read Mathew S. Tapeless micro-leadframe
US6469384B2 (en) 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US20020151164A1 (en) * 2001-04-12 2002-10-17 Jiang Hunt Hang Structure and method for depositing solder bumps on a wafer
JP2003068806A (ja) * 2001-08-29 2003-03-07 Hitachi Ltd 半導体装置及びその製造方法
US6566749B1 (en) 2002-01-15 2003-05-20 Fairchild Semiconductor Corporation Semiconductor die package with improved thermal and electrical performance

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013042005A (ja) * 2011-08-17 2013-02-28 Sony Corp 半導体装置、半導体装置の製造方法、及び、電子機器
JP2020077694A (ja) * 2018-11-06 2020-05-21 ローム株式会社 半導体装置
JP7231382B2 (ja) 2018-11-06 2023-03-01 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
CN1653603A (zh) 2005-08-10
KR20040111395A (ko) 2004-12-31
TW200306631A (en) 2003-11-16
US20030173684A1 (en) 2003-09-18
AU2003218085A8 (en) 2003-09-29
WO2003079407A2 (en) 2003-09-25
US6731003B2 (en) 2004-05-04
AU2003218085A1 (en) 2003-09-29
WO2003079407A3 (en) 2004-07-01
CN100474539C (zh) 2009-04-01
TWI258822B (en) 2006-07-21
DE10392377T5 (de) 2005-05-12

Similar Documents

Publication Publication Date Title
US6731003B2 (en) Wafer-level coated copper stud bumps
US7157799B2 (en) Semiconductor die package including carrier with mask and semiconductor die
US7271497B2 (en) Dual metal stud bumping for flip chip applications
US7541681B2 (en) Interconnection structure, electronic component and method of manufacturing the same
KR100569479B1 (ko) 반도체 장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
US7944048B2 (en) Chip scale package for power devices and method for making the same
TWI427716B (zh) 無載具之半導體封裝件及其製法
US8283758B2 (en) Microelectronic packages with enhanced heat dissipation and methods of manufacturing
US20040130009A1 (en) Method for maintaining solder thickness in flipchip attach packaging processes
US7656048B2 (en) Encapsulated chip scale package having flip-chip on lead frame structure
WO2008032944A1 (en) Flip chip semiconductor package and fabrication method thereof
US20050151268A1 (en) Wafer-level assembly method for chip-size devices having flipped chips
US8568822B2 (en) Apparatus and method incorporating discrete passive components in an electronic package
US8497160B2 (en) Method for making solder-top enhanced semiconductor device of low parasitic packaging impedance
US7825501B2 (en) High bond line thickness for semiconductor devices
JP2012190939A (ja) 半導体装置およびその製造方法
KR20000008347A (ko) 플립칩bga 패키지 제조방법
US20070035022A1 (en) Semiconductor device and method of manufacturing the same
KR20050104207A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090422

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090430

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091013