JP5355915B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5355915B2
JP5355915B2 JP2008072770A JP2008072770A JP5355915B2 JP 5355915 B2 JP5355915 B2 JP 5355915B2 JP 2008072770 A JP2008072770 A JP 2008072770A JP 2008072770 A JP2008072770 A JP 2008072770A JP 5355915 B2 JP5355915 B2 JP 5355915B2
Authority
JP
Japan
Prior art keywords
electrode
layer
photoelectric conversion
insulating film
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008072770A
Other languages
English (en)
Other versions
JP2008288562A5 (ja
JP2008288562A (ja
Inventor
直人 楠本
和夫 西
裕輔 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008072770A priority Critical patent/JP5355915B2/ja
Publication of JP2008288562A publication Critical patent/JP2008288562A/ja
Publication of JP2008288562A5 publication Critical patent/JP2008288562A5/ja
Application granted granted Critical
Publication of JP5355915B2 publication Critical patent/JP5355915B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01054—Xenon [Xe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0107—Ytterbium [Yb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/01105—Rare earth metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体を用いて構成される光電変換素子、及び光電変換素子を有する半導体装置に関する。
光電変換素子の一態様として、波長４００ｎｍ〜７００ｎｍの可視光線領域に感度を持つものは、光センサもしくは可視光センサと呼ばれている。光センサもしくは可視光センサは、光信号を検知して情報を読み取る用途、周辺環境の明るさを検知して電子機器等の動作を制御する用途などが知られている。
例えば、携帯電話機やテレビジョン装置では、表示画面の明るさを、それが置かれた周辺環境の明るさに応じて調節するために光センサが用いられている。（特許文献１参照）。
図２（Ａ）は特許文献１に開示された光センサの構成を示す。基板１６０１上に開口部１６０５及び開口部１６０６が形成された透光性電極１６０２と光反射性電極１６０４ｂに挟まれるように光電変換層１６０３が設けられている。光電変換層１６０３はｐｉｎ接合を内包し、透光性電極１６０２及び光反射性電極１６０４ｂと組み合わせることでダイオードを構成している。すなわち、二端子素子としての形態を有しており、一方の外部接続端子は光電変換層１６０３に設けられた開口部１６０７を通して透光性電極１６０２と接続する光反射性電極１６０４ａで構成され、他方の外部接続端子は光反射性電極１６０４ｂで構成されている。受光面は透光性の基板１６０１側となり、基板１６０１を透過した光が光電変換層１６０３に入射する。
図２（Ｂ）は基板１６１０上に光反射性電極１６１１、光電変換層１６１２、透光性電極１６１３が順次設けられた光センサを示している。この光センサは、透光性電極１６１３側から光電変換層１６１２に光が入射する構成となっている。
光反射性電極１６１１及び光電変換層１６１２には貫通孔が形成されそこに絶縁層１６１４及び絶縁層１６１５が設けられている。絶縁層１６１４及び絶縁層１６１５は、光反射性電極１６１１及び光電変換層１６１２を、絶縁層１６１４と絶縁層１６１５の間の領域、並びに、基板１６１０の端部の領域に分離しており、絶縁層１６１４と絶縁層１６１５の間の光反射性電極１６１１及び光電変換層１６１２と、基板１６１０の端部の光反射性電極１６１１及び光電変換層１６１２が短絡するのを防いでいる。
透光性電極１６１３と透光性電極１６１９は、光電変換層１６１２上に設けられた絶縁層１６１６によって絶縁分離されている。外部接続端子１６１７は透光性電極１６１９と接して設けられ、光電変換層１６１２及び光反射性電極１６１１と電気的に導通している。他方、外部接続端子１６１８は透光性電極１６１３と接して設けられている。
図２（Ｃ）は、図２（Ａ）に示す光センサを配線基板１８００に実装する態様を示している。配線基板１８００と光センサとは、外部接続端子である光反射性電極１６０４ａ、１６０４ｂと、配線１８５０が対向する形で、光または熱硬化型の樹脂１８５２によって固定されている。光反射性電極１６０４ａ、１６０４ｂと配線１８５０とは導電性粒子１８５１により電気的に接続されている。また、図２（Ｄ）は、図２（Ｂ）に示す光センサを配線基板１８００に実装する態様を示している。配線基板１８００と光センサとは、外部接続端子１６１７、１６１８と、配線１８５０が対向する形で、クリーム半田や銀ペーストなどの導電性材料１８５３により接着されている。
特開２００２−６２８５６号公報
図２（Ｃ）に示す光センサの実装形態では、光反射性電極１６０４ａ、１６０４ｂが形成された面のみで配線基板１８００と接着されている。また、図２（Ｄ）に示す光センサの実装形態では、外部接続端子１６１７、１６１８と配線基板１８００とが導電性材料１８５３のみで接着される構成となっている。
光センサの外部端子と導電性材料の相性が悪いと、固着強度が小さく剥離してしまう恐れがある。
そこで本発明は、光センサの如き光電変換素子を配線基板等に実装するときに、その固着強度を向上させ、接触不良や剥離等の問題を解決することを目的とする。
本発明では、光電変換層が形成された素子基板に配線基板を半田等の導電材料で接着する際に、素子基板の最上層に、導電材料と合金を形成する材料を含む層を形成する。これにより素子基板と配線基板の固着強度を増大させ、素子基板と配線基板剥離を抑制することが可能となる。
本発明は以下の半導体装置に関するものである。
第１の基板上に、光電変換層と、前記光電変換層の出力電流を増幅する、少なくとも２つの薄膜トランジスタからなる増幅回路と、前記光電変換層及び前記増幅回路に電気的に接続され、高電位電源を与える第１の電極及び低電位電源を与える第２の電極と、前記第１の基板の最上層に、導電材料と合金を形成する固着層とを有し、第２の基板上に、第３の電極と第４の電極と、前記第１の電極と前記第３の電極、並びに、前記第２の電極と前記第４の電極を固着する前記導電材料とを有することを特徴とする半導体装置に関するものである。
本発明において、前記固着層は、ニッケル（Ｎｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、パラジウム（Ｐｄ）、銀（Ａｇ）、スズ（Ｓｎ）、白金（Ｐｔ）、金（Ａｕ）のうちの１つを含んでおり、前記導電材料は、半田である。
本発明において、前記第１の電極及び第２の電極は、ニッケルペーストを用いて形成される。
本発明において、前記第１の電極及び第２の電極上に、それぞれ第５の電極及び第６の電極が形成されており、前記第５の電極及び第６の電極は、銅ペーストを用いて形成されている。
本発明において、前記増幅回路は、カレントミラー回路である。
なお本明細書において、半導体装置とは、半導体を利用することで機能する素子及び装置全般を指し、半導体を利用する光電変換素子、光電変換素子を有する光電変換装置、半導体を利用することで機能する素子を搭載した電子機器もその範疇とする。
本発明によれば、基板と光電変換素子の固着強度が高く、基板と光電変換素子の剥離を防ぐことができる。これにより光電変換素子の信頼性が向上する。
本発明の実施形態を、図面を用いて以下に説明する。ただし本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明の実施形態の記載内容に限定して解釈されるものではない。なお、本発明の実施形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
［実施の形態１］
本実施の形態を、図１、図３（Ａ）〜図３（Ｄ）、図４（Ａ）〜図４（Ｃ）、図５（Ａ）〜図５（Ｃ）、図６（Ａ）〜図６（Ｂ）、図７（Ａ）〜図７（Ｂ）、図８、図９（Ａ）〜図９（Ｂ）、図１０、図１１、図１２、図１３、図１４、図２１、図２２（Ａ）〜図２２（Ｂ）、図２３を用いて以下に説明する。
以下に本実施の形態の光電変換素子の作製方法について説明する。
まず、基板２０１上に、絶縁膜２０２を形成する（図３（Ａ）参照）。基板２０１としては、透光性を有する基板、例えば、ガラス基板、石英基板、セラミックス基板等のうちのいずれかを用いることが可能である。本実施の形態では、基板２０１としてガラス基板を用いる。
絶縁膜２０２としては、スパッタリング法又はプラズマＣＶＤ法により、酸化珪素、窒素を含む酸化珪素、窒化珪素、酸素を含む窒化珪素、金属酸化材料からなる膜を形成すればよい。
あるいは絶縁膜２０２を、下層絶縁膜と上層絶縁膜と二層で形成してもよい。下層絶縁膜として、例えば酸素を含む窒化珪素膜（ＳｉＯｘＮｙ：ｙ＞ｘ）を用い、上層絶縁膜として、例えば窒素を含む酸化珪素膜（ＳｉＯｘＮｙ：ｘ＞ｙ）を用いるとよい。絶縁膜２０２を二層にすることにより、基板２０１側からの水分などの混入物を防ぐことが可能となる。
次に、絶縁膜２０２上に結晶性半導体膜を形成し、結晶性半導体膜を島状にエッチングして、活性層となる島状半導体膜２１２を形成する。
また島状半導体膜２１２を覆うゲート絶縁膜２０５を形成する（図３（Ｂ）参照）。次いで、ゲート絶縁膜２０５上に、下層ゲート電極２１３ａ及び上層ゲート電極２１３ｂを設ける（図３（Ｃ）参照）。図３（Ｃ）では、ゲート電極２１３は、下層ゲート電極２１３ａ及び上層ゲート電極２１３ｂの二層構造としたが、単層構造のゲート電極を作製してもよい。また、島状半導体膜２１２中には、ソース領域、ドレイン領域、及びチャネル形成領域が形成される。
下層ゲート電極２１３ａ及び上層ゲート電極２１３ｂを有するゲート電極２１３、ゲート絶縁膜２０５を覆って、層間絶縁膜２０６を形成する。
なお、層間絶縁膜２０６は、単層の絶縁膜で形成されていてもよいし、異なる材料の絶縁層の積層膜であってもよい。
層間絶縁膜２０６上には、島状半導体膜２１２中のソース領域及びドレイン領域に電気的に接続された、ソース電極２１５及びドレイン電極２１６が形成されている。さらにゲート電極２１３に電気的に接続された、ゲート配線２１４が形成されている。
さらに層間絶縁膜２０６上には、ゲート配線２１４、ソース電極２１５、ドレイン電極２１６と同じ材料及び同じ工程で形成された、電極２２１、電極２２２、電極２２３が形成されている（図３（Ｄ）参照）。これら電極２２１〜電極２２３は、ゲート配線２１４、ソース電極２１５、ドレイン電極２１６とは別の材料及び別の工程で形成してもよい。
ゲート配線２１４、ソース電極２１５、ドレイン電極２１６、電極２２１〜電極２２３は、金属膜、例えば低抵抗金属膜を用いて形成される。このような低抵抗金属膜として、アルミニウム合金または純アルミニウムなどが挙げられる。また本実施の形態では、このような高融点金属膜と低抵抗金属膜との積層構造として、チタン膜（Ｔｉ膜）とアルミニウム膜（Ａｌ膜）とＴｉ膜とを順に積み重ねた三層構造とする。
また、高融点金属膜と低抵抗金属膜との積層構造の代わりに、単層の導電膜により形成することもできる。このような単層の導電膜として、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。
なお本実施の形態では、ゲート配線２１４、ソース電極２１５、ドレイン電極２１６、及び、電極２２１〜電極２２３は、チタン（Ｔｉ）を４００ｎｍの厚さで成膜したチタン膜を用いて形成する。
また、本実施の形態では、ＴＦＴ２１１はトップゲート型ＴＦＴを形成するが、ボトムゲート型ＴＦＴであってもよい。またチャネル形成領域が１つであるシングルゲート型ＴＦＴであっても、チャネル形成領域が複数存在するマルチゲート型ＴＦＴであってもよい。
なお、図３（Ｄ）では、ＴＦＴは１つしか示されていない。しかし実際は、ＴＦＴ２１１は、後述するフォトダイオード１０１にて得られる光電流を増幅する増幅回路、例えばカレントミラー回路を構成するＴＦＴであり、少なくとも２つは形成される。
次いで層間絶縁膜２０６、ゲート絶縁膜２０５、及び、絶縁膜２０２の端部がテーパー状になるようにエッチングを行う（図４（Ａ）参照）。
層間絶縁膜２０６、ゲート絶縁膜２０５、及び、絶縁膜２０２の端部を、テーパー状にすることにより、これらの膜の上に形成される保護膜２２７の被覆性がよくなり、水分や不純物等が入りにくくなるという効果を奏する。
次いで層間絶縁膜２０６及び電極２２２上に、ｐ型半導体膜、ｉ型半導体膜、ｎ型半導体膜を成膜し、エッチングして、ｐ型半導体層２２５ｐ、ｉ型半導体層２２５ｉ及びｎ型半導体層２２５ｎを含む光電変換層２２５を形成する（図４（Ｂ）参照）。
ｐ型半導体層２２５ｐは、１３属の不純物元素、例えばホウ素（Ｂ）を含んだ非晶質半導体膜をプラズマＣＶＤ法にて成膜して形成すればよい。
図４（Ｂ）では、電極２２２は光電変換層２２５の最下層、本実施の形態ではｐ型半導体層２２５ｐと接している。
ｉ型半導体層２２５ｉとしては、例えばプラズマＣＶＤ法で非晶質半導体膜を形成すればよい。またｎ型半導体層２２５ｎとしては、１５属の不純物元素、例えばリン（Ｐ）を含む非晶質半導体膜を形成してもよいし、非晶質半導体膜を形成後、１５属の不純物元素を導入してもよい。
なお非晶質半導体膜として、非晶質珪素膜、非晶質ゲルマニウム膜等を用いてもよい。
なお本明細書においては、ｉ型半導体膜とは、半導体膜に含まれるｐ型もしくはｎ型を付与する不純物が１×１０２０ｃｍ−３以下の濃度であり、酸素及び窒素が５×１０１９ｃｍ−３以下の濃度であり、暗伝導度に対して光伝導度が１００倍以上である半導体膜を指す。またｉ型半導体膜には、ホウ素（Ｂ）が１０〜１０００ｐｐｍ添加されていてもよい。
またｐ型半導体層２２５ｐ、ｉ型半導体層２２５ｉ、ｎ型半導体層２２５ｎとして、非晶質半導体膜だけではなく、微結晶半導体膜（セミアモルファス半導体膜ともいう）を用いてもよい。
あるいは、ｐ型半導体層２２５ｐ及びｎ型半導体層２２５ｎを微結晶半導体膜を用いて形成し、ｉ型半導体層２２５ｉとして非晶質半導体膜を用いてもよい。
なおセミアモルファス半導体（本明細書では「Ｓｅｍｉ−ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ（ＳＡＳ）」ともいう）膜とは、非晶質半導体と結晶構造を有する半導体（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜である。このセミアモルファス半導体膜は、自由エネルギー的に安定な第３の状態を有する半導体膜であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体膜中に分散させて存在せしめることが可能である。なお微結晶半導体膜（マイクロクリスタル半導体膜）もセミアモルファス半導体膜に含まれる。
セミアモルファス半導体膜の１つの例として、セミアモルファス珪素膜が挙げられる。セミアモルファス珪素膜は、そのラマンスペクトルが５２０ｃｍ−１よりも低波数側にシフトしており、またＸ線回折ではＳｉ結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また、未結合手（ダングリングボンド）を終端化させるために水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。本明細書では便宜上、このような珪素膜をセミアモルファス珪素膜と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好な特性を有するセミアモルファス半導体膜が得られる。
またセミアモルファス珪素膜は珪素（シリコン）を含む気体をグロー放電分解することにより得ることができる。代表的な珪素（シリコン）を含む気体としては、ＳｉＨ４であり、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪素（シリコン）を含む気体を希釈して用いることで、セミアモルファス珪素膜の形成を容易なものとすることができる。希釈率は２倍〜１０００倍の範囲で珪素（シリコン）を含む気体を希釈することが好ましい。またさらに、珪素（シリコン）を含む気体中に、ＣＨ４、Ｃ２Ｈ６などの炭素を含む気体、ＧｅＨ４、ＧｅＦ４などのゲルマニウムを含む気体、Ｆ２などを混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。
なお、本明細書では、光電変換層２２５、光電変換層２２５を含むフォトダイオード、さらにフォトダイオードを含む素子を、光電変換素子と呼ぶ。
次いで露出している面を覆って、保護膜２２７を形成する（図４（Ｃ）参照）。保護膜２２７として、本実施の形態では窒化珪素膜を用いる。保護膜２２７により、ＴＦＴ２１１や光電変換層２２５に、水分や有機物等の不純物が混入するのを防ぐことができる。
次いで保護膜２２７上に、層間絶縁膜２２８を形成する（図５（Ａ）参照）。層間絶縁膜２２８は平坦化膜としても機能する。本実施の形態では、層間絶縁膜２２８として、ポリイミドを２μｍの厚さで成膜する。
次に層間絶縁膜２２８をエッチングしてコンタクトホールを形成する。この際に保護膜２２７があるので、ＴＦＴ２１１のゲート配線２１４、ソース電極２１５、ドレイン電極２１６はエッチングされない。次いで電極２３１及び電極２３２が形成される領域の保護膜２２７をエッチングしてコンタクトホールを形成する。さらに層間絶縁膜２２８上に、層間絶縁膜２２８及び保護膜２２７中に形成されたコンタクトホールを介して電極２２１に電気的に接続される電極２３１、並びに、層間絶縁膜２２８及び保護膜２２７中に形成されたコンタクトホールを介して光電変換層２２５の上層（本実施の形態ではｎ型半導体層２２５ｎ）及び電極２２３と電気的に接続される電極２３２を形成する（図５（Ｂ）参照）。電極２３１および電極２３２としては、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、銀（Ａｇ）等を用いることが可能である。
本実施の形態では、電極２３１及び電極２３２として、チタン（Ｔｉ）を３０〜５０ｎｍで成膜した導電膜を用いる。
次いで、層間絶縁膜２２８上に、スクリーン印刷法あるいはインクジェット法にて、層間絶縁膜２３５を形成する（図５（Ｃ）参照）。その際には、電極２３１及び電極２３２上には、層間絶縁膜２３５は形成しない。本実施の形態では、層間絶縁膜２３５として、エポキシ樹脂を用いる。
次いで、層間絶縁膜２３５上に、例えばニッケル（Ｎｉ）ペーストを用いて印刷法により、電極２３１に電気的に接続される電極２４１、及び、電極２３２に電気的に接続される電極２４２を作製する（図６（Ａ）参照）。
次いで、隣り合う素子を電気的に分離するために、基板２０１の一部、保護膜２２７の一部、層間絶縁膜２２８の一部、及び、層間絶縁膜２３５の一部を、ダイシング工程により除去して空隙２６１を形成する（図６（Ｂ）参照）。
また基板２０１の一部、保護膜２２７の一部、層間絶縁膜２２８の一部、及び、層間絶縁膜２３５の一部は、ダイシングではなくレーザ照射によって除去してもよい。
レーザは、レーザ媒質、励起源、共振器により構成される。レーザを、媒質により分類すると、気体レーザ、液体レーザ、固体レーザがあり、発振の特徴により分類すると、自由電子レーザ、半導体レーザ、Ｘ線レーザがあるが、素子の分断には、いずれのレーザを用いてもよい。なお、好ましくは、気体レーザ又は固体レーザを用いるとよく、さらに好ましくは固体レーザを用いるとよい。
気体レーザには、ヘリウムネオンレーザ、炭酸ガスレーザ、エキシマレーザ、アルゴンイオンレーザ等がある。エキシマレーザには、希ガスエキシマレーザ、希ガスハライドエキシマレーザがある。希ガスエキシマレーザには、アルゴン、クリプトン、キセノンの励起分子による発振がある。また気体レーザには金属蒸気イオンレーザがある。
液体レーザには、無機液体レーザ、有機キレートレーザ、色素レーザがある。無機液体レーザ及び有機キレートレーザは、固体レーザに利用されているネオジムなどの希土類イオンをレーザ媒質として利用する。
固体レーザが用いるレーザ媒質は、固体の母体にレーザ作用をする活性種がドープされたものである。固体の母体とは、結晶又はガラスである。結晶とは、ＹＡＧ（イットリウム・アルミニウム・ガーネット結晶）、ＹＬＦ、ＹＶＯ４、ＹＡｌＯ３、サファイア、ルビー、アレキサンドライドである。また、レーザ作用をする活性種とは、例えば、３価のイオン（Ｃｒ３＋、Ｎｄ３＋、Ｙｂ３＋、Ｔｍ３＋、Ｈｏ３＋、Ｅｒ３＋、Ｔｉ３＋）である。
なお、分断に用いるレーザには、連続発振型のレーザやパルス発振型のレーザを用いることができる。レーザビームの照射条件（例えば、周波数、パワー密度、エネルギー密度、ビームプロファイル等）は、基板２０１、保護膜２２７、層間絶縁膜２２８及び層間絶縁膜２３５の厚さやその材料等を考慮して適宜制御する。
基板２０１がガラス基板の場合には、レーザとして、好ましくは、紫外光領域である１ｎｍ以上３８０ｎｍ以下の波長を有する固体レーザを用いるとよい。さらに好ましくは、紫外光領域である１ｎｍ以上３８０ｎｍ以下の波長を有するＮｄ：ＹＶＯ４レーザを用いるとよい。紫外光領域の波長のレーザでは、他の長波長側のレーザに比べて、基板（特にガラス基板）に光が吸収されやすく、アブレーション加工が容易だからである。また、Ｎｄ：ＹＶＯ４レーザは、特に、アブレーション加工が容易だからである。
また、ガラス基板にレーザビームを照射して、ガラス基板に溝を形成すると、その溝の切断面が丸みを帯びる。切断面に角がある場合と比較すると、切断面が丸みを帯びていると、切断面の角部の欠けや、亀裂の発生を防止することができる。このような利点により、主にロボット等を使用したガラス基板の搬送の際に、その扱いを容易とすることができる。また、製品に実装する際も、欠けや亀裂の発生を抑制し、基板の損傷や破壊を抑制することができる。
なお、アブレーション加工とは、レーザビームを照射した部分、つまり、レーザビームを吸収した部分の分子結合が切断されて分子が光分解し、分解生成物が気化して蒸発する現象を用いた加工である。つまり、本実施の形態の溝の作製方法では、基板にレーザビームを照射して、レーザビームが照射された部分の分子結合を切断し、光分解し、気化して蒸発させることにより、基板に溝を形成する。
なお、上記のレーザビームを照射するためのレーザ照射装置は、移動テーブル、基板、ヘッド部及び制御部を有する。移動テーブルには、吸着孔が設けられている。基板は、移動テーブル上の吸着孔に保持されている。ヘッド部は、レーザ発振装置から射出したレーザビームを、レーザヘッドを介して照射する。制御部は、移動テーブルとヘッド部の一方又は両方を移動させることにより、基板表面の任意の場所にレーザヘッドを位置させ、レーザビームを照射する。なお、制御部は、ＣＣＤカメラが撮像した基板上の位置決めマークを基準に相対的な位置から加工箇所を認識及び決定する。
次いで、層間絶縁膜２３５、電極２４１、電極２４２、空隙２６１を覆って、固着層２７１を形成する（図１参照）。
固着層２７１は、半田と合金を形成する金属、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、パラジウム（Ｐｄ）、銀（Ａｇ）、スズ（Ｓｎ）、白金（Ｐｔ）、金（Ａｕ）のうち少なくとも１つを含んでいる。特に、ニッケル（Ｎｉ）、銅（Ｃｕ）、銀（Ａｇ）、白金（Ｐｔ）、金（Ａｕ）が好ましい。
本実施の形態では、スパッタ法により、第１の層２７１ａとして金（Ａｕ）層、第２の層２７１ｂとしてニッケル（Ｎｉ）層、第３の層２７１ｃとしてチタン（Ｔｉ）層を、それぞれ５０ｎｍ、３００〜５００ｎｍ、１００ｎｍの膜厚で積層した積層膜を固着層２７１とする（図９（Ａ）参照）。
チタン（Ｔｉ）層は、電極２４１及び２４２の材料であるニッケルペーストとの接触性がよく、ニッケル（Ｎｉ）層は電極２４１及び２４２の材料であるニッケルであり、かつ半田と合金を形成しやすい材料である。また、金（Ａｕ）は半田と合金を作りやすく、かつニッケル層の表面を保護する機能を有する。なお必要がなければ第３の層２７１ｃを形成しなくてもよい（図９（Ｂ）参照）。
固着層２７１である積層膜のうち、第２の層２７１ｂであるニッケル層が主に半田と合金を形成して、電極２４１及び２４２と、後に形成される電極２８２及び２８３を固着させる。
本実施の形態では、第２の層２７１ｂとしてニッケル層を用いたが、ニッケル層の代わりに、上述した銅（Ｃｕ）層、亜鉛（Ｚｎ）層、パラジウム（Ｐｄ）層、銀（Ａｇ）層、スズ（Ｓｎ）層、白金（Ｐｔ）層、金（Ａｕ）層をスパッタにて成膜してもよい。
また第１の層２７１ａとして、金層の代わりに、スズ（Ｓｎ）あるいは半田をターゲットとしてスパッタにより成膜した層を用いてもよい。
なお、電極２４１及び電極２４２上に、例えば銅（Ｃｕ）ペーストによりそれぞれ電極２４３及び電極２４４を形成してもよい。この場合、固着層２７１は電極２４３及び電極２４４上に形成される。この場合の固着層２７１も、ニッケル（Ｎｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、パラジウム（Ｐｄ）、銀（Ａｇ）、スズ（Ｓｎ）、白金（Ｐｔ）、金（Ａｕ）のうち少なくとも１つを含んでいればよく、好ましくは銅（Ｃｕ）を含んでいると、半田と合金を形成し、かつ銅ペーストとより接着しやすい（図２０参照）。
次いで層間絶縁膜２３５に、ダイシングにより、あるいはレーザビームを照射することにより、電極２４１と電極２４２を絶縁分離するための開口部２６５を形成する（図７（Ａ）参照）。開口部２６５を形成しないと、固着層２７１により電極２４１及び２４２間がショートしてしまう恐れがある。レーザビームは上述したレーザを用いればよい。
次いで空隙２６１にダイシングによりさらに切断し、個々の素子を分断して、１つの光電変換素子を形成する（図７（Ｂ）参照）。
この分断工程もダイシングではなく、レーザ照射によって行ってもよい。
さらに電極２８２及び電極２８３が形成されたプリント基板２８１に固着させる（図８参照）。電極２４１及び電極２８３、並びに電極２４２及び電極２８２を向かい合わせ、導電性材料２８５及び２８６として半田を用いて接着させる。固着層２７１が形成されているため、電極２４１及び電極２４２、並びに、半田を用いた導電性材料２８５及び導電性材料２８６の固着強度が増大する。よって、プリント基板２８１と光電変換素子の剥離を抑制することができる。
導電性材料２８５及び導電性材料２８６として半田を用いる場合、リフロー法、すなわち、プリント基板上にペースト状の半田を印刷し、その上に部品を載せてから熱を加えて半田を溶かす方法を用いる。加熱方法には、赤外線式や熱風式などがある。
あるいは、図６（Ａ）の構造を作製後、空隙２６１を形成せずに、電極２４１、電極２４２、及び層間絶縁膜２３５上に固着層２７１を形成してもよい（図２１参照）。その後、層間絶縁膜２３５に、ダイシングにより、あるいはレーザビームを照射することにより、絶縁分離のための開口部２６５を形成する（図２２（Ａ）参照）。さらにダイシングあるいはレーザ照射により、個々の素子を分断して、１つの光電変換素子を形成する（図２２（Ｂ）参照）。
さらに電極２８２及び電極２８３が形成されたプリント基板２８１に固着させる（図２３参照）。電極２４１及び電極２８３、並びに電極２４２及び電極２８２を向かい合わせ、導電性材料２８５及び２８６として半田を用いて接着させる。
なお空隙２６１を形成しない場合でも、図２０と同様に、電極２４１及び電極２４２上に、例えば銅（Ｃｕ）ペーストによりそれぞれ電極を形成してから固着層２７１を形成してもよい。
本実施の形態により作製した光電変換素子を含む半導体装置は、内に含まれる光電変換素子とプリント基板がより強固に接着されているため、従来の半導体装置に比べてより剥離しにくく、信頼性の高い半導体装置となる。
以下に本実施の形態の光電変換素子の回路構成を図１０、図１１、図１２を用いて説明する。
図１０に、光電変換層２２５を含むフォトダイオード１０１、フォトダイオード１０１の出力を増幅する増幅回路として、例えばカレントミラー回路１１１を用いた場合の光電変換素子の回路構成を示す。カレントミラー回路１１１は、参照側のＴＦＴ１０４及び出力側のＴＦＴ１０５を有している。なお上述のＴＦＴ２１１は、ＴＦＴ１０４あるいはＴＦＴ１０５の一方である。
図１０では、カレントミラー回路１１１を構成するＴＦＴ１０４のゲート電極は、カレントミラー回路１１１を構成するもう１つのＴＦＴ１０５のゲート電極に電気的に接続され、更にＴＦＴ１０４のソース電極またはドレイン電極の一方であるドレイン電極（「ドレイン端子」ともいう）に電気的に接続されている。
ＴＦＴ１０４のドレイン端子は、フォトダイオード１０１、ＴＦＴ１０５のドレイン端子、及び高電位電源ＶＤＤに電気的に接続されている。
ＴＦＴ１０４のソース電極またはドレイン電極の他方であるソース電極（「ソース端子」ともいう）は、低電位電源ＶＳＳ及びＴＦＴ１０５のソース端子に電気的に接続されている。
またカレントミラー回路１１１を構成するＴＦＴ１０５のゲート電極は、ＴＦＴ１０４のゲート電極及びドレイン端子に電気的に接続されている。
また、ＴＦＴ１０４及びＴＦＴ１０５のゲート電極は互いに接続されているので共通の電位が印加される。
図１０では２個のＴＦＴによる、カレントミラー回路の例を図示している。この時、参照側のＴＦＴ１０４と出力側のＴＦＴ１０５が同一の特性を有する場合、参照電流と出力電流の比は、１：１の関係となる。
出力値をｎ倍とするための回路構成を図１１に示す。図１１の回路構成は、図１０のＴＦＴ１０５をｎ個にしたものに相当する。図１１に示すようにＴＦＴ１０４とＴＦＴ１０５の比を１：ｎにすることで、出力値をｎ倍とすることが可能となる。これは、ＴＦＴのチャネル幅Ｗを増加させ、ＴＦＴに流すことのできる電流の許容量をｎ倍とすることと同様の原理である。
例えば、出力値を１００倍に設計する場合、ｎチャネルＴＦＴ１０４を１個、ｎチャネル型ＴＦＴ１０５を１００個並列接続することで、目標とした電流を得ることが可能となる。
図１１において、カレントミラー回路１１１は、ＴＦＴ１０４、回路１１８ｉ（ｎ個設けられている回路１１８α、回路１１８β等の任意の１つ）、端子１１９ｉ（ｎ個設けられている端子１１９α、端子１１９β等の任意の１つ）、端子１２０ｉ（ｎ個設けられている端子１２０α、端子１２０β等の任意の１つ）、端子１２１ｉ（ｎ個設けられている端子１２１α、端子１２１β等の任意の１つ）を有している。
なお、図１１の符号において「ｉ」の付いている符号は、図１０の「ｉ」の付いていない符号と同じものである。すなわち、例えば図１０のＴＦＴ１０５と図１１のＴＦＴ１０５ｉは同じものである。
ＴＦＴ１０５ｉのゲート電極は、端子１１９ｉに電気的に接続されており、また端子１２０ｉに電気的に接続されている。またＴＦＴ１０５ｉのソース端子は、端子である電極１２１ｉに電気的に接続されている。
したがって図１１においては、ＴＦＴ１０５は、ｎ個のＴＦＴ１０５ｉから構成されていることとなる。これによりＴＦＴ１０４に流れる電流がｎ倍に増幅されて出力される。
すなわち、上述のように、参照電流と出力電流の比を１：１としたい場合は、参照側のＴＦＴ及び出力側のＴＦＴを１個ずつ形成すればよく、その回路図は図１０となる。また参照電流と出力電流の比を１：ｎとしたい場合は、参照側のＴＦＴを１個及び出力側のＴＦＴをｎ個形成すればよい。その場合の回路図は図１１となる。
また、図１０はカレントミラー回路１１１を、ｎチャネル型ＴＦＴを用いた等価回路として図示したものであるが、このｎチャネル型ＴＦＴに代えてｐチャネル型ＴＦＴを用いてもよい。
カレントミラー回路１３１をｐチャネル型ＴＦＴで形成する場合は、図１２に示す等価回路となる。図１２に示すように、カレントミラー回路１３１はｐチャネル型ＴＦＴ１３４及び１３５を有している。なお図１０〜図１１と図１２で同じものは同じ符号で示している。
なおカレントミラー回路１３１の参照電流と出力電流の比を１：ｎとしたい場合は、図１１と同様に、出力側のＴＦＴ１３５をｎ個設ければよい。
図１３及び図１４に、図１０及び図７（Ｂ）に示す光電変換素子の上面図を示す。
カレントミラー回路１１１は、高電位電源ＶＤＤに電気的に接続する電極２２３と配線１４４を介して電気的に接続されており、また低電位電源ＶＳＳに電気的に接続する電極２２１と配線１４５を介して電気的に接続されている。
電極２３２は光電変換層２２５全体を覆っており、これにより静電破壊を防ぐことができる。ただし必要に応じて電極２３２を光電変換層２２５の一部と重なるように形成してもよい。
また、図１３では電極２２２の先端を半円状に形成しているが、図１４に示すように電極２２２の光電変換層２２５と重なる領域を矩形にしてもよい。これにより電界集中を抑制することができるので、静電破壊を防ぐことができる。
以上から、本発明により信頼性の高い光電変換素子を有する半導体装置を得ることが可能となる。
［実施の形態２］
本実施の形態では、実施の形態１により得られた光電変換素子を様々な電子機器に組み込んだ例について説明する。本形態で示す電子機器の一例として、コンピュータ、ディスプレイ、携帯電話、テレビなどが挙げられる。それらの電子機器の具体例を、図１５、図１６（Ａ）〜図１６（Ｂ）、図１７（Ａ）〜図１７（Ｂ）、図１８、図１９（Ａ）〜図１９（Ｂ）に示す。
図１５は携帯電話であり、本体（Ａ）７０１、本体（Ｂ）７０２、筐体７０３、操作キー７０４、音声入力部７０５、音声出力部７０６、回路基板７０７、表示パネル（Ａ）７０８、表示パネル（Ｂ）７０９、蝶番７１０、透光性材料部７１１、実施の形態１により得られる光電変換素子７１２を有している。
光電変換素子７１２は透光性材料部７１１を透過した光を検知し、検知した外部光の照度に合わせて表示パネル（Ａ）７０８及び表示パネル（Ｂ）７０９の輝度コントロールを行ったり、光電変換素子７１２で得られる照度に合わせて操作キー７０４の照明制御を行う。これにより携帯電話の消費電流を抑えることができる。
図１６（Ａ）及び図１６（Ｂ）に携帯電話の別の例を示す。図１６（Ａ）及び図１６（Ｂ）の携帯電話は、本体７２１、筐体７２２、表示パネル７２３、操作キー７２４、音声出力部７２５、音声入力部７２６、実施の形態１により得られる光電変換素子７２７及び光電変換素子７２８を有している。
図１６（Ａ）に示す携帯電話では、本体７２１に設けられた光電変換素子７２７により外部の光を検知することにより表示パネル７２３及び操作キー７２４の輝度を制御することが可能である。
また図１６（Ｂ）に示す携帯電話では、図１６（Ａ）の構成に加えて、本体７２１の内部に光電変換素子７２８を設けている。光電変換素子７２８により、表示パネル７２３に設けられているバックライトの輝度を検出することも可能となる。
図１７（Ａ）はコンピュータであり、本体７３１、筐体７３２、表示部７３３、キーボード７３４、外部接続ポート７３５、ポインティングデバイス７３６等を含む。
また図１７（Ｂ）は表示装置でありテレビ受像器などがこれに当たる。本表示装置は、筐体７４１、支持台７４２、表示部７４３などによって構成されている。
図１７（Ａ）のコンピュータに設けられる表示部７３３、及び図１７（Ｂ）に示す表示装置の表示部７４３として、液晶パネルを用いた場合の詳しい構成を図１８に示す。
図１８に示す液晶パネル７６２は、筐体７６１に内蔵されており、基板７５１ａ及び７５１ｂ、基板７５１ａ及び７５１ｂに挟まれた液晶層７５２、偏光フィルタ７５５ａ及び７５５ｂ、及びバックライト７５３等を有している。また筐体７６１には、実施の形態１により得られる光電変換素子を有する光電変換素子形成領域７５４が形成されている。
光電変換素子形成領域７５４ではバックライト７５３からの光量を感知し、その光量等の情報がフィードバックされて液晶パネル７６２の輝度が調節される。
図１９（Ａ）及び図１９（Ｂ）は、光電変換素子を、カメラ、例えばデジタルカメラに組み込んだ例を示す図である。図１９（Ａ）は、デジタルカメラの前面方向から見た斜視図、図１９（Ｂ）は、後面方向から見た斜視図である。
図１９（Ａ）において、デジタルカメラには、リリースボタン８０１、メインスイッチ８０２、ファインダ窓８０３、フラッシュ８０４、レンズ８０５、鏡胴８０６、筺体８０７が備えられている。
また、図１９（Ｂ）において、ファインダ接眼窓８１１、モニタ８１２、操作ボタン８１３が備えられている。
リリースボタン８０１は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。
メインスイッチ８０２は、押下又は回転によりデジタルカメラの電源のＯＮ／ＯＦＦを切り替える。
ファインダ窓８０３は、デジタルカメラの前面のレンズ８０５の上部に配置されており、図１９（Ｂ）に示すファインダ接眼窓８１１から撮影する範囲やピントの位置を確認するための装置である。
フラッシュ８０４は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタンが押下されてシャッターが開くと同時に補助光を照射する。
レンズ８０５は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッターボタン及び絞りと共に撮影光学系を構成する。また、レンズの後方には、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）等の撮像素子が設けられている。
鏡胴８０６は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ８０５を手前に移動させる。また、携帯時は、レンズ８０５を沈銅させてコンパクトにする。なお、本実施例においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体８０７内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。
ファインダ接眼窓８１１は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。
操作ボタン８１３は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。
実施の形態１で得られる光電変換素子を、図１９（Ａ）及び図１９（Ｂ）に示すカメラに組み込むと、光電変換素子が光の有無及び強さを感知することができ、これによりカメラの露出調整等を行うことができる。
また実施の形態１で得られる光電変換素子はその他の電子機器、例えばプロジェクションテレビ、ナビゲーションシステム等に応用することが可能である。すなわち光を検出する必要のあるものであればいかなるものにも用いることが可能である。
本発明の光電変換素子の作製工程を示す断面図。 従来の光電変換素子の作製工程を示す断面図。 本発明の光電変換素子の作製工程を示す断面図。 本発明の光電変換素子の作製工程を示す断面図。 本発明の光電変換素子の作製工程を示す断面図。 本発明の光電変換素子の作製工程を示す断面図。 本発明の光電変換素子の作製工程を示す断面図。 本発明の光電変換素子の作製工程を示す断面図。 本発明の光電変換素子の作製工程を示す断面図。 本発明の光電変換素子の回路図。 本発明の光電変換素子の回路図。 本発明の光電変換素子の回路図。 本発明の光電変換素子の上面図。 本発明の光電変換素子の上面図。 本発明の半導体装置を実装した装置を示す図。 本発明の半導体装置を実装した装置を示す図。 本発明の半導体装置を実装した装置を示す図。 本発明の半導体装置を実装した装置を示す図。 本発明の半導体装置を実装した装置を示す図。 本発明の光電変換素子の作製工程を示す断面図。 本発明の光電変換素子の作製工程を示す断面図。 本発明の光電変換素子の作製工程を示す断面図。 本発明の光電変換素子の作製工程を示す断面図。
符号の説明
１０１ フォトダイオード
１０４ ＴＦＴ
１０５ ＴＦＴ
１０５ｉ ＴＦＴ
１１１ カレントミラー回路
１１８ 回路
１１８ｉ 回路
１１９ 端子
１１９ｉ 端子
１２０ 端子
１２０ｉ 端子
１２１ 端子
１２１ｉ 端子
１２５ 層間絶縁膜
１３１ カレントミラー回路
１３４ ＴＦＴ
１３５ ＴＦＴ
１４４ 配線
１４５ 配線
２０１ 基板
２０２ 絶縁膜
２０５ ゲート絶縁膜
２０６ 層間絶縁膜
２１１ ＴＦＴ
２１２ 島状半導体膜
２１３ ゲート電極
２１３ａ 下層ゲート電極
２１３ｂ 上層ゲート電極
２１４ ゲート配線
２１５ ソース電極
２１６ ドレイン電極
２２１ 電極
２２１ｉ 電極
２２２ 電極
２２３ 電極
２２５ 光電変換層
２２５ｉ ｉ型半導体層
２２５ｎ ｎ型半導体層
２２５ｐ ｐ型半導体層
２２７ 保護膜
２２８ 層間絶縁膜
２３１ 電極
２３２ 電極
２３５ 層間絶縁膜
２４１ 電極
２４２ 電極
２４３ 電極
２４４ 電極
２６１ 空隙
２６５ 開口部
２７１ 固着層
２７１ａ 層
２７１ｂ 層
２７１ｃ 層
２８１ プリント基板
２８２ 電極
２８３ 電極
２８５ 導電性材料
２８６ 導電性材料
７０１ 本体（Ａ）
７０２ 本体（Ｂ）
７０３ 筐体
７０４ 操作キー
７０５ 音声入力部
７０６ 音声出力部
７０７ 回路基板
７０８ 表示パネル（Ａ）
７０９ 表示パネル（Ｂ）
７１０ 蝶番
７１１ 透光性材料部
７１２ 光電変換素子
７２１ 本体
７２２ 筐体
７２３ 表示パネル
７２４ 操作キー
７２５ 音声出力部
７２６ 音声入力部
７２７ 光電変換素子
７２８ 光電変換素子
７３１ 本体
７３２ 筐体
７３３ 表示部
７３４ キーボード
７３５ 外部接続ポート
７３６ ポインティングデバイス
７４１ 筐体
７４２ 支持台
７４３ 表示部
７５１ａ 基板
７５１ｂ 基板
７５２ 液晶層
７５３ バックライト
７５４ 光電変換素子形成領域
７５５ａ 偏光フィルタ
７５５ｂ 偏光フィルタ
７６１ 筐体
７６２ 液晶パネル
８０１ リリースボタン
８０２ メインスイッチ
８０３ ファインダ窓
８０４ フラッシュ
８０５ レンズ
８０６ 鏡胴
８０７ 筺体
８１１ ファインダ接眼窓
８１２ モニタ
８１３ 操作ボタン
１６０１ 基板
１６０２ 透光性電極
１６０３ 光電変換層
１６０４ａ 光反射性電極
１６０４ｂ 光反射性電極
１６０５ 開口部
１６０６ 開口部
１６０７ 開口部
１６１０ 基板
１６１１ 光反射性電極
１６１２ 光電変換層
１６１３ 透光性電極
１６１４ 絶縁層
１６１５ 絶縁層
１６１６ 絶縁層
１６１７ 外部接続端子
１６１８ 外部接続端子
１６１９ 透光性電極
１８００ 配線基板
１８５０ 配線
１８５１ 導電性粒子
１８５２ 樹脂
１８５３ 導電性材料

Claims (7)

  1. 第１の基板上に、
    光電変換層と、前記光電変換層の出力電流を増幅する、少なくとも２つの薄膜トランジスタからなる増幅回路と、
    前記光電変換層及び前記増幅回路上の第１の層間絶縁膜と、
    前記第１の層間絶縁膜に設けられた第１の開口部を介して前記光電変換層に電気的に接続された、前記第１の層間絶縁膜上の第１の電極と、
    前記第１の層間絶縁膜及び前記第１の電極上の第２の層間絶縁膜と、
    前記第２の層間絶縁膜に設けられた第２の開口部を介して前記第１の電極に電気的に接続された、前記第２の層間絶縁膜上の第２の電極と、
    前記第２の電極上の、半田と合金を形成することができる金属を含む固着層と、を有し、
    第２の基板上に、
    第３の電極を有し、
    前記固着層は、前記第１の層間絶縁膜と前記第２の層間絶縁膜の側面を覆って設けられ、
    前記第３の電極は、前記半田を介して前記固着層と固着され、
    前記半田は、前記固着層の前記第１の層間絶縁膜と前記第２の層間絶縁膜の側面を覆う領域に接して設けられていることを特徴とする半導体装置。
  2. 請求項１において、
    前記第１の電極は前記光電変換層の全体又は一部と重なるように設けられていることを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    前記固着層は、前記第１の基板の側面の一部を覆って設けられ、
    前記半田は、前記固着層の前記第１の基板の側面の一部を覆う領域に接して設けられていることを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記固着層は、ニッケル（Ｎｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、パラジウム（Ｐｄ）、銀（Ａｇ）、スズ（Ｓｎ）、白金（Ｐｔ）、金（Ａｕ）のうちの１つを少なくとも含むことを特徴とする半導体装置。
  5. 請求項１乃至請求項３のいずれか一において、
    前記第２の電極は、ニッケルペーストを用いて形成された電極であり、
    前記固着層は、チタン層、ニッケル層、金層を順に積層した積層膜であり、
    前記チタン層は、前記第１の電極と接しており、前記ニッケル層及び前記金層は、前記半田と合金を形成していることを特徴とする半導体装置。
  6. 請求項１乃至請求項３のいずれか一において、
    前記第２の電極は、ニッケルペーストを用いて形成された電極であり、
    前記固着層は、ニッケル層、金層を順に積層した積層膜であり、
    前記ニッケル層は、前記第１の電極と接しており、前記ニッケル層及び前記金層は、前記半田と合金を形成していることを特徴とする半導体装置。
  7. 請求項１乃至請求項３のいずれか一において、
    前記第２の電極上に銅ペーストを用いて形成された電極を有し、
    前記銅を含む電極上に前記固着層を有し、
    前記固着層は、銅を含むことを特徴とする半導体装置。
JP2008072770A 2007-04-18 2008-03-21 半導体装置 Expired - Fee Related JP5355915B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008072770A JP5355915B2 (ja) 2007-04-18 2008-03-21 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007108795 2007-04-18
JP2007108795 2007-04-18
JP2008072770A JP5355915B2 (ja) 2007-04-18 2008-03-21 半導体装置

Publications (3)

Publication Number Publication Date
JP2008288562A JP2008288562A (ja) 2008-11-27
JP2008288562A5 JP2008288562A5 (ja) 2011-03-31
JP5355915B2 true JP5355915B2 (ja) 2013-11-27

Family

ID=40035104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008072770A Expired - Fee Related JP5355915B2 (ja) 2007-04-18 2008-03-21 半導体装置

Country Status (4)

Country Link
US (1) US7679091B2 (ja)
JP (1) JP5355915B2 (ja)
KR (1) KR101423055B1 (ja)
CN (1) CN101290940B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9095066B2 (en) * 2008-06-18 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Printed board
US9048788B2 (en) * 2011-05-13 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a photoelectric conversion portion
US10861816B2 (en) 2018-10-18 2020-12-08 Toyota Motor Engineering & Manufacturing North America, Inc. Electronic assemblies having a mesh bond material and methods of forming thereof
CN112649711B (zh) * 2019-10-12 2022-04-15 成都辰显光电有限公司 微发光二极管的检测装置及方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3347804B2 (ja) * 1993-03-22 2002-11-20 株式会社半導体エネルギー研究所 半導体回路の作製方法
JPH0767152B2 (ja) * 1993-03-25 1995-07-19 日本電気株式会社 イメージセンサとその駆動方法
JPH1051033A (ja) 1996-07-30 1998-02-20 Showa Denko Kk 半導体受発光素子
JPH11191640A (ja) 1997-12-26 1999-07-13 Showa Denko Kk 半導体受発光素子用の電極
JPH11307756A (ja) * 1998-02-20 1999-11-05 Canon Inc 光電変換装置および放射線読取装置
US6401183B1 (en) * 1999-04-01 2002-06-04 Flash Vos, Inc. System and method for operating system independent storage management
JP5110748B2 (ja) 2000-06-06 2012-12-26 株式会社半導体エネルギー研究所 表示装置
US6995753B2 (en) 2000-06-06 2006-02-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
DE10392377T5 (de) * 2002-03-12 2005-05-12 FAIRCHILD SEMICONDUCTOR CORP. (n.d.Ges.d. Staates Delaware) Auf Waferniveau beschichtete stiftartige Kontakthöcker aus Kupfer
GB0216075D0 (en) * 2002-07-11 2002-08-21 Qinetiq Ltd Photodetector circuits
JP4283087B2 (ja) 2002-10-30 2009-06-24 株式会社半導体エネルギー研究所 光電変換素子
EP1523043B1 (en) * 2003-10-06 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Optical sensor and method for manufacturing the same
JP4481135B2 (ja) * 2003-10-06 2010-06-16 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
CN100477240C (zh) * 2003-10-06 2009-04-08 株式会社半导体能源研究所 半导体器件以及制造该器件的方法
JP4827396B2 (ja) * 2003-10-06 2011-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1542272B1 (en) 2003-10-06 2016-07-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7691686B2 (en) 2004-05-21 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2006032753A (ja) * 2004-07-20 2006-02-02 Sony Corp 半導体装置および半導体装置の製造方法
US7492028B2 (en) 2005-02-18 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method of the same, and a semiconductor device
JP4809715B2 (ja) * 2005-05-20 2011-11-09 株式会社半導体エネルギー研究所 光電変換装置及びその作製方法、並びに半導体装置
EP1724844A2 (en) * 2005-05-20 2006-11-22 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device, manufacturing method thereof and semiconductor device
JP2007081001A (ja) * 2005-09-13 2007-03-29 Matsushita Electric Ind Co Ltd 電子部品

Also Published As

Publication number Publication date
CN101290940B (zh) 2011-08-31
KR101423055B1 (ko) 2014-07-25
US7679091B2 (en) 2010-03-16
US20080308851A1 (en) 2008-12-18
CN101290940A (zh) 2008-10-22
KR20080093867A (ko) 2008-10-22
JP2008288562A (ja) 2008-11-27

Similar Documents

Publication Publication Date Title
TWI444600B (zh) 光電轉換裝置及提供該光電轉換裝置的電子裝置
TWI437214B (zh) 光電轉換裝置及具有光電轉換裝置之電子裝置
TWI423431B (zh) 光電轉換裝置和其製造方法
US7772667B2 (en) Photoelectric conversion device and semiconductor device
KR101227022B1 (ko) 광전 변환 장치 및 그 제작 방법과, 반도체 장치
TWI453565B (zh) 光電轉換裝置及具有該光電轉換裝置之電子裝置
JP5844858B2 (ja) 半導体装置の作製方法、及び、半導体装置
KR101369863B1 (ko) 반도체장치 및 전자기기
JP4809715B2 (ja) 光電変換装置及びその作製方法、並びに半導体装置
US8592936B2 (en) Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device
KR20070106459A (ko) 반도체 장치
JP2008270757A (ja) 半導体装置
JP5355915B2 (ja) 半導体装置
JP4532418B2 (ja) 光センサ及びその作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130828

R150 Certificate of patent or registration of utility model

Ref document number: 5355915

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees