JP2006032753A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2006032753A
JP2006032753A JP2004211143A JP2004211143A JP2006032753A JP 2006032753 A JP2006032753 A JP 2006032753A JP 2004211143 A JP2004211143 A JP 2004211143A JP 2004211143 A JP2004211143 A JP 2004211143A JP 2006032753 A JP2006032753 A JP 2006032753A
Authority
JP
Japan
Prior art keywords
insulating film
optical element
film
semiconductor device
sacrificial film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004211143A
Other languages
English (en)
Inventor
Masaki Hatano
正喜 波多野
Hiroshi Asami
浅見　　博
Yuji Nishitani
祐司 西谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004211143A priority Critical patent/JP2006032753A/ja
Publication of JP2006032753A publication Critical patent/JP2006032753A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】デバイス、光学素子の所望の領域に犠牲膜を設け、絶縁膜を形成した後に犠牲膜を除去することで、高周波デバイスにおいては高周波特性の劣化を抑制することを可能とし、光学素子においては光損失の低減を実現した。
【解決手段】基板（インターポーザ基板１１）にデバイス２１、光学素子３１を実装する工程と、デバイス２１、光学素子３１上の所望の領域に犠牲膜４１を形成する工程と、犠牲膜４１とともにデバイス２１、光学素子３１を被覆する絶縁膜１６を形成する工程と、犠牲膜４１上の絶縁膜１６に開口部１７を形成する工程と、開口部１７より犠牲膜４１を除去する工程とを備えた半導体装置の製造方法であり、この製造方法により形成される半導体装置１である。
【選択図】図１

Description

本発明は、基板に実装された中空配線を有するデバイスを、中空配線の機能を損なうことなく絶縁膜で被覆することが容易な半導体装置および半導体装置の製造方法に関するものである。
図５に示すように、複数のチップ、例えば高周波デバイス１２１と光学素子１３１とが基板（インターポーザ基板）１１１上に実装され、高周波デバイス１２１、光学素子１３１等は絶縁膜１１３、１１６により被覆されている（例えば、特許文献１参照）。
一方、高周波デバイス１２１では、信号応答速度の高速化が要求されており、高周波デバイス１２１上に形成される配線は中空配線１２２で形成されることが求められている。また、光学素子１３１を直接絶縁膜１１６で被覆すると、光学特性が劣化することがあり、光学素子１３１上に空間を設けることが必要になる場合がある。
しかしながら、高周波デバイス１２１、光学素子１３１上に直接、絶縁膜１１６を被覆したのでは、光学素子１３１上に空間を形成することは困難であり、また、高周波デバイス１２１上の中空配線１２２には、中空配線１２２の中空領域に上記絶縁膜１１６が埋め込まれ、中空配線の機能を果たさなくなるという問題が生じる。
特開平５−３６８４１号公報
解決しようとする問題点は、基板に実装されたデバイスや光学素子を直接的に絶縁膜で被覆したのでは、デバイスに形成される中空配線を機能させることができない点であり、また光学素子は光学特性の劣化を引き起こす点である。
本発明の半導体装置は、中空配線を有するデバイスを実装した基板に、前記デバイス上を被覆する絶縁膜を形成した半導体装置であって、前記デバイスの中空配線上の前記絶縁膜に開口部が設けられていて、前記中空配線の少なくとも中空領域に形成しておいた犠牲膜を前記開口部より除去することで前記中空配線の中空領域が形成されていることを最も主要な特徴とする。
本発明の半導体装置は、光学素子を実装した基板に、前記光学素子上を被覆する絶縁膜を形成した半導体装置であって、前記光学素子上の前記絶縁膜に開口部が設けられていて、前記光学素子上に形成しておいた犠牲膜を前記開口部より除去することで前記光学素子上に空間が形成されていることを最も主要な特徴とする。
本発明の半導体装置の製造方法は、基板に中空配線を有するデバイスを実装する工程と、前記デバイスの中空配線とともに該中空配線の中空領域も充填して被覆する犠牲膜を形成する工程と、前記犠牲膜とともに前記デバイスを被覆する絶縁膜を形成する工程と、前記犠牲膜上の前記絶縁膜に開口部を形成する工程と、前記開口部より前記犠牲膜を前記絶縁膜に対して選択的に除去する工程とを備えたことを最も主要な特徴とする。
本発明の半導体装置の製造方法は、基板に光学素子を実装する工程と、前記光学素子上の所望の領域に犠牲膜を形成する工程と、前記犠牲膜とともに前記光学素子を被覆する絶縁膜を形成する工程と、前記犠牲膜上の前記絶縁膜に開口部を形成する工程と、前記開口部より前記犠牲膜を前記絶縁膜に対して選択的に除去する工程とを備えたことを最も主要な特徴とする。
本発明の半導体装置は、デバイスの中空配線上の絶縁膜に開口部が設けられていて、中空配線の少なくとも中空領域に形成しておいた犠牲膜を開口部より除去することで中空配線の中空領域が形成されているため、中空配線を機能させることができるので、中空配線の特性劣化、特に信号伝達速度の劣化を抑制することができ、高速応答が可能になるという利点がある。また、光学素子上の絶縁膜に開口部が設けられていて、光学素子上に形成しておいた犠牲膜を開口部より除去することで前記光学素子上に空間が形成されている半導体装置では、光学素子上に空間が形成できるため、光損失の低減が図れるので、光学特性の向上が図れるという利点がある。
本発明の半導体装置の製造方法は、デバイスの中空配線とともに該中空配線の中空領域も充填して被覆する犠牲膜を形成し、この犠牲膜とともにデバイスを被覆する絶縁膜を形成した後、犠牲膜上の絶縁膜に形成した開口部より犠牲膜を除去するため、デバイスを被覆する絶縁膜を形成した状態で中空配線の中空領域を確保することができるので、中空配線の特性劣化、特に信号伝達速度の劣化を抑制することができ、高速応答が可能になるという利点がある。また、光学素子を実装した半導体装置では、光学素子上の所望の領域に犠牲膜を形成し、この犠牲膜とともに光学素子を被覆する絶縁膜を形成した後、犠牲膜上の絶縁膜に形成した開口部より犠牲膜を除去するため、光学素子を被覆する絶縁膜を形成した状態で光学素子上に空間を確保することができるので、光損失の低減が図れ、光学特性の向上が図れるという利点がある。
高周波特性の劣化を抑制する目的を、中空配線の中空領域に犠牲膜を設け、その後その犠牲膜を除去することで、中空配線を機能させることを実現した。また、光損失を抑制する目的を、光学素子上に犠牲膜を設け、その後その犠牲膜を除去することで、光損失の低減を実現した。
本発明の半導体装置および半導体装置の製造方法に係る第１実施例を、図１の製造工程断面図によって説明する。
図１（１）に示すように、インターポーザ基板１１にデバイス２１と光学素子３１とを実装する。上記デバイス２１は、例えば高周波デバイスからなり、ドライバ回路、増幅回路等の集積回路が形成されている。また、上記デバイス２１には中空配線２２が備えられている。一方、上記光学素子３１は、例えばレーザダイオード、フォトダイオード等の発光素子、もしくは受光素子からなる。
さらに、上記インターポーザ基板１１上に、上記デバイス２１および光学素子３１を埋め込む絶縁膜１３を形成する。その際、絶縁膜１３には、インターポーザ基板１１の電極、配線等に接続されるコンタクト部１４を形成する。
次に、デバイス２１に形成されている中空配線２２や光学素子３１の空気中に露出させたい領域に犠牲膜４１を形成する。ここでは、一例として、上記中空配線２２を被覆するように犠牲膜４１を形成する。その際、例えば中空配線２２の中空領域（図示せず）に上記犠牲膜４１が充填されるようにしてもよい。上記犠牲膜４１には、加熱することで昇華する性質を有する熱昇華性樹脂を用いる。その成膜膜方法としては、非感光性樹脂であれば印刷法を用いることができ、感光性樹脂であればフォトレジストと同様に、露光、現像工程を経て形成する方法を採用することができる。上記熱昇華性樹脂は、例えば、低酸素濃度雰囲気では２００℃前後の耐熱性があり、大気雰囲気では２００℃前後で昇華性を有するというものであり、ある一定の環境下では昇華性を発揮せず、その環境を越えると昇華性を発揮する特性を有することが重要である。
次いで図１（２）に示すように、インターポーザ基板１１上に形成された絶縁膜１３上に必要な配線１５を形成する。さらに、絶縁膜１３上に、上記犠牲膜４１とともに上記デバイス２１を被覆する絶縁膜１６を形成する。この絶縁膜１６は上記光学素子３１上にも形成されている。次いで、通常のリソグラフィー技術およびエッチング技術当を用いて、犠牲膜４１のほぼ全域上の上記絶縁膜１６に開口部１７を形成する。それとともに、上記配線１５に達する接続孔を形成し、その接続孔内に上記配線１５に接続する電極１８を形成する。さらに、上記電極１８上にはんだボールバンプ１９を形成する。このように、ビルドアップ方式でチップ間配線や外部接続端子形成のための配線層の形成を行う。配線層の形成方法としては、絶縁膜は感光性絶縁樹脂をスピンコートした後にフォトプロセスで接続孔等の開口を形成し、配線はセミアディティブ法で形成する。
次いで図１（３）に示すように、加熱処理を行い、上記開口部１７より犠牲膜４１〔前記図１（２）参照〕を昇華させて除去する。このように、犠牲膜４１が昇華して除去されることから、中空配線２２にはストレスが係ることは無く、そのため、断線を起こすこともなく、上記犠牲膜４１を絶縁膜１３、１６等に対して選択的に除去することができる。また、犠牲膜４１が中空配線２２の中空領域に入り込んで形成されていても、犠牲膜４１は、昇華により除去されることから、中空領域に犠牲膜４１が残ることなく、除去される。これによって、デバイス２１の中空配線２２は、中空領域が確保されるので中空配線としての機能を発揮することができる。
上記半導体装置の製造方法では、上記絶縁膜１３、１６は上記犠牲膜４１を昇華させる温度に対して耐熱性を有する絶縁膜で形成することが求められる。通常は、無機絶縁膜を用いることから、十分な耐熱性が確保される。また、低誘電率有機絶縁膜で形成されるとしても、例えばポリアリールエーテルのような樹脂では耐熱温度が４００℃程度あるため、十分な耐熱性が確保される。
上記半導体装置の製造方法では、デバイス２１の中空配線２２とともにこの中空配線２２の中空領域も充填して被覆する犠牲膜４１を形成し、この犠牲膜４１とともにデバイス２１を被覆する絶縁膜１６を形成した後、犠牲膜４１上の絶縁膜１６に形成した開口部１７より犠牲膜４１を除去するため、デバイス２１を被覆する絶縁膜１６を形成した状態で中空配線２２の中空領域を確保することができるので、中空配線２２の特性劣化、特に信号伝達速度の劣化を抑制することができ、高速応答が可能になるという利点がある。
また、上記製造方法により本発明の半導体装置を構成することができる。すなわち、前記図１（３）に示すように、本発明の半導体装置１は、中空配線２２を有するデバイス２１を実装したインターポーザ基板１１に、デバイス２１上を被覆する絶縁膜１６を形成した半導体装置であって、上記デバイス２１の中空配線２２上の絶縁膜１６に開口部１７が設けられていて、上記中空配線２２の少なくとも中空領域（図示せず）に形成しておいた犠牲膜４１を開口部１７より除去することで中空配線２２の中空領域が形成されているものである。したがって、本発明の半導体装置は、デバイス２１の中空配線２２が露出された状態に形成されることから、単体パッケージにおける中空実装と同様に、高周波特性の劣化のない半導体装置１となることができる。
次に、本発明の半導体装置および半導体装置の製造方法に係る第２実施例として、上記第１実施例の変形例を、図２の製造工程断面図によって説明する。図面では、インターポーザ基板１１に実装されたデバイス２１に着目して説明する。
図２（１）に示すように、前記第１実施例と同様にして、インターポーザ基板１１にデバイス２１と光学素子（図示せず）とを実装する。上記デバイス２１は、例えば高周波デバイスからなり、ドライバ回路、増幅回路等の集積回路が形成されている。また、上記デバイス２１には中空配線２２が備えられている。一方、上記光学素子は、例えばレーザダイオード、フォトダイオード等の発光素子、もしくは受光素子からなる。
さらに、上記インターポーザ基板１１上に、上記デバイス２１および光学素子を埋め込む絶縁膜１３を形成する。その際、絶縁膜１３には、インターポーザ基板１１の電極、配線等に接続されるコンタクト部１４を形成する。
次に、デバイス２１に形成されている中空配線２２や光学素子３１の空気中に露出させたい領域に犠牲膜４１を形成する。ここでは、一例として、上記中空配線２２を被覆するように犠牲膜４１を形成する。その際、例えば中空配線２２の中空領域（図示せず）に上記犠牲膜４１が充填されるようにしてもよい。上記犠牲膜４１には、加熱することで昇華する性質を有する熱昇華性樹脂を用いる。その成膜膜方法としては、非感光性樹脂であれば印刷法を用いることができ、感光性樹脂であればフォトレジストと同様に、露光、現像工程を経て形成する方法を採用することができる。上記熱昇華性樹脂は、例えば、低酸素濃度雰囲気では２００℃前後の耐熱性があり、大気雰囲気では２００℃前後で昇華性を有するというものであり、ある一定の環境下では昇華性を発揮せず、その環境を越えると昇華性を発揮する特性を有することが重要である。
次いで図２（２）に示すように、インターポーザ基板１１上に形成された絶縁膜１３上に必要な配線１５を形成する。さらに、絶縁膜１３上に、上記犠牲膜４１とともに上記デバイス２１を被覆する絶縁膜１６を形成する。この絶縁膜１６は上記光学素子３１上にも形成されている。次いで、通常のリソグラフィー技術およびエッチング技術当を用いて、犠牲膜４１の一部上の上記絶縁膜１６に開口部（例えば、貫通孔）５７を形成する。この開口部５７は、一箇所であっても複数箇所であってもよい。それとともに、上記配線１５に達する接続孔を形成し、その接続孔内に上記配線１５に接続する電極１８を形成する。さらに、上記電極１８上にはんだボールバンプ１９を形成する。このように、ビルドアップ方式でチップ間配線や外部接続端子形成のための配線層の形成を行う。配線層の形成方法としては、絶縁膜は感光性絶縁樹脂をスピンコートした後にフォトプロセスで接続孔等の開口を形成し、配線はセミアディティブ法で形成する。
次いで図２（３）に示すように、加熱処理を行い、上記開口部５７より犠牲膜４１〔前記図２（２）参照〕を昇華させて除去する。このように、犠牲膜４１が昇華して除去されることから、中空配線２２にはストレスがかかることは無く、そのため、断線を起こすこともなく、上記犠牲膜４１を絶縁膜１３、１６等に対して選択的に除去することができる。また、犠牲膜４１が中空配線２２の中空領域に入り込んで形成されていても、犠牲膜４１は、昇華により除去されることから、中空領域に犠牲膜４１が残ることなく、除去される。これによって、デバイス２１の中空配線２２周囲は空間５８が形成され、中空領域が確保されるので中空配線２２としての機能を発揮することができる。
上記半導体装置の製造方法では、上記絶縁膜１３、１６は上記犠牲膜４１を昇華させる温度に対して耐熱性を有する絶縁膜で形成することが求められる。通常は、無機絶縁膜を用いることから、十分な耐熱性が確保される。また、低誘電率有機絶縁膜で形成されるとしても、例えばポリアリールエーテルのような樹脂では耐熱温度が４００℃程度あるため、十分な耐熱性が確保される。
次に、本発明の半導体装置および半導体装置の製造方法に係る第３実施例を、図３の製造工程断面図によって説明する。この第３実施例では、インターポーザ基板に光学素子３１を実装し、この光学素子３１の所望の領域に空間を形成することを目的としている。
図３（１）に示すように、インターポーザ基板１１にデバイス（図示せず）と光学素子３１とを実装する。上記光学素子３１は、例えばレーザダイオード、フォトダイオード等の発光素子、もしくは受光素子からなる。上記デバイスは、例えば高周波デバイスからなり、ドライバ回路、増幅回路等の集積回路が形成されている。
さらに、上記インターポーザ基板１１上に、上記デバイスおよび光学素子３１を埋め込む絶縁膜１３を形成する。その際、絶縁膜１３には、インターポーザ基板１１の電極、配線等に接続されるコンタクト部１４を形成する。
次に、上記デバイスや光学素子３１の空気中に露出させたい領域に犠牲膜４１を形成する。ここでは、一例として、上記光学素子３１上を被覆するように犠牲膜４１を形成する。上記犠牲膜４１には、加熱することで昇華する性質を有する熱昇華性樹脂を用いる。その成膜膜方法としては、非感光性樹脂であれば印刷法を用いることができ、感光性樹脂であればフォトレジストと同様に、露光、現像工程を経て形成する方法を採用することができる。上記熱昇華性樹脂は、例えば、低酸素濃度雰囲気では２００℃前後の耐熱性があり、大気雰囲気では２００℃前後で昇華性を有するというものであり、ある一定の環境下では昇華性を発揮せず、その環境を越えると昇華性を発揮する特性を有することが重要である。
次いで図３（２）に示すように、インターポーザ基板１１上に形成された絶縁膜１３上に必要な配線１５を形成する。さらに、絶縁膜１３上に、上記犠牲膜４１とともに上記光学素子３１を被覆する絶縁膜１６を形成する。この絶縁膜１６は上記デバイス上にも形成されている。次いで、通常のリソグラフィー技術およびエッチング技術当を用いて、犠牲膜４１のほぼ全域上の上記絶縁膜１６に開口部１７を形成する。それとともに、上記配線１５に達する接続孔を形成し、その接続孔内に上記配線１５に接続する電極１８を形成する。さらに、上記電極１８上にはんだボールバンプ１９を形成する。このように、ビルドアップ方式でチップ間配線や外部接続端子形成のための配線層の形成を行う。配線層の形成方法としては、絶縁膜は感光性絶縁樹脂をスピンコートした後にフォトプロセスで接続孔等の開口を形成し、配線はセミアディティブ法で形成する。
次いで図３（３）に示すように、加熱処理を行い、上記開口部１７より犠牲膜４１〔前記図３（２）参照〕を昇華させて除去する。このように、犠牲膜４１が昇華して除去されることから、光学素子３１にはストレスがかかることは無く、上記犠牲膜４１を絶縁膜１３、１６等に対して選択的に除去することができる。これによって、光学素子３１上に空間３３が確保される。
上記半導体装置の製造方法では、上記絶縁膜１３、１６は上記犠牲膜４１を昇華させる温度に対して耐熱性を有する絶縁膜で形成することが求められる。通常は、無機絶縁膜を用いることから、十分な耐熱性が確保される。また、低誘電率有機絶縁膜で形成されるとしても、例えばポリアリールエーテルのような樹脂では耐熱温度が４００℃程度あるため、十分な耐熱性が確保される。
上記半導体装置の製造方法では、光学素子３１上の所望の領域に犠牲膜４１を形成し、この犠牲膜４１とともに光学素子３１を被覆する絶縁膜１６を形成した後、犠牲膜４１上の絶縁膜１６に形成した開口部１７より犠牲膜４１を除去するため、光学素子３１を被覆する絶縁膜１６を形成した状態で光学素子３１上に空間３３を確保することができるので、光損失の低減が図れ、光学特性の向上が図れるという利点がある。
また、上記製造方法により本発明の半導体装置を構成することができる。すなわち、前記図３（３）に示すように、本発明の半導体装置３は、光学素子３１を実装したインターポーザ基板１１に、上記光学素子３１上を被覆する絶縁膜１６を形成した半導体装置であって、光学素子３１上の絶縁膜１６に開口部１７が設けられていて、光学素子３１上に形成しておいた犠牲膜４１を上記開口部１７より除去することで光学素子３１上に空間３３が形成されているものである。したがって、本発明の半導体装置３は、光学素子３１が露出された状態に形成されることから、単体パッケージにおける光学素子の実装と同様に、高周波特性の劣化のない半導体装置１となることができる。
次に、本発明の半導体装置および半導体装置の製造方法に係る第４実施例として、上記第３実施例の変形例を、図４の製造工程断面図によって説明する。図面では、インターポーザ基板１１に実装された光学素子３１に着目して説明する。
図４（１）に示すように、前記第１実施例と同様にして、インターポーザ基板１１にデバイス（図示せず）と光学素子３１とを実装する。上記デバイスは、例えば高周波デバイスからなり、ドライバ回路、増幅回路等の集積回路が形成されている。また、上記デバイス２１には中空配線２２が備えられている。一方、上記光学素子３１は、例えばレーザダイオード、フォトダイオード等の発光素子、もしくは受光素子からなる。
さらに、上記インターポーザ基板１１上に、上記デバイスおよび光学素子３１を埋め込む絶縁膜１３を形成する。その際、絶縁膜１３には、インターポーザ基板１１の電極、配線等に接続されるコンタクト部１４を形成する。
次に、デバイスや光学素子３１の空気中に露出させたい領域に犠牲膜４１を形成する。ここでは、一例として、上記光学素子３１を被覆するように犠牲膜４１を形成する。上記犠牲膜４１には、加熱することで昇華する性質を有する熱昇華性樹脂を用いる。その成膜膜方法としては、非感光性樹脂であれば印刷法を用いることができ、感光性樹脂であればフォトレジストと同様に、露光、現像工程を経て形成する方法を採用することができる。上記熱昇華性樹脂は、例えば、低酸素濃度雰囲気では２００℃前後の耐熱性があり、大気雰囲気では２００℃前後で昇華性を有するというものであり、ある一定の環境下では昇華性を発揮せず、その環境を越えると昇華性を発揮する特性を有することが重要である。
次いで図４（２）に示すように、インターポーザ基板１１上に形成された絶縁膜１３上に必要な配線１５を形成する。さらに、絶縁膜１３上に、上記犠牲膜４１とともに上記光学素子３１を被覆する絶縁膜１６を形成する。この絶縁膜１６は上記デバイス上にも形成されている。次いで、通常のリソグラフィー技術およびエッチング技術当を用いて、犠牲膜４１の一部上の上記絶縁膜１６に開口部（例えば、貫通孔）５７を形成する。この開口部５７は、一箇所であっても複数箇所であってもよい。それとともに、上記配線１５に達する接続孔を形成し、その接続孔内に上記配線１５に接続する電極１８を形成する。さらに、上記電極１８上にはんだボールバンプ１９を形成する。このように、ビルドアップ方式でチップ間配線や外部接続端子形成のための配線層の形成を行う。配線層の形成方法としては、絶縁膜は感光性絶縁樹脂をスピンコートした後にフォトプロセスで接続孔等の開口を形成し、配線はセミアディティブ法で形成する。
次いで図４（３）に示すように、加熱処理を行い、上記開口部５７より犠牲膜４１を昇華させて除去する。このように、犠牲膜４１が昇華して除去されることから、光学素子３１にはストレスがかかることは無く、上記犠牲膜４１を絶縁膜１３、１６等に対して選択的に除去することができる。これによって、光学素子３１周囲は空間５８が形成され、光損失を低減することができる。
上記半導体装置の製造方法では、上記絶縁膜１３、１６は上記犠牲膜４１を昇華させる温度に対して耐熱性を有する絶縁膜で形成することが求められる。通常は、無機絶縁膜を用いることから、十分な耐熱性が確保される。また、低誘電率有機絶縁膜で形成されるとしても、例えばポリアリールエーテルのような樹脂では耐熱温度が４００℃程度あるため、十分な耐熱性が確保される。
上記半導体装置および半導体装置の製造方法に係る第１、２実施例のデバイス２１（例えば高周波デバイス）と第３、４実施例の光学素子３１とを、同一基板上に形成することも可能である。この場合、光学素子および高周波デバイスを被覆する絶縁膜は共通となる。
本発明の半導体装置および半導体装置の製造方法は、分割チップ型半導体集積回路（マルチチップモジュール）という用途に適用するのに好適であり、特に、光学素子チップ（フォトダイオードやレーザダイオード）や中空配線を有する高周波デバイス（ドライバー集積回路や増幅集積回路等）を含むいわゆるマルチチップモジュールに適用できる。
本発明の半導体装置の製造方法および半導体装置に係る第１実施例を示した製造工程断面図である。 本発明の半導体装置の製造方法および半導体装置に係る第２実施例を示した製造工程断面図である。 本発明の半導体装置の製造方法および半導体装置に係る第３実施例を示した製造工程断面図である。 本発明の半導体装置の製造方法および半導体装置に係る第４実施例を示した製造工程断面図である。 従来の半導体装置に係る一例を示した概略構成断面図である。
符号の説明
１…半導体装置、１１…インターポーザ基板、１６…絶縁膜、１７…開口部、２１…デバイス、３１…光学素子、４１…犠牲膜４１

Claims (13)

  1. 中空配線を有するデバイスを実装した基板に、前記デバイス上を被覆する絶縁膜を形成した半導体装置であって、
    前記デバイスの中空配線上の前記絶縁膜に開口部が設けられていて、
    前記中空配線の少なくとも中空領域に形成しておいた犠牲膜を前記開口部より除去することで前記中空配線の中空領域が形成されている
    ことを特徴とする半導体装置。
  2. 光学素子を実装した基板に、前記光学素子上を被覆する絶縁膜を形成した半導体装置であって、
    前記光学素子上の前記絶縁膜に開口部が設けられていて、
    前記光学素子上に形成しておいた犠牲膜を前記開口部より除去することで前記光学素子上に空間が形成されている
    ことを特徴とする半導体装置。
  3. 前記基板に光学素子が実装され、
    前記光学素子上の前記絶縁膜に開口部が設けられていて、
    前記光学素子上に形成しておいた犠牲膜を前記開口部より除去することで前記光学素子上に空間が形成されている
    ことを特徴とする請求項１記載の半導体装置。
  4. 基板に中空配線を有するデバイスを実装する工程と、
    前記デバイスの中空配線とともに該中空配線の中空領域も充填して被覆する犠牲膜を形成する工程と、
    前記犠牲膜とともに前記デバイスを被覆する絶縁膜を形成する工程と、
    前記犠牲膜上の前記絶縁膜に開口部を形成する工程と、
    前記開口部より前記犠牲膜を前記絶縁膜に対して選択的に除去する工程と
    を備えたことを特徴とする半導体装置の製造方法。
  5. 前記絶縁膜に形成する開口部は、前記犠牲膜の全面上に形成される
    ことを特徴とする請求項４記載の半導体装置の製造方法。
  6. 前記絶縁膜に形成する開口部は、前記犠牲膜の一部に達するように形成される
    ことを特徴とする請求項４記載の半導体装置の製造方法。
  7. 前記犠牲膜は加熱することで昇華する樹脂が用いられる
    ことを特徴とする請求項４記載の半導体装置の製造方法。
  8. 前記絶縁膜は前記犠牲膜を昇華させる温度に対して耐熱性を有する絶縁膜からなる
    ことを特徴とする請求項７記載の半導体装置の製造方法。
  9. 基板に光学素子を実装する工程と、
    前記光学素子上の所望の領域に犠牲膜を形成する工程と、
    前記犠牲膜とともに前記光学素子を被覆する絶縁膜を形成する工程と、
    前記犠牲膜上の前記絶縁膜に開口部を形成する工程と、
    前記開口部より前記犠牲膜を前記絶縁膜に対して選択的に除去する工程と
    を備えたことを特徴とする半導体装置の製造方法。
  10. 前記絶縁膜に形成する開口部は、前記犠牲膜の全面上に形成される
    ことを特徴とする請求項９記載の半導体装置の製造方法。
  11. 前記絶縁膜に形成する開口部は、前記犠牲膜の一部に達するように形成される
    ことを特徴とする請求項９記載の半導体装置の製造方法。
  12. 前記犠牲膜は加熱することで昇華する樹脂が用いられる
    ことを特徴とする請求項９記載の半導体装置の製造方法。
  13. 前記絶縁膜は前記犠牲膜を昇華させる温度に対して耐熱性を有する絶縁膜からなる
    ことを特徴とする請求項１２記載の半導体装置の製造方法。
JP2004211143A 2004-07-20 2004-07-20 半導体装置および半導体装置の製造方法 Pending JP2006032753A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004211143A JP2006032753A (ja) 2004-07-20 2004-07-20 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004211143A JP2006032753A (ja) 2004-07-20 2004-07-20 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006032753A true JP2006032753A (ja) 2006-02-02

Family

ID=35898714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004211143A Pending JP2006032753A (ja) 2004-07-20 2004-07-20 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2006032753A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288562A (ja) * 2007-04-18 2008-11-27 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288562A (ja) * 2007-04-18 2008-11-27 Semiconductor Energy Lab Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
US10103113B2 (en) Method of manufacturing printed circuit board
JP4658897B2 (ja) 半導体照明装置のためのパッケージ構造体およびその製造方法
JP5193840B2 (ja) 半導体チップ及び半導体装置
JP2007200838A (ja) 有機電界発光表示装置及びその製造方法
US8513530B2 (en) Package carrier and manufacturing method thereof
JP4551913B2 (ja) 半導体装置の製造方法
JP2005277409A (ja) イメージセンサ及びその製造方法
JP2006270058A (ja) 半導体デバイス
JP2004023101A (ja) 半導体素子パッケージおよびその製造方法
CN105321912A (zh) 用于激光标刻的金属焊盘
JP2006339611A (ja) 金属−セラミック複合基板及びその製造方法
KR100844997B1 (ko) 반도체 패키지, 반도체 스택 패키지, 패키지들을 제조하는방법
JP2006093367A (ja) 半導体装置の製造方法
US5932485A (en) Method of laser ablation of semiconductor structures
US7361944B2 (en) Electrical device with a plurality of thin-film device layers
WO2005114729A1 (ja) 半導体装置及び配線基板
JP2011023595A (ja) 固定撮像素子
JP2005322745A (ja) 半導体素子、半導体素子の製造方法、固体撮像素子、並びに固体撮像素子の製造方法
US4920402A (en) Integrated circuit device
JP2006032753A (ja) 半導体装置および半導体装置の製造方法
US20120073867A1 (en) Circuit structure
JP4961733B2 (ja) 半導体レーザ装置の製造方法および半導体レーザ装置
JP2009110980A (ja) 半導体装置及び半導体装置の製造方法。
KR20010075933A (ko) 반도체 패키지 및 그 제조방법
WO2010061551A1 (ja) 半導体装置および電子機器