JP5844858B2 - 半導体装置の作製方法、及び、半導体装置 - Google Patents

半導体装置の作製方法、及び、半導体装置 Download PDF

Info

Publication number
JP5844858B2
JP5844858B2 JP2014141905A JP2014141905A JP5844858B2 JP 5844858 B2 JP5844858 B2 JP 5844858B2 JP 2014141905 A JP2014141905 A JP 2014141905A JP 2014141905 A JP2014141905 A JP 2014141905A JP 5844858 B2 JP5844858 B2 JP 5844858B2
Authority
JP
Japan
Prior art keywords
substrate
film
photoelectric conversion
resin layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014141905A
Other languages
English (en)
Other versions
JP2014241415A (ja
Inventor
高橋　秀和
秀和 高橋
大幹 山田
大幹 山田
洋平 門馬
洋平 門馬
広樹 安達
広樹 安達
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014141905A priority Critical patent/JP5844858B2/ja
Publication of JP2014241415A publication Critical patent/JP2014241415A/ja
Application granted granted Critical
Publication of JP5844858B2 publication Critical patent/JP5844858B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Light Receiving Elements (AREA)
  • Dicing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Photovoltaic Devices (AREA)

Description

本発明は、半導体装置及び半導体装置の作製方法に関する。特に半導体装置として光電変
換装置に関する。．
光電変換装置の一態様として、波長４００ｎｍ〜７００ｎｍの可視光線領域に感度を持つ
ものは光センサ又は可視光センサと呼ばれている。光センサ又は可視光センサは、光信号
を検知して情報を読み取る用途、周辺環境の明るさを検知して電子機器等の動作を制御す
る用途などが知られている。
例えば、携帯電話機やテレビジョン装置では、表示画面の明るさを、それが置かれた周辺
環境の明るさに応じて調節するために光センサが用いられている。（特許文献１参照）。
このような、光センサ又は可視光センサを例とする半導体装置は、ガラスやウエハ等の基
板上にトランジスタを形成し、次に、基板を切断（分断）することにより形成される。
基板の分断は、多くの場合において、まず、スクライブ装置を用いて、基板の表面に溝（
スクライブラインともいう）を形成する。次に、カッティング装置を用いて、溝に沿って
、強制的に基板を分断する。また、レーザービームを用いた基板の分断は、まず、基板に
レーザービームを選択的に照射し、局所的に基板を加熱する。次に、加熱した基板の表面
を、冷媒により局所的に冷却する。次に、基板に発生する熱応力を利用して亀裂を形成す
ることにより、基板を分断する（例えば、特許文献１参照）。
特開２００１−６４０２９号公報
スクライブ装置を用いた基板の分断では、基板の表面に設けられた層によって、溝が所望
の形状に形成されないことがあった。その結果、基板を所望の形状に分断することができ
ず、歩留まりを下げる要因となっていた。また、押し付け力を用いて分断するため、溝か
ら亀裂が生じ易く、分断面に悪影響を与えていた。このような、分断面の外観的な問題は
、歩留まりを下げる要因となっていた。亀裂以外にヒビ、カケも発生するが、これらは基
板が薄くなり強度が低くなるにつれ発生頻度が多くなる。
また、スクライブ装置は、ダイサー等を用いることが多く、このようなダイサー等の刃（
ダイシングブレード）は、複数回使用すると摩耗するため、交換する必要がある。ダイシ
ングブレードは高価であるため作製費用の削減が困難である。
また、レーザービームを用いた基板の切断では、基板を加熱するために基板が変形してし
まう。また、基板内に応力が残るために基板に亀裂が発生してしまうことがあった。
そこで本発明は、半導体装置が設けられる基板を薄くすることを課題の一とする。また、
薄型化された素子基板の製造歩留まりを向上させることを課題の一とする。さらに、薄型
化された素子基板の製造コストを低減することを課題の一とする。
本発明は、大面積基板を半導体素子ごとに分断することによって、複数の半導体装置をチ
ップ状で取り出す。本発明は、分断方法において、まず、基板の厚さを薄く加工し、分断
にかかる工程時間の短縮及び分断に用いるダイサーなど加工手段の摩耗を軽減する。さら
に分断工程は、一度に行わずに、まず、基板に半導体素子を分断するための溝を形成し、
溝の形成された基板上に樹脂層を設ける。その後、樹脂層及び基板を溝において、切断し
て、複数の半導体装置に分断（分割）する。
従って、本発明の半導体装置の一形態は、基板の第１の面に半導体素子が設けられ、基板
の第１の面とは反対の第２の面と、基板の側面の一部と、に樹脂層を有し、基板の側面に
段差を有し、基板の幅寸法は、段差よりも先の部分が小さい。よって、基板の断面は、凸
字形状ともいえる。また、基板の断面を、逆Ｔ字形状と呼んでもよい。さらに、その逆Ｔ
字形状は、実質的にＴ字のような形を含んでいればよい。
本発明の半導体装置の一形態は、基板の第１の面に半導体素子が設けられ、基板の第１の
面とは反対の第２の面と、基板の側面の一部と、に樹脂層を有し、基板は断面において、
側面が階段状の台形であり、階段状の台形は、上段の厚さが下段の厚さより厚い。溝の形
状によっては、台形の上段は下段に向かって湾曲している形状となる。
上記構造において、半導体装置の一形態は、樹脂層が接している基板の側面は、裾広がり
の曲面を有する。また、基板の底面及び上面は四角形であり、底面の面積の方が上面の面
積より大きい。
上記のように本発明の半導体装置は特徴的な形状であるため、半導体装置の表裏の判別が
容易であり、機械による半導体装置の自動操作においても誤認を軽減することができる。
また、半導体素子は光電変換素子と、光電変換素子の出力を増幅する増幅回路が設けられ
た光電変換装置を有している。光電変換素子はｐ型半導体層と、ｉ型半導体層と、ｎ型半
導体層が積層された構造を有してもよい。
本明細書においてｉ型半導体とは、該半導体に含まれるｐ型又はｎ型を付与する不純物が
１×１０２０ｃｍ−３以下の濃度であり、酸素及び窒素が１×１０２０ｃｍ−３以下の濃
度であり、暗伝導度に対して光伝導度が１００倍以上である半導体を指す。このｉ型半導
体には、周期表第１３族又は第１５族の不純物元素が含まれるものを含む。すなわち、ｉ
型半導体は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の
電気伝導性を示すので、ｉ型半導体層においては、ｐ型を付与する不純物元素を成膜と同
時に、或いは成膜後に、意図的又は非意図的に添加されたものを含む。
本発明の半導体装置の作製方法の一形態において、基板の第１の面に半導体素子を形成す
る工程と、第１の面とは反対側の第２の面を基板の厚さを小さくする工程と、基板の第２
の面に、溝を設ける工程と、第２の面に樹脂層を設ける工程と、基板を分断する工程と、
を有し、溝を設ける工程にて形成される溝の幅は、基板を分断する工程にて、基板を分断
するときの切削痕の幅より広い。
前記溝を設ける工程、前記基板分断する工程（以下、分断する工程と略す）では、いずれ
も切削工具としてダイサー、スクライバー等を用いることができる。好適にはダイサーを
用いる。ダイサーで溝を設ける工程、及び素子を分断する工程はダイシングブレードを用
いるが、溝を設ける工程に用いるダイシングブレードは、分断する工程に用いるダイシン
グブレードより、刃の厚みが薄いものを用いる。すなわち、それぞれの切削痕を比較した
とき、溝を設ける工程のもの方が広くなるようにする。ここでいう切削痕とは、前記溝を
設ける工程の場合は溝の幅、分断する工程の場合は分断前後で基板位置を固定したときに
素子間にて基板部材が消失した領域の幅を意味する。
前記基板を研磨し、厚さを薄くする工程は、ガラス研磨機、ガラス研削機等を好適に組み
合わせて用いることができる。この研磨する工程によりダイシングブレードの消耗を低減
することが出来る。また、前記樹脂層を設けることで、厚さの薄い基板をハンドリングす
る際、および分断する工程の際に、所望の素子にクラックが入ることを低減することがで
きる。さらに、分断後の素子を取り扱う際に素子同士が衝突した場合の、キズ、クラック
を低減し、素子の外観検査における歩留まりを向上させることができる。さらに、分断後
の基板の厚さが薄いので、本発明の半導体装置が搭載される装置のサイズを小さくするこ
とができる。
切削痕の幅は、溝を設ける工程のものの方が分断する工程のものより広いため、分断する
工程にて素子を分断する際に、前記樹脂層を素子の端面に残すことができる。すなわち、
前記溝を設ける工程で、溝が設けられた基板側面の領域には樹脂が形成される。一方、前
記第１の面、及び分断する工程にてダイシングブレードを用いたとき基板がダイシングブ
レードに接触した領域には樹脂層は被覆されていない。
本発明によれば、基板に形成された素子側とは反対の面、および基板端面の一領域を樹脂
で被覆することにより、キズ、クラックの発生を低減し、素子の歩留まりを向上すること
ができる。
また、本発明によれば、基板を分断する前に、基板の厚さを薄くすることで、基板を分断
加工する際の切削工具の消耗を低減することが可能となる。これにより半導体装置をより
安価に製造することができる。
また本発明によれば、基板を分断加工した後の基板の厚さを薄くすることが可能となる。
これで、本発明により作製された素子を備えた半導体装置のサイズを小さくすることがで
きる。
本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の断面図。 本発明の半導体装置の断面図。 本発明の半導体装置の断面図。 本発明の半導体装置を実装した装置を示す図。 本発明の半導体装置を実装した装置を示す図。 本発明の半導体装置を実装した装置を示す図。 本発明の半導体装置を実装した装置を示す図。 本発明の半導体装置を実装した装置を示す図。 本発明の半導体装置の断面写真。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態
様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形
態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施
の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するため
の全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り
返しの説明は省略する。
（実施の形態１）
本実施の形態では、半導体素子が形成された基板の分断方法を、図１（Ａ）〜図１（Ｄ）
、図２（Ａ）〜図２（Ｃ）、図３（Ａ）〜図３（Ｂ）、図４（Ａ）〜図４（Ｂ）、図５（
Ａ）〜図５（Ｄ）、及び図６（Ａ）〜図６（Ｃ）を用いて説明する。ここでは前記半導体
素子として光電変換回路の作製された基板を例に挙げる。
分断される半導体素子として、基板上に光電変換素子及び電界効果トランジスタを形成す
る方法を、図１（Ａ）〜図１（Ｄ）、図２（Ａ）〜図２（Ｃ）、図３（Ａ）〜図３（Ｂ）
の、素子の断面図を用いて説明する。図１（Ａ）では基板３１０として、ガラス基板の一
つであるＡＮ１００（旭硝子製）を用いる。基板上に形成する電界効果トランジスタとし
ては、薄膜トランジスタを用いる。基板上に、光電変換素子と薄膜トランジスタを同一工
程で作製することができる。そのため、光電変換装置の量産化がし易いといった利点があ
る。尚、ガラス基板は透光性であり、基板の上面から、又は下面からの光を捉える光電変
換素子に有効であるが、基板の上面からの光を捉える目的の素子など用途に応じ、シリコ
ンウエハ等を適宜、用いて良い。
まず、プラズマＣＶＤ法で下地絶縁膜３１２となる窒素を含む酸化珪素膜（膜厚１００ｎ
ｍ）を形成し、さらに大気にふれることなく、半導体膜、例えば水素を含む非晶質珪素膜
（膜厚５４ｎｍ）を積層形成する。また、下地絶縁膜３１２は酸化珪素膜、窒化珪素膜、
窒素を含む酸化珪素膜を用いて積層してもよい。例えば、下地絶縁膜３１２として、酸素
を含む窒化珪素膜を５０ｎｍ、さらに窒素を含む酸化珪素膜を１００ｎｍ積層した膜を形
成してもよい。なお、窒素を含む酸化珪素膜や窒化珪素膜は、ガラス基板からのアルカリ
金属などの不純物拡散を防止するブロッキング層として機能する。
次いで、上記非晶質珪素膜を公知の技術（固相成長法、レーザ結晶化方法、触媒金属を用
いた結晶化方法など）により結晶化させて、結晶構造を有する半導体膜（結晶性半導体膜
）、例えば多結晶珪素膜を形成する。ここでは、触媒元素を用いた結晶化方法を用いて、
多結晶珪素膜を得る。重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル溶液をスピナ
ーで添加する。なお、溶液を添加する方法に代えて、スパッタ法でニッケル元素を全面に
散布する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半
導体膜（ここでは多結晶珪素膜）を形成する。ここでは熱処理（５００℃、１時間）の後
、結晶化のための熱処理（５５０℃、４時間）を行って多結晶珪素膜を得る。
次いで、多結晶珪素膜表面の酸化膜を希フッ酸等で除去する。その後、結晶化率を高め、
結晶粒内に残される欠陥を補修するためのレーザ光（ＸｅＣｌ：波長３０８ｎｍ）の照射
を大気中、または酸素雰囲気中で行う。
レーザ光には波長４００ｎｍ以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波又は
第３高調波を用いる。ここでは、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザ
光を用い、当該レーザ光を光学系にて１００〜５００ｍＪ／ｃｍ２に集光し、９０〜９５
％のオーバーラップ率をもって照射し、多結晶珪素膜表面を走査させればよい。本実施の
形態では、繰り返し周波数３０Ｈｚ、エネルギー密度４７０ｍＪ／ｃｍ２でレーザ光の照
射を大気中で行なう。
なお、大気中、又は酸素雰囲気中で行うため、レーザ光の照射により表面に酸化膜が形成
される。なお、本実施の形態ではパルスレーザを用いた例を示したが、連続発振のレーザ
を用いても良い。半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可
能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表
的には、連続発振のレーザ光として、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第
２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。
連続発振のレーザを用いる場合には、出力１０Ｗの連続発振のＹＶＯ４レーザから射出さ
れたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ４結
晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系
により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。こ
のときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０
ＭＷ／ｃｍ２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に
対して相対的に半導体膜を移動させて照射すればよい。
次いで、上記レーザ光の照射により形成された酸化膜に加え、オゾン水で表面を１２０秒
処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。このバリア層は、結晶化
させるために添加した触媒元素、例えばニッケル（Ｎｉ）を膜中から除去するために形成
する。ここではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で
結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有
する半導体膜の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜
１０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する
前にレーザ光の照射により形成された酸化膜を除去してもよい。
次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶
質珪素膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚１００ｎｍで成膜する。ここでは、アル
ゴン元素を含む非晶質珪素膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で
形成する。プラズマＣＶＤ法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合、
成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ４：Ａｒ）を１：９９とし、成膜圧
力を６．６６５Ｐａとし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ２とし、成膜温度を３５
０℃とする。
その後、６５０℃に加熱された炉に入れて３分の熱処理を行うことで触媒元素を除去（ゲ
ッタリング）する。これにより結晶構造を有する半導体膜中の触媒元素濃度が低減される
。炉に代えてランプアニール装置を用いてもよい。
次いで、バリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴン元素
を含む非晶質珪素膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。な
お、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、
酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層の形成、ゲッ
タリングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリ
ア層の除去などの工程は不要である。
次いで、得られた結晶構造を有する半導体膜（例えば結晶性珪素膜）の表面にオゾン水で
薄い酸化膜を形成した後、第１のフォトマスクを用いてレジストからなるマスクを形成し
、所望の形状にエッチング処理して島状に分離された半導体膜（本明細書では「島状半導
体領域３３１」という）を形成する（図１（Ａ）参照）。島状半導体領域を形成した後、
レジストからなるマスクを除去する。
次いで、必要があればＴＦＴのしきい値を制御するために微量な不純物元素（ホウ素また
はリン）のドーピングを行う。ここでは、ジボラン（Ｂ２Ｈ６）を質量分離しないでプラ
ズマ励起したイオンドープ法を用いる。
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時に島状半導体領域３３１の
表面を洗浄した後、ゲート絶縁膜３１３となる珪素を主成分とする絶縁膜を形成する。こ
こでは、プラズマＣＶＤ法により１１５ｎｍの厚さで窒素を含む酸化珪素膜（組成比Ｓｉ
＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。
次いで、ゲート絶縁膜３１３上に金属膜を形成した後、第２のフォトマスクを用いて、ゲ
ート電極３３４、配線３１４及び３１５、端子電極３５０を形成する（図１（Ｂ）参照）
。この金属膜として、例えば窒化タンタル及びタングステン（Ｗ）をそれぞれ３０ｎｍ、
３７０ｎｍ積層した膜を用いる。
次いで、ゲート電極３３４、配線３１４及び３１５、端子電極３５０として、上記以外に
もチタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオ
ジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（
Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉ
ｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）から
選ばれた元素、または前記元素を主成分とする合金材料又は化合物材料からなる単層膜、
或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化
モリブデンからなる単層膜を用いることができる。
次いで、島状半導体領域３３１への一導電型を付与する不純物の導入を行って、ＴＦＴ１
１３のソース領域又はドレイン領域３３７の形成を行う（図１（Ｃ）参照）。本実施の形
態ではｎチャネル型ＴＦＴを形成するので、ｎ型の不純物、例えばリン（Ｐ）、砒素（Ａ
ｓ）を島状半導体領域３３１に導入する。
次いで、ＣＶＤ法により酸化珪素膜を含む第１の層間絶縁膜（図示しない）を５０ｎｍ形
成した後、それぞれの島状半導体領域に添加された不純物元素を活性化処理する工程を行
う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）、
或いはＹＡＧレーザまたはエキシマレーザを裏面から照射する方法、或いは炉を用いた熱
処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。
次いで、水素及び酸素を含む窒化珪素膜を含む第２の層間絶縁膜３１６を、例えば１０ｎ
ｍの膜厚で形成する。
次いで、第２の層間絶縁膜３１６上に絶縁物材料から成る第３の層間絶縁膜３１７を形成
する（図１（Ｄ）参照）。第３の層間絶縁膜３１７はＣＶＤ法で得られる絶縁膜を用いる
ことができる。本実施の形態においては密着性を向上させるため、第３の層間絶縁膜３１
７として、９００ｎｍの膜厚で形成した窒素を含む酸化珪素膜を形成する。
次いで、熱処理（３００〜５５０℃で１〜１２時間の熱処理、例えば窒素雰囲気中４１０
℃で１時間）を行い、島状半導体膜を水素化する。この工程は第２の層間絶縁膜３１６に
含まれる水素により島状半導体膜のダングリングボンドを終端させるために行うものであ
る。ゲート絶縁膜３１３の存在に関係なく島状半導体膜を水素化することができる。
また、第３の層間絶縁膜３１７として、シロキサンを用いた絶縁膜、及びそれらの積層構
造を用いることも可能である。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合を
骨格構造で構成される。置換基として、少なくとも水素を含む化合物（例えばアルキル基
、芳香族炭化水素）が用いられる。置換基として、フッ素を用いてもよい。又は置換基と
して、少なくとも水素を含む化合物及びフッ素を用いてもよい。
第３の層間絶縁膜３１７としてシロキサンを用いた絶縁膜、及びそれらの積層構造を用い
た場合は、第２の層間絶縁膜３１６を形成後、島状半導体膜を水素化するための熱処理を
行い、次に第３の層間絶縁膜３１７を形成することもできる。
次いで、第３のフォトマスクを用いてレジストからなるマスクを形成し、第１の層間絶縁
膜、第２の層間絶縁膜３１６及び第３の層間絶縁膜３１７またはゲート絶縁膜３１３を選
択的にエッチングしてコンタクトホールを形成する。そして、レジストからなるマスクを
除去する。
なお、第３の層間絶縁膜３１７は必要に応じて形成すればよく、第３の層間絶縁膜３１７
を形成しない場合は、第２の層間絶縁膜３１６を形成後に第１の層間絶縁膜、第２の層間
絶縁膜３１６及びゲート絶縁膜３１３を選択的にエッチングしてコンタクトホールを形成
する。
次いで、スパッタ法で金属積層膜を成膜した後、第４のフォトマスクを用いてレジストか
らなるマスクを形成し、選択的に金属膜をエッチングして、配線３１９、接続電極３２０
、端子電極３５１、ＴＦＴ１１３のソース電極またはドレイン電極３４１を形成する。そ
して、レジストからなるマスクを除去する。なお、本実施の形態の金属膜は、膜厚１００
ｎｍのＴｉ膜と、膜厚３５０ｎｍのＳｉを微量に含むＡｌ膜と、膜厚１００ｎｍのＴｉ膜
との３層を積層したものとする。
また配線３１９、接続電極３２０、端子電極３５１、及びＴＦＴ１１３のソース電極又は
ドレイン電極３４１を単層の導電膜により形成する場合は、耐熱性及び導電率等の点から
チタン膜（Ｔｉ膜）が好ましい。またチタン膜に変えて、タングステン（Ｗ）、タンタル
（Ｔａ）、モリブデン（Ｍｏ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（
Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、
オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）から選ばれた元素、又は前記元
素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物
、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層
膜を用いることができる。配線３１９、接続電極３２０、端子電極３５１、及びＴＦＴ１
１３のソース電極又はドレイン電極３４１を単層膜にすることにより、作製工程において
成膜回数を減少させることが可能となる。
以上の工程で、多結晶珪素膜を用いたトップゲート型のＴＦＴ１１３を作製することがで
きる。
次いで、導電性の金属膜（チタン（Ｔｉ）またはモリブデン（Ｍｏ）など）を成膜する。
この導電性の金属膜は、後に形成される光電変換層（代表的にはアモルファスシリコン）
と反応して合金になりにくい導電性の金属膜を用いる。その後、第５のフォトマスクを用
いてレジストからなるマスクを形成し、選択的に導電性の金属膜をエッチングして配線３
１９を覆う保護電極３１８、保護電極３４５、保護電極３４６、及び保護電極３４８を形
成する（図２（Ａ））。ここではスパッタ法で得られる膜厚２００ｎｍのＴｉ膜を用いる
。なお、同様に接続電極３２０、端子電極３５１、ＴＦＴ１１３のソース電極またはドレ
イン電極３４１も導電性の金属膜で覆われる。従って、導電性の金属膜は、これらの電極
における２層目のＡｌ膜が露呈されている側面も覆い、導電性の金属膜は光電変換層への
アルミニウム原子の拡散も防止できる。
ただし、配線３１９、接続電極３２０、端子電極３５１、及びＴＦＴ１１３のソース電極
またはドレイン電極３４１を、単層の導電膜で形成する場合、保護電極３１８、保護電極
３４５、保護電極３４６、及び保護電極３４８は形成しなくてもよい。
次に第３の層間絶縁膜３１７上に、ｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉ及びｎ
型半導体層１１１ｎを含む光電変換層１１１を形成する。
ｐ型半導体層１１１ｐは、周期表第１３属の不純物元素、例えばホウ素（Ｂ）を含んだセ
ミアモルファス（微結晶、マイクロクリスタルともいう）シリコン膜をプラズマＣＶＤ法
にて成膜して形成すればよい。
微結晶シリコン膜を形成する方法の一例は、シランガス及び水素、又はシランガス及び水
素及び希ガスを混合してグロー放電プラズマにより成膜する方法が挙げられる。シランは
水素、又は水素及び希ガスで１０倍から２０００倍に希釈される。そのため多量の水素、
又は水素及び希ガスが必要とされる。基板の加熱温度は１００℃〜３００℃、好ましくは
１２０℃〜２２０℃で行う。微結晶シリコン膜の成長表面を水素で不活性化し、微結晶シ
リコンの成長を促進するためには１２０℃〜２２０℃で成膜を行うことが好ましい。成膜
処理中、活性種であるＳｉＨラジカル、ＳｉＨ２ラジカル、ＳｉＨ３ラジカルは結晶核を
基に結晶成長する。また、シラン等のガス中にＧｅＨ４、ＧｅＦ４などの水素化ゲルマニ
ウム、フッ化ゲルマニウムを混合する、又はシリコンに炭素又はゲルマニウムを加え、エ
ネルギーバンド幅を調節しても良い。シリコンに炭素を加えた場合、エネルギーバンド幅
は広がり、また、シリコンにゲルマニウムを加えた場合、エネルギーバンド幅は狭まる。
また、配線３１９及び保護電極３１８は光電変換層１１１の最下層、本実施の形態ではｐ
型半導体層１１１ｐと接している。
ｐ型半導体層１１１ｐを形成したら、さらにｉ型半導体層１１１ｉ、ｎ型半導体層１１１
ｎを順に形成する。これによりｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉ及びｎ型半
導体層１１１ｎを有する光電変換層１１１が形成される。
ｉ型半導体層１１１ｉとしては、例えばプラズマＣＶＤ法で微結晶シリコン膜を形成すれ
ばよい。またｎ型半導体層１１１ｎとしては、周期表第１５属の不純物元素、例えばリン
（Ｐ）を含む微結晶シリコン膜を形成してもよいし、微結晶シリコン膜を形成後、周期表
第１５属の不純物元素を導入してもよい。
またｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉ、ｎ型半導体層１１１ｎとして、微結
晶半導体膜だけではなく、アモルファス半導体膜を用いてもよい。また、前記の触媒やレ
ーザー結晶化処理により形成される多結晶半導体膜を用いても良い。
さらには、微結晶シリコン、スマートカット法により形成される単結晶シリコンを用いて
も良い。
次いで、全面に絶縁物材料（例えば珪素を含む無機絶縁膜）からなる封止層３２４を厚さ
１μｍ〜３０μｍで形成して図２（Ｂ）の状態を得る。ここでは絶縁物材料膜としてＣＶ
Ｄ法により、膜厚１μｍの窒素を含む酸化珪素膜を形成する。ＣＶＤ法による絶縁膜を用
いることによって密着性の向上を図っている。
次いで、封止層３２４をエッチングして開口部を設けた後、スパッタ法により配線１２１
及び１２２を形成する。配線１２１及び１２２は、チタン膜（Ｔｉ膜）（２００ｎｍ）は
スパッタ法により成膜する。
次いで露出している面を覆って、保護膜１１７を形成する（図３（Ａ）参照）。保護膜１
１７として、本実施の形態では窒化珪素膜を用いる。この保護膜１１７により、光電変換
層１１１やＴＦＴ１１３に、水分や有機物等の不純物が混入するのを防ぐことができる。
次いで上層の端子電極が下層の配線１２１、もしくは配線１２２と電気的に接続される領
域の保護膜をエッチングしてコンタクトホールを形成する。
次いで保護膜１１７上に、封止膜１１８を形成する。封止膜１１８は後に上層に形成され
る端子電極の加工時に、エッチングを止めるために形成される。また平坦化膜としても機
能する。本実施の形態では、封止膜１１８として、感光性のポリイミドを用い２．５μｍ
の厚さで形成する。封止膜１１８としては、感光性ポリイミドであるオームコート１０１
２Ｂ（ナミックス株式会社製）を用いてもよい。
次いで、封止膜１１８上に、例えばニッケル（Ｎｉ）ペーストを用い、さらにスパッタ法
にてチタン膜（Ｔｉ膜）（１００ｎｍ）と、ニッケル膜（Ｎｉ膜）（３００ｎｍ）と、金
膜（Ａｕ膜）（５０ｎｍ）との積層膜を形成する。こうして得られる端子電極１２３及び
端子電極１２４の固着強度は５Ｎを超え、端子電極として十分な固着強度を有している。
以上の工程で、半田接続が可能な端子電極１２３及び端子電極１２４が形成され、図３（
Ｂ）に示す構造が得られる。
実際には、図３（Ｂ）の時点で形成された、光電変換層及びＴＦＴ等を含む１つの光電変
換回路素子は、大面積基板上にそれぞれ素子材料を形成されることで大量生産が可能であ
る。１枚の大面積基板（例えば６００ｃｍ×７２０ｃｍ）からは大量の光電変換回路素子
（例えば２ｍｍ×１．５ｍｍ）を製造することができる。その様子を図４（Ａ）、図４（
Ｂ）に示す。
図４（Ａ）においては、大面積基板１６１上に、素子層１５１、封止膜１１８、端子電極
１２３、１２４が形成されている。素子層１５１とは、図４において、大面積基板１６１
から封止膜１１８との間に形成されている構造全てを含む（図３（Ｂ）参照）。
隣り合う素子層１５１の間において、大面積基板１６１は分断され、個々の素子を有する
基板１６４となる（図４（Ｂ）参照）。なお、ここでは、基板１６４は樹脂層１６３に覆
われる第１の領域と側面が露出する第２の領域を有し、基板断面の階段状の台形の上段の
厚さとは、第１の領域の厚さ１０００とし、基板断面の階段状の台形の下段の厚さとは、
第２の領域の厚さ１００１とする。
このように光電変換層及びＴＦＴ等を含む光電変換素子１０３が形成された大面積基板１
６１の上面図を図５（Ａ）に示す。ここでは説明のため、大面積基板１６１上に光電変換
素子１０３が２つ形成されている状態を示す。図５（Ａ）において、光電変換素子１０３
の大きさ（従って、分割された半導体装置の大きさ）は、２ｍｍ×１．５ｍｍ、２ｍｍ×
１．２ｍｍ、１ｍｍ×１．２ｍｍ程度とすることができる。
この基板を分断する工程を、線Ａ―Ｂにおける断面図である図５（Ｂ）、図５（Ｃ）、図
５（Ｄ）、図６（Ａ）、図６（Ｂ）、を用いて説明する。ここでは光電変換素子１０３を
下側に示した。
この光電変換素子１０３が形成された面にダイシングテープを貼り、図５（Ｃ）の様に、
研磨装置を用いて、大面積基板１６１の光電変換素子１０３が形成された面とは反対側の
面より、大面積基板１６１を研磨する。この研磨工程は、後にダイサーを用いて大面積基
板１６１を分断するときに、ダイシングブレードの刃の消耗を低減するために行う。ここ
では厚さ０．５ｍｍの大面積基板１６１を、厚さ０．２５ｍｍとなるまで研磨する。研磨
する手段については、研磨機、研削機等を組み合わせて用いることができる。研磨工程で
は研磨布を荒いものと、細かいものとを用い、２段階以上設けると良い。
次いで、図５（Ｄ）に示すように、余白の部分の大面積基板１６１を、大面積基板１６１
の途中まで削って除去し（本明細書では「ハーフカット」ともいう）、溝１６２を形成す
る。
本実施の形態では、溝１６２を形成する工程すなわち溝を設ける工程にて、溝１６２の深
さを、大面積基板１６１の深さの半分とする。具体的には、幅０．１６ｍｍのダイシング
ブレードにより溝１６２を深さ０．０３ｍｍ〜０．０５ｍｍ程度に形成する。
そして、ダイシングテープをはがした後、溝１６２の上から、スピナーを用いて樹脂コー
ト処理を施し、図６（Ａ）のように樹脂層１６３を形成する。
衝撃吸収材として機能する樹脂層を形成すると、半導体装置に、より耐ストレス性を付与
することができる。例えば、本発明の樹脂層が設けられた半導体装置においては、約２０
Ｎの圧力を加えても破損することなく耐えることができる。
樹脂層の材料としてはポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベン
ゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロ
キサン樹脂を用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどの
ビニル樹脂、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン
樹脂、ウレタン樹脂等の樹脂材料を用いてもよい。ここでは材料としてアクリルを用いる
。
また樹脂層１６３は、被覆性の良い塗布条件にて、厚さは１００ｎｍ〜１０００μｍ（好
ましくは膜厚１μｍ〜２０μｍ）にて形成する。ここでは６μｍの厚さにてアクリルを形
成する。
さらに、前記樹脂層１６３にダイシングテープを貼り付け、図６（Ｂ）のように、溝１６
２に重なりかつ内側を０．１ｍｍのダイシングブレードを用いて、大面積基板１６１と樹
脂層１６３をカットする。これを分断する工程と記す。分断する工程で用いるダイシング
ブレードの幅は、溝を設ける工程で用いるダイシングブレードの幅より狭いものを用いる
。これにより、光電変換素子１０３が形成された基板１６４の端面の部分に樹脂層１６３
を形成することができる。尚、ダイシングブレードは基板の光電変換素子１０３が形成さ
れている面からでも、あるいは光電変換素子１０３が形成されている面とは反対の面から
でも、カットすることができる。本実施の形態では、基板に設けられたマーカを読みとり
基板位置を確認しやすい都合から、基板の光電変換素子１０３が形成されている面からカ
ットする。
樹脂層の形成条件にも因るが、このときガラスと樹脂層は、一例として図６（Ｃ）に示さ
れるような形状となる。素子のうち、この分断する工程にてダイシングブレードが基板母
材と触れた部分は基板が露出しているものの、それ以外の部分は樹脂で被覆されている。
樹脂層１６３は、角の部分は丸みを帯びている。
また、基板端部での被覆性を向上させるために、基板の厚さは樹脂層と比較して厚いため
、樹脂層も厚くすると好ましい。樹脂層を厚く形成するために積層構造としてもよい。図
１５に、樹脂層を積層する例を示す。
図１５（Ａ）は、図６（Ａ）と対応しており、大面積基板１６１において、光電変換素子
１０３が形成されている面とは反対の面に樹脂層１６３が形成されている。次に樹脂層１
６３上にさらに樹脂層を形成し、樹脂層１７０を形成する。本実施の形態では、樹脂層１
６３と同材料の樹脂層を積層する（図１５（Ｂ）参照。）。図６と同様にダイシングテー
プで固定した樹脂層１７０及び大面積基板１６１を、ダイシングブレードによって分断し
、端面に樹脂層が設けられ、かつ光電変換素子１０３が形成された基板１６４を形成する
（図１５（Ｃ）参照。）。以上の工程で、形成される図１５（Ｃ）の半導体装置は、図６
より樹脂層を厚く形成しているために、基板１６４と樹脂層端部とが一致する形状となる
。
衝撃吸収材として機能する樹脂層を積層すると、半導体集積回路に、より耐ストレス性を
付与することができる。
また、本発明では、溝を形成し、溝上に樹脂層を形成するので、溝底面に厚く樹脂層を形
成することができる。さらに樹脂層を形成後、樹脂層と基板を積層して切断するため、半
導体装置の側面において樹脂層の端部と基板の端部とが一致する。半導体装置の側面にお
いて基板の上側の端部が露出しないために、基板の端部の破損や欠けを防止することがで
きる。また、樹脂層を積層により厚く形成すると、半導体装置の側面において基板の端部
と樹脂層の端部との距離を長くすることができるため、より基板端部に与えるダメージを
軽減することができる。
このようにして、光電変換素子１０３が形成された基板１６４は、さらに端子電極１２３
、１２４の部分にて、半田３６３及び３６４で基板３６０へと実装される（図３（Ｂ）参
照）。なお基板３６０上の電極３６１は、半田３６３で端子電極１２３に実装されている
。また基板３６０の電極３６２は、半田３６４にて端子電極１２４に実装されている。
図３（Ｂ）に示す光電変換素子において、光電変換層１１１に入射する光は、透光性を有
する基板１６４及び基板３６０を用いることにより、基板１６４側及び基板３６０側の両
方から入ることができる。
半導体装置において、樹脂層が光電変換素子側に露出しないために、半田や異方性導電膜
を用いて実装する際に行う加熱処理に対しても耐熱性を持たせることができる。
樹脂層１６３において、色素を含むものを用いれば、完成される光電変換素子はカラーセ
ンサーとして用いることができる。例えば樹脂層が青色であれば、青色に反応するカラー
センサーとなる。また、樹脂層に接する基板の厚みが薄ければ、基板表面から入射した光
のうち基板側面を通過、もしくは吸収される割合を減らすことができる。そのため、受光
可能な角度を広くすることができる。
以上の様な作製方法にて、光電変換素子を作製すれば、単価を安く、かつ歩留まりを向上
させることができる。尚、素子の一例として光電変換素子を挙げたが、本発明は素子の切
削方法に特徴があり、基板から分断させて作製される素子であれば何れにも適用できる。
（実施の形態２）
実施の形態１で説明したｎチャネル型トランジスタ及びｐチャネル型トランジスタとして
、様々な形態の電界効果トランジスタを用いることが出来る。よって、用いるトランジス
タの種類に限定はない。例えば、非晶質シリコン、多結晶シリコン、微結晶シリコンなど
に代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いることが
出来る。ＴＦＴを用いる場合、様々なメリットがある。例えば、単結晶シリコンの場合よ
りも低い温度で製造できるため、製造コストの削減、又は製造装置の大型化を図ることが
できる。製造装置を大きくできるため、大型基板上に製造できる。そのため、同時に多く
の個数の光電変換装置を製造できるため、低コストで製造できる。さらに、製造温度が低
いため、耐熱性の弱い基板を用いることができる。そのため、透光性基板上にトランジス
タを製造できる。そして、透光性基板上のトランジスタを用いて光電変換素子での光の透
過を制御することが出来る。
なお、多結晶シリコンを製造するときに、実施の形態１で示されるような触媒（ニッケル
など）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製
造することが可能となる。その結果、高速で動作させることが必要となる回路を基板上に
一体に形成することが出来る。なお、微結晶シリコンを製造するときに、触媒（ニッケル
など）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製
造することが可能となる。このとき、レーザを照射せずに、熱処理を加えるだけで、結晶
性を向上させることができる。結晶化のためにレーザを用いない場合は、シリコンの結晶
性のムラを抑えることができる。そのため、トランジスタ間の特性のばらつきを低減する
ことができる。なお、触媒（ニッケルなど）を用いずに、多結晶シリコンや微結晶シリコ
ンを製造することは可能である。
または、半導体基板やＳＯＩ基板などを用いてトランジスタを形成することが出来る。こ
れらにより、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズ
の小さいトランジスタを製造することができる。これらのトランジスタを用いると、回路
の低消費電力化、又は回路の高集積化を図ることができる。
または、酸化亜鉛、シリコンゲルマニウム、ガリウム砒素、酸化スズ、ＩＺＯ（酸化イン
ジウム酸化亜鉛）、ＩＴＯ（酸化インジウム・スズ）、ａ−ＩｎＧａＺｎＯなどの化合物
半導体又は酸化物半導体を有するトランジスタや、さらに、これらの化合物半導体または
酸化物半導体を薄膜化した薄膜トランジスタなどを用いることが出来る。これらにより、
製造温度を低くでき、例えば、室温でトランジスタを製造することが可能となる。その結
果、耐熱性の低い基板、例えばプラスチック基板やフィルム基板に直接トランジスタを形
成することが出来る。
または、インクジェットや印刷法を用いて形成したトランジスタなどを用いることが出来
る。これらにより、室温、低真空度、又は大型基板上にトランジスタを製造することがで
きる。また、マスク（レチクル）を用いなくてもトランジスタを製造することが可能とな
るため、トランジスタのレイアウトを容易に変更することが出来る。さらに、レジストを
用いる必要がないので、材料費が安くなり、工程数を削減できる。さらに、基板上の必要
な部分にのみ膜を付けるため、全面に成膜した後でエッチングする、という製法よりも、
材料が無駄にならず、低コストにできる。
または、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることができ
る。これらにより、曲げることが可能な基板上にトランジスタを形成することが出来る。
そのため、衝撃に強くできる。
また、電界効果トランジスタは、様々なタイプを用いることができ、様々な基板上に形成
させることができる。したがって、所定の機能を実現させるために必要な回路の全てが、
同一の基板に形成されていてもよい。例えば、所定の機能を実現させるために必要な回路
の全てが、ガラス基板、プラスチック基板、単結晶基板、またはＳＯＩ基板上に形成され
ていてもよく、さまざまな基板上に形成されていてもよい。なお本実施の形態の光電変換
装置は、薄膜トランジスタを用いて電界効果トランジスタを構成することにより、ガラス
基板等の透光性基板上に形成することが出来る。そのため、光電変換素子を基板上面に形
成する場合に基板上面の片側からの光のみの受光に限らずに、基板の裏面から基板を透過
した光を光電変換素子で受光することが可能になるため、光の受光効率を高めること事が
できるという効果がある。
なお、本実施の形態は、本明細書の他の実施の形態の技術的要素と組み合わせて行うこと
ができる。
（実施の形態３）
本実施の形態では、本発明の光電変換装置に筐体を形成して光の入射する方向を制御した
例を、図７及び図８を用いて説明する。
図７は、図３（Ｂ）の光電変換装置に、基板３６０上の電極３６１、３６２を半田３６３
，３６４を介して端子電極１２３、１２４に実装した後に、筐体６０１を形成して、光電
変換層１１１に入射する光を、基板１６４側からではなく、基板３６０側からのみ光を入
射するようにしたものである。筐体６０１には、光電変換層１１１が形成される領域に光
を入射できるように開口部が設けられている。
図７においては、配線１２１が存在しているが、基板３６０側から入射した光は、封止層
３２４を通して光電変換層１１１に斜めに入射するので光電流を発生させ、光を検知する
ことが可能である。
また、筐体６０１は、光を遮断する機能を有する材料なら何を用いてもよく、例えば金属
材料や黒色顔料を有する樹脂材料等を用いて形成すればよい。
図８では、図３（Ｂ）の光電変換装置に、基板３６０上の電極３６１、３６２を半田３６
３，３６４を介して端子電極１２３、１２４に実装した後に、筐体６０１を形成して、光
電変換層１１１に入射する光を、基板３６０側からではなく、基板１６４側からのみ光を
入射するようにしたものである。筐体６０１には、基板１６４側の光電変換層１１１が形
成される領域に光を入射できるように開口部が設けられている。
図８において、基板１６４側から入射した光は、透光性を有する樹脂層１６３を通して光
電変換層１１１に斜めに入射するので光電流を発生させ、光を検知することが可能である
。
なお本実施の形態は、本明細書の他の実施の形態の技術的要素と組み合わせて行うことが
できる。
（実施の形態４）
本実施の形態では、本発明により得られた光電変換装置を様々な電子機器に組み込んだ例
について説明する。本発明が適用される電子機器として、コンピュータ、ディスプレイ、
携帯電話、テレビなどが挙げられる。それらの電子機器の具体例を図９、図１０（Ａ）、
図１０（Ｂ）、図１１（Ａ）、図１１（Ｂ）、図１２、図１３（Ａ）及び図１３（Ｂ）に
示す。
図９は携帯電話であり、本体（Ａ）７０１、本体（Ｂ）７０２、筐体７０３、操作キー７
０４、音声出力部７０５、音声入力部７０６、回路基板７０７、表示パネル（Ａ）７０８
、表示パネル（Ｂ）７０９、蝶番７１０、透光性材料部７１１、光電変換装置７１２を有
している。本発明は光電変換装置７１２に適用することができる。
光電変換装置７１２は透光性材料部７１１を透過した光を検知し、検知した外部光の照度
に合わせて表示パネル（Ａ）７０８及び表示パネル（Ｂ）７０９の輝度コントロールを行
い、光電変換装置７１２で得られる照度に合わせて操作キー７０４の照明制御を行う。こ
れにより携帯電話の消費電流を抑えることができる。
図１０（Ａ）及び図１０（Ｂ）に携帯電話の別の例を示す。図１０（Ａ）及び図１０（Ｂ
）において、本体７２１、筐体７２２、表示パネル７２３、操作キー７２４、音声出力部
７２５、音声入力部７２６、光電変換装置７２７、光電変換装置７２８を示している。
図１０（Ａ）に示す携帯電話では、本体７２１に設けられた光電変換装置７２７により外
部の光を検知することにより表示パネル７２３及び操作キー７２４の輝度を制御すること
が可能である。
また図１０（Ｂ）に示す携帯電話では、図１０（Ａ）の構成に加えて、本体７２１の内部
に光電変換装置７２８を設けている。光電変換装置７２８により、表示パネル７２３に設
けられているバックライトの輝度を検出することも可能となる。
図１１（Ａ）はコンピュータであり、本体７３１、筐体７３２、表示部７３３、キーボー
ド７３４、外部接続ポート７３５、ポインティングデバイス７３６等を含む。
また図１１（Ｂ）は表示装置でありテレビ受像器などがこれに当たる。本表示装置は、筐
体７４１、支持台７４２、表示部７４３などによって構成されている。
図１１（Ａ）のコンピュータに設けられる表示部７３３、及び図１１（Ｂ）に示す表示装
置の表示部７４３として、液晶パネルを用いた場合の詳しい構成を図１２に示す。
図１２に示す液晶パネル７６２は、筐体７６１に内蔵されており、基板７５１ａ及び基板
７５１ｂ、基板７５１ａ及び基板７５１ｂに挟まれた液晶層７５２、偏光フィルタ７５２
ａ及び偏光フィルタ７５２ｂ、及びバックライト７５３等を有している。また筐体７６１
には光電変換装置７５４が形成されている。
本発明を用いて作製された光電変換装置７５４はバックライト７５３からの光量を感知し
、その情報がフィードバックされて液晶パネル７６２の輝度が調節される。
図１３（Ａ）及び図１３（Ｂ）は、本発明の光電変換装置をカメラ、例えばデジタルカメ
ラに組み込んだ例を示す図である。図１３（Ａ）は、デジタルカメラの前面方向から見た
斜視図、図１３（Ｂ）は、後面方向から見た斜視図である。図１３（Ａ）において、デジ
タルカメラには、リリースボタン８０１、メインスイッチ８０２、ファインダ窓８０３、
フラッシュ８０４、レンズ８０５、鏡胴８０６、筺体８０７が備えられている。
また、図１３（Ｂ）において、ファインダ接眼窓８１１、モニタ８１２、操作ボタン８１
３が備えられている。
リリースボタン８０１は、半分の位置まで押下されると、焦点調整機構および露出調整機
構が作動し、最下部まで押下されるとシャッターが開く。
メインスイッチ８０２は、押下又は回転によりデジタルカメラの電源のＯＮ／ＯＦＦを切
り替える。
ファインダ窓８０３は、デジタルカメラの前面のレンズ８０５の上部に配置されており、
図１３（Ｂ）に示すファインダ接眼窓８１１から撮影する範囲やピントの位置を確認する
ための装置である。
フラッシュ８０４は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、
リリースボタンが押下されてシャッターが開くと同時に補助光を照射する。
レンズ８０５は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレ
ンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系
を構成する。また、レンズの後方には、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖ
ｉｃｅ）等の撮像素子が設けられている。
鏡胴８０６は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズ
の位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ８０５を
手前に移動させる。また、携帯時は、レンズ８０５を沈銅させてコンパクトにする。なお
、本実施の形態においては、鏡胴を繰り出すことにより被写体をズーム撮影することがで
きる構造としているが、この構造に限定されるものではなく、筺体８０７内での撮影光学
系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。
ファインダ接眼窓８１１は、デジタルカメラの後面上部に設けられており、撮影する範囲
やピントの位置を確認する際に接眼するために設けられた窓である。
操作ボタン８１３は、デジタルカメラの後面に設けられた各種機能ボタンであり、セット
アップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により
構成されている。
本発明の光電変換装置を図１３（Ａ）及び図１３（Ｂ）に示すカメラに組み込むと、光電
変換装置が光の有無及び強さを感知することができ、これによりカメラの露出調整等を行
うことができる。本発明の光電変換装置は、光電変換回路を構成する電界効果トランジス
タ数を削減し、実装面積を小さくすることが可能なため、装置を小型化することができる
。光電変換回路を具備する光センサのような部品の小型化は、携帯用電子機器に利用する
場合に特に有用である。
また本発明の光電変換装置はその他の電子機器、例えばプロジェクションテレビ、ナビゲ
ーションシステム等に応用することが可能である。すなわち光を検出する必要のあるもの
であればいかなるものにも用いることが可能である。
なお本実施の形態は、本明細書の他の実施の形態の技術的要素と組み合わせて行うことが
できる。
（実施の形態５）
本実施の形態では、カラーセンサとして機能する半導体装置にブラックマトリクスやカラ
ーフィルタなどを有する基板を設ける構成例を、図１６を用いて説明する。
図１６（Ａ）に示す半導体装置は、光電変換素子１８０、大面積基板より分断された基板
１８１、樹脂層１８２、絶縁層１８４、着色層１８５ａ、１８５ｂ、１８５ｃ、遮光層１
８６ａ、１８６ｂが形成された基板１８３を有している。
着色層１８５ａ、１８５ｂ、１８５ｃはカラーフィルタとして機能し、本実施の形態では
、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）とそれぞれ異なる色を有している。遮光層１８６
ａ、１８６ｂはブラックマトリクスとして機能し、着色層１８５ａ、１８５ｂ、１８５ｃ
及び光電変換素子１８０へ外部からの不適切な光が照射し、誤作動を生じないように光を
遮断する機能を有する。また、着色層及び遮光層は基板１８１側に形成してもよい。
樹脂層１８２は、基板１８１の一部と接して、絶縁層１８４、着色層１８５ａ、１８５ｂ
、１８５ｃ、遮光層１８６ａ、１８６ｂが形成された基板１８３を覆うように形成されて
いる。図１６（Ａ）においては基板１８１及び基板１８３を、絶縁層１８４を介して貼り
合わせた後、基板１８３及び絶縁層１８４の一部を分割するように除去して溝を形成し、
樹脂層１８２を形成後、樹脂層１８２及び基板１８１を分断して作製することができる。
また、基板１８１及び基板１８３を、絶縁層１８４を介して貼り合わせる前に、基板１８
３及び絶縁層１８４を分割し、分割された基板１８３及び絶縁層１８４を基板１８１に貼
り合わせてもよい。
図１６（Ｂ）は、図１６（Ａ）において、基板１８１の一部まで除去し溝を形成する例で
あり、樹脂層１８２は、基板１８１の側面の一部も覆っている。
図１６（Ｃ）は、図１６（Ａ）において、基板１８３を一部残存させるように除去し溝を
形成する例であり、樹脂層１８２は、基板１８３の側面の一部のみを覆っている。
このように、一つの半導体装置に複数の色のカラーフィルタを設ける構成とすることもで
きる。本発明を用いて光電変換素子を有する半導体装置を作製すれば、カラーセンサを単
価を安く、かつ歩留まりを向上させることができる。
なお本実施の形態は、本明細書の他の実施の形態の技術的要素と組み合わせて行うことが
できる。
実施例１では、本発明により形成される素子の断面形状を、顕微鏡写真を用いて説明する
。
ここでは、実施の形態１のように光電変換素子を形成した例を示す。尚、ここでは厚さ０
．５ｍｍの大面積基板１６１を、厚さ０．２５ｍｍとなるまでＣＭＰ法にて研磨し、溝を
設ける工程では幅０．１６ｍｍのダイシングブレードにより溝を深さ０．０３ｍｍ〜０．
０５ｍｍ程度形成し、アクリルを６μｍの厚さにて形成した。また、分断する工程では０
．１ｍｍのダイシングブレードを用いて分断した。
図１４（Ａ）では、分断されて形成された基板１６４の断面形状を示す。基板１６４には
光電変換素子が形成され、端子電極１２３及び端子電極１２４が上部に見られる。尚、基
板１６４の厚さは０．２５ｍｍすなわち２５０μｍを狙ったが、実際の厚さは２８３μｍ
であった。尚、図１４（Ａ）、図１４（Ｂ）図１４（Ｃ）、とも縮尺を図の左側に示す。
図１４（Ｂ）では、基板１６４の端部の断面形状を示す。端部には樹脂層１６３が形成さ
れている。樹脂層１６３はガラスの厚さ方向において下半分には厚く形成されており、局
所的には３０μｍ程度の厚さとなっている。樹脂層１６３は、内側に凸となるような丸み
を帯びている。また基板の上半分すなわち端子電極１２３が形成されている面に近い方の
側面には、分断する工程にてダイシングブレードが基板に触れており、樹脂層１６３は形
成されていない。
図１４（Ｃ）では、基板１６４の底面すなわち端子電極１２３が形成されている面と反対
の面の断面形状を示す。樹脂層１６３の狙い形成膜厚は６μｍであるが、ここでは６．４
μｍにて形成されている。
従って、本発明の半導体装置は、基板の第１の面に半導体素子が設けられ、基板の第１の
面とは反対の第２の面と、基板の側面の一部と、に樹脂層を有し、基板の側面に段差を有
し、基板の幅寸法は、段差よりも先の部分が小さい。よって、基板の断面は、凸字形状と
もいえる。
また、本発明の半導体装置は、基板の第１の面に半導体素子が設けられ、基板の第１の面
とは反対の第２の面と、基板の側面の一部と、に樹脂層を有し、基板は断面において、側
面が階段状の台形であり、階段状の台形は、上段の厚さが下段の厚さより厚い。溝の形状
によっては、台形の上段は下段に向かって湾曲している形状となる。
上記構造において、半導体装置の一形態は、樹脂が接している基板の側面は、裾広がりの
曲面を有する。また、基板の底面及び上面は四角形であり、底面の面積の方が上面の面積
より大きい。
上記のように本発明の半導体装置は複雑な形状であるため、半導体装置の天地左右の判別
が容易であり、機械による自動操作においても誤認を軽減することができる。
このように、樹脂層１６３が形成された基板１６４は、物理的衝撃を緩和し、外観上のキ
ズ、ヒビ等の発生が低減され、製造歩留まりが向上したものとなる。

Claims (3)

  1. 基板の第１の面側に、光電変換素子と、電極と、を形成し、
    前記第１の面とは反対側の第２の面側から、前記光電変換素子及び前記電極が形成された前記基板を研磨して、前記基板の厚さを薄くした後、
    前記第２の面に、溝を形成し、
    前記第２の面側に、前記溝を埋めるように樹脂層を形成した後、
    前記第２の面側から、前記基板を前記溝に沿って分断する半導体装置の作製方法であって、
    前記基板が分断された後に、前記電極は、半田又は異方性導電膜を用いて、別の電極と電気的に接続されることを特徴とする半導体装置の作製方法。
  2. 基板と、光電変換素子と、電極と、樹脂層と、を有し、
    前記光電変換素子と、前記電極とは、前記基板の第１の面側に設けられ、
    前記基板は、前記第１の面とは反対側の第２の面において、第１の領域と、第２の領域と、を有し、
    前記第２の領域は、前記第１の領域を囲むように、前記基板の端部に設けられ、
    前記第２の領域における前記基板の厚さは、前記第１の領域における前記基板の厚さよりも薄く、
    前記樹脂層は、前記第２の面側を覆うように設けられ、
    前記電極は、半田又は異方性導電膜を用いて、別の電極と電気的に接続されていることを特徴とする半導体装置。
  3. 請求項２において、
    前記光電変換素子の出力を増幅する回路を有し、
    前記回路は、トランジスタを有し、
    前記トランジスタは、酸化物半導体を有することを特徴とする半導体装置。
JP2014141905A 2007-12-28 2014-07-10 半導体装置の作製方法、及び、半導体装置 Expired - Fee Related JP5844858B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014141905A JP5844858B2 (ja) 2007-12-28 2014-07-10 半導体装置の作製方法、及び、半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007340013 2007-12-28
JP2007340013 2007-12-28
JP2014141905A JP5844858B2 (ja) 2007-12-28 2014-07-10 半導体装置の作製方法、及び、半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013151596A Division JP5581428B2 (ja) 2007-12-28 2013-07-22 半導体装置の作製方法、及び、半導体装置

Publications (2)

Publication Number Publication Date
JP2014241415A JP2014241415A (ja) 2014-12-25
JP5844858B2 true JP5844858B2 (ja) 2016-01-20

Family

ID=40566490

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2008327350A Expired - Fee Related JP5325567B2 (ja) 2007-12-28 2008-12-24 半導体装置の作製方法
JP2013151596A Expired - Fee Related JP5581428B2 (ja) 2007-12-28 2013-07-22 半導体装置の作製方法、及び、半導体装置
JP2014141905A Expired - Fee Related JP5844858B2 (ja) 2007-12-28 2014-07-10 半導体装置の作製方法、及び、半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2008327350A Expired - Fee Related JP5325567B2 (ja) 2007-12-28 2008-12-24 半導体装置の作製方法
JP2013151596A Expired - Fee Related JP5581428B2 (ja) 2007-12-28 2013-07-22 半導体装置の作製方法、及び、半導体装置

Country Status (6)

Country Link
US (1) US8999818B2 (ja)
EP (1) EP2075840B1 (ja)
JP (3) JP5325567B2 (ja)
KR (1) KR101611161B1 (ja)
CN (1) CN101471351B (ja)
TW (1) TWI496276B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5437626B2 (ja) * 2007-12-28 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5317712B2 (ja) * 2008-01-22 2013-10-16 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5376961B2 (ja) * 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP2011119535A (ja) * 2009-12-04 2011-06-16 Renesas Electronics Corp 半導体製造装置及び半導体装置の製造方法
US8759917B2 (en) * 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
TWI445168B (zh) 2011-11-16 2014-07-11 E Ink Holdings Inc 光感測元件
JP5914060B2 (ja) 2012-03-09 2016-05-11 三菱電機株式会社 炭化珪素半導体装置の製造方法
KR101971202B1 (ko) * 2012-11-22 2019-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US9394614B2 (en) 2013-04-19 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Method for forming projections and depressions, sealing structure, and light-emitting device
KR102149332B1 (ko) * 2013-08-26 2020-08-31 삼성전자주식회사 정전용량 미세가공 초음파 변환기 및 그 싱귤레이션 방법
JP6492287B2 (ja) * 2015-10-01 2019-04-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法
US20170179199A1 (en) * 2015-12-18 2017-06-22 Dpix, Llc Method of screen printing in manufacturing an image sensor device
CN110289271B (zh) * 2016-03-23 2022-04-12 大连东方科脉电子股份有限公司 可弯曲显示基板薄膜及其制造方法、显示装置
CN209056461U (zh) * 2016-06-15 2019-07-02 株式会社村田制作所 半导体部件
US10424566B2 (en) * 2016-12-30 2019-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6333622A (ja) 1986-07-28 1988-02-13 Minolta Camera Co Ltd 受光素子接続構造及びその製造方法
JP2735200B2 (ja) 1987-12-01 1998-04-02 大日本印刷株式会社 グラビア輪転機の版胴交換方法及び装置
JPH0737323Y2 (ja) 1988-03-28 1995-08-23 京セラ株式会社 カラーセンサー
US4851371A (en) 1988-12-05 1989-07-25 Xerox Corporation Fabricating process for large array semiconductive devices
US5261156A (en) 1991-02-28 1993-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of electrically connecting an integrated circuit to an electric device
JP2564728B2 (ja) 1991-02-28 1996-12-18 株式会社半導体エネルギー研究所 半導体集積回路チップの実装方法
JPH0677510A (ja) 1992-08-24 1994-03-18 Canon Inc 光起電力素子
JPH06204336A (ja) 1992-10-28 1994-07-22 Victor Co Of Japan Ltd 半導体基板の分割方法
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP3638656B2 (ja) 1995-03-18 2005-04-13 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
JPH11160734A (ja) 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
JP4234269B2 (ja) 1999-07-16 2009-03-04 浜松ホトニクス株式会社 半導体装置及びその製造方法
JP2001064029A (ja) 1999-08-27 2001-03-13 Toyo Commun Equip Co Ltd 多層ガラス基板及び、その切断方法
US6882012B2 (en) 2000-02-28 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
JP3328647B2 (ja) 2000-08-22 2002-09-30 サンユレック株式会社 光電子部品の製造方法
JP2002100709A (ja) 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置及びその製造方法
JP2002289859A (ja) * 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002329576A (ja) 2001-04-27 2002-11-15 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP3530158B2 (ja) 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法
JPWO2003028072A1 (ja) * 2001-09-20 2005-01-13 株式会社ルネサステクノロジ 半導体装置の製造方法
US6607941B2 (en) * 2002-01-11 2003-08-19 National Semiconductor Corporation Process and structure improvements to shellcase style packaging technology
JP2003255386A (ja) 2002-03-01 2003-09-10 Matsushita Electric Ind Co Ltd 液晶表示装置
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US7033664B2 (en) * 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
TWI227550B (en) 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP2004265889A (ja) 2003-01-16 2004-09-24 Tdk Corp 光電変換素子、光電変換装置、及び鉄シリサイド膜
JP2004349275A (ja) 2003-03-24 2004-12-09 Tokyo Seimitsu Co Ltd チップ製造方法
JP2004363380A (ja) * 2003-06-05 2004-12-24 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
JP2005026314A (ja) 2003-06-30 2005-01-27 Sanyo Electric Co Ltd 固体撮像素子の製造方法
JP4499385B2 (ja) 2003-07-29 2010-07-07 浜松ホトニクス株式会社 裏面入射型光検出素子及び裏面入射型光検出素子の製造方法
JP4405246B2 (ja) * 2003-11-27 2010-01-27 スリーエム イノベイティブ プロパティズ カンパニー 半導体チップの製造方法
JP2005216941A (ja) 2004-01-27 2005-08-11 New Japan Radio Co Ltd チップサイズ半導体装置およびその製造方法
JP2006032886A (ja) * 2004-06-15 2006-02-02 Fuji Photo Film Co Ltd 固体撮像装置及びその製造方法及びカメラモジュール
US7452786B2 (en) * 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
US8704803B2 (en) 2004-08-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance using the display device
JP4042749B2 (ja) * 2005-02-21 2008-02-06 カシオ計算機株式会社 半導体装置の製造方法
JP2006270076A (ja) * 2005-02-25 2006-10-05 Semiconductor Energy Lab Co Ltd 半導体装置、および半導体装置の作製方法
KR100738730B1 (ko) 2005-03-16 2007-07-12 야마하 가부시키가이샤 반도체 장치의 제조방법 및 반도체 장치
JP4103896B2 (ja) 2005-03-16 2008-06-18 ヤマハ株式会社 半導体装置の製造方法および半導体装置
JP4497112B2 (ja) * 2005-05-18 2010-07-07 ヤマハ株式会社 半導体装置の製造方法
EP1724844A2 (en) 2005-05-20 2006-11-22 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device, manufacturing method thereof and semiconductor device
JP4619318B2 (ja) 2005-05-23 2011-01-26 株式会社半導体エネルギー研究所 光電変換装置
DE602006001686D1 (de) 2005-05-23 2008-08-21 Semiconductor Energy Lab Photoelektrische Umwandleranordnung und Verfahren zu ihrer Herstellung
US8153511B2 (en) * 2005-05-30 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2007134454A (ja) * 2005-11-09 2007-05-31 Toshiba Corp 半導体装置の製造方法
JP2007194469A (ja) 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US7833881B2 (en) * 2007-03-02 2010-11-16 Micron Technology, Inc. Methods for fabricating semiconductor components and packaged semiconductor components
US20090004764A1 (en) 2007-06-29 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
KR101401528B1 (ko) 2007-06-29 2014-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전변환장치 및 그 광전변환장치를 구비하는 전자기기
JP5437626B2 (ja) 2007-12-28 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5317712B2 (ja) 2008-01-22 2013-10-16 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5376961B2 (ja) 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8049292B2 (en) 2008-03-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2009177160A (ja) 2009-08-06
TW200941715A (en) 2009-10-01
US20090174023A1 (en) 2009-07-09
EP2075840B1 (en) 2014-08-27
CN101471351A (zh) 2009-07-01
JP2013254969A (ja) 2013-12-19
JP5581428B2 (ja) 2014-08-27
US8999818B2 (en) 2015-04-07
KR20090073031A (ko) 2009-07-02
JP2014241415A (ja) 2014-12-25
TWI496276B (zh) 2015-08-11
JP5325567B2 (ja) 2013-10-23
EP2075840A3 (en) 2011-03-09
CN101471351B (zh) 2013-09-25
EP2075840A2 (en) 2009-07-01
KR101611161B1 (ko) 2016-04-11

Similar Documents

Publication Publication Date Title
JP5844858B2 (ja) 半導体装置の作製方法、及び、半導体装置
US8207591B2 (en) Photoelectric conversion device
TWI423431B (zh) 光電轉換裝置和其製造方法
KR101227022B1 (ko) 광전 변환 장치 및 그 제작 방법과, 반도체 장치
JP5551291B2 (ja) 半導体装置
JP4809715B2 (ja) 光電変換装置及びその作製方法、並びに半導体装置
JP2011164111A (ja) 半導体装置
JP4827396B2 (ja) 半導体装置の作製方法
JP2007059889A (ja) 半導体装置
JP4750070B2 (ja) 半導体装置及びそれを用いた電子機器
JP4532418B2 (ja) 光センサ及びその作製方法
US7679091B2 (en) Photoelectric conversion element having a semiconductor and semiconductor device using the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151119

R150 Certificate of patent or registration of utility model

Ref document number: 5844858

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees