CN103811442A - 基板的连接结构及其制法 - Google Patents

基板的连接结构及其制法 Download PDF

Info

Publication number
CN103811442A
CN103811442A CN201210482795.5A CN201210482795A CN103811442A CN 103811442 A CN103811442 A CN 103811442A CN 201210482795 A CN201210482795 A CN 201210482795A CN 103811442 A CN103811442 A CN 103811442A
Authority
CN
China
Prior art keywords
syndeton
substrate
metal level
insulating protective
connection gasket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210482795.5A
Other languages
English (en)
Other versions
CN103811442B (zh
Inventor
林志生
陈俊龙
李信宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN103811442A publication Critical patent/CN103811442A/zh
Application granted granted Critical
Publication of CN103811442B publication Critical patent/CN103811442B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrochemistry (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种基板的连接结构及其制法，该基板具有多个连接垫及外露该些连接垫的绝缘保护层，该连接结构包括：设于该连接垫的外露表面上并延伸至该绝缘保护层上金属层、以及设于该金属层上的导电凸块，且该导电凸块的宽度小于该连接垫的宽度。因该金属层完全覆盖该连接垫的外露表面，所以于后续进行覆晶工艺的填胶步骤时，胶材不会流至该连接垫表面，因而有效避免该胶材与该基板间发生脱层。

Description

基板的连接结构及其制法
技术领域
本发明涉及一种连接结构，尤指一种半导体封装件中的连接结构。
背景技术
于覆晶封装工艺中，通过将半导体组件借由焊锡凸块放置并电性连接至一封装基板(package substrate)上，再将封装基板连同半导体组件进行封装。因此，现有半导体组件与封装基板上均具有连接垫，以供该封装基板与半导体组件（芯片）借由焊锡凸块相互对接与电性连接。
如图1所示，一基板30（如封装基板或半导体芯片）具有多个铝材的连接垫300（于此仅以单一连接垫300即可表示全部连接垫300的情况），且该基板30上形成有外露该连接垫300的一聚酰亚胺制的绝缘保护层31。接着，于该连接垫300的外露表面上进行图案化工艺，其依序形成由钛部11a、一铜部11b及一镍部11c构成的金属层11，以作为凸块底下金属层结构（Under Bump Metallurgy,UBM）。之后，于该镍层11c上形成一导电凸块12，再形成焊锡材料13于该导电凸块12上，并回焊（reflow）该焊锡材料13以形成焊锡凸块，供作为封装基板与半导体芯片电性对接的连接结构1。
然而，现有连接结构1中，该金属层11的设计并未完全覆盖该连接垫300的外露表面，且因该金属层11中的钛部11a与聚酰亚胺（即该绝缘保护层31）的结合性强，所以经常于蚀刻除去多余的金属材料时（即图案化工艺），该钛部11a无法完全自该绝缘保护层31表面清除，而会在该绝缘保护层31上残留钛金属，导致于封装基板与芯片进行覆晶接合后，当芯片运作时将造成各连接结构1之间的电性漏电(leakage)现象，影响整体封装件的电性功能。
再者，因该金属层11并未完全覆盖该连接垫300的外露表面，所以于后续进行覆晶工艺的填胶(underfill)步骤时，将造成胶材流至该连接垫300表面，而使该胶材与该基板30间容易发生脱层（peel off），致使该连接结构1龟裂(crack)，因而严重影响产品的信赖性。
另外，为了因应电子装置的轻薄短小化的需求，该基板30遂朝细间距进行设计，例如各该导电凸块12之间的距离为80μm或80μm以下，因而造成电性漏电现象及该连接结构1龟裂的情形更为严重，所以无法朝微小化作设计。
因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺陷，本发明提供一种基板的连接结构，该基板具有多个连接垫及外露该些连接垫的绝缘保护层，该连接结构包括：金属层，其设于该连接垫的外露表面上并延伸至该绝缘保护层上；以及导电凸块，其设于该金属层上，且该导电凸块的宽度小于该连接垫的宽度，而各该导电凸块之间的距离小于或等于80μm。
本发明还提供一种基板的连接结构的制法，其包括：提供具有多个连接垫的一基板，该基板表面上形成有外露出该些连接垫的绝缘保护层；形成第一阻层于该绝缘保护层上，且于该第一阻层上形成有第一开口，以令该连接垫及部分该绝缘保护层外露于该第一开口；形成金属结构于该第一开口中与该第一阻层上；移除该第一阻层上的该金属结构，令该金属结构仅位于该第一开口中以作为金属层，使该金属层形成于该连接垫的外露表面上，且该金属层延伸至该绝缘保护层上；移除该第一阻层；以及形成导电凸块于该金属层上，且该导电凸块的宽度小于该连接垫的外露表面的宽度。
前述的制法中，各该导电凸块之间的距离小于或等于80μm。
前述的制法中，形成该第一阻层的材质为铝、铜或镍/钒，且该第一阻层的开口以蚀刻方式形成者。
前述的制法中，形成该导电凸块的工艺包括：形成第二阻层于该绝缘保护层及该金属层上，且于该第二阻层上形成有第二开口，以令该金属层的部分表面外露于该第二开口；形成该导电凸块于该第二开口中；以及移除该第二阻层。
依上述工艺，该第二开口的口径尺寸小于该连接垫的外露表面的投影面积。
前述的连接结构及其制法中，该金属层包含钛、铜或镍。
另外，前述的连接结构及其制法中，该导电凸块为铜柱。
由上可知，本发明的基板的连接结构及其制法，借由该金属层完全覆盖该连接垫的外露表面，且借由该第一阻层形成于该金属结构与该绝缘保护层之间，所以当蚀刻移除该金属结构时，只需移除该第一阻层上的金属材即可，以有效避免该金属层以外的金属材残留于该绝缘保护层上。因此，当芯片与封装基板进行覆晶接合后，能避免各连接结构之间的电性漏电现象。
此外，因该金属层完全覆盖该连接垫的外露表面，所以于后续进行覆晶工艺的填胶步骤时，胶材不会流至该连接垫表面，因而有效避免该胶材与该基板间发生脱层，进而避免该连接结构龟裂而影响产品的信赖性的问题。
附图说明
图1为现有基板的连接结构的剖视示意图；以及
图2A至图2H为本发明基板的连接结构的制法的剖面示意图。
主要组件符号说明
1,2        连接结构
11,21      金属层
11a,21a    钛部
11b,21b    铜部
11c,21c    镍部
12,22      导电凸块
13         焊锡材料
21’       金属结构
30         基板
300        连接垫
31         绝缘保护层
310        开孔
32         第一阻层
320        第一开口
33         第二阻层
330        第二开口
D,R        口径尺寸
A,A’      投影面积
B          布设面积
W,H,H’    宽度
L          距离。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2H为本发明的基板30的连接结构2的制法的剖面示意图。
如图2A所示，提供具有连接垫300的一基板30，该基板30表面上形成有外露出该连接垫300的绝缘保护层31。
于本实施例中，该基板30为半导体组件，可适用于半导体封装基板结构，也可运用于第二阶段组装电子组件的一般印刷电路板(PrintedCircuit Board)，但最佳者为应用于覆晶(Flip Chip)型的半导体芯片或晶圆。
此外，该连接垫300为铜垫或铝垫，其作为该基板30内部电路的输出/入端。
另外，该绝缘保护层31形成有开孔310以对应外露出各该连接垫300，且该绝缘保护层31采用聚酰亚胺层(polyimide layer)等钝化层（Passivasion layer）材质，其用以覆盖住该基板30表面，以保护其避免受到外界环境污染及破坏。
另外，有关该基板30的内部结构态样繁多，并无特别限制，所以不详述，且以下工艺中，因各该连接垫300上的工艺相同，所以仅以其中一处的连接垫300作说明。
如图2B所示，形成一第一阻层32于该绝缘保护层31上，且于该第一阻层32上形成有多个第一开口320，以令各该连接垫300及部分该绝缘保护层31对应外露于该些第一开口320，并使该第一开口320的口径尺寸D大于该连接垫300的投影面积A（或该连接垫300的外露表面的投影面积A’）。
于本实施例中，其借由例如溅镀、蒸镀、电镀等物理或化学沉积等方式形成覆盖该绝缘保护层31及连接垫300的第一阻层32，再移除对应该连接垫300位置的阻层材质，以形成该些第一开口320。
此外，该第一阻层32与该连接垫300及绝缘保护层31之间具有良好的接合性，所以其材质可例如铝、铜、或镍/钒金属等，并以蚀刻方式形成该些第一开口320。
如图2C所示，形成一金属结构21’于该第一开口320中与该第一阻层32上。
于本实施例中，利用例如溅镀、蒸镀、电镀等物理或化学沉积等方式形成该金属结构21’于该第一阻层32、绝缘保护层31及连接垫300上，且该金属结构21’可因应实际工艺需求加以变化其层数及种类，以作为凸块底下金属层结构(Under Bump Metallurgy,UBM)，以提供后续凸块得以有效接置其上。
此外，该金属结构21’可如图中所示的钛部21a、铜部21b与镍部21c（即Ti/Cu/Ni）的三层堆栈结构，且其工艺采用的方法包括溅镀技术(Sputtering)、蒸镀技术(Evaporation)及电镀技术(Plating)等。
如图2D所示，图案化该金属结构21’以于该第一开口320中定义出形成于该连接垫300上的金属层21（即UBM结构），即移除该第一阻层32上的该金属结构21’，令该金属层21位于该第一开口320中的绝缘保护层31及连接垫300上。
于本实施例中，该金属层21的布设面积B大于该连接垫300的投影面积A（或该连接垫300的外露表面的投影面积A’）。
此外，该图案化工艺可先在该金属结构21’上覆盖一例如光阻（未图标），再通过曝光、显影等方式以于该光阻中形成多个开口区，接着蚀刻移除该开口区中的金属结构21’，借以形成位于该连接垫300的外露表面上并延伸至该绝缘保护层31上的该金属层21。
如图2E所示，蚀刻移除该第一阻层32，以完整外露出该UBM结构（即该金属层21）。
于本实施例中，该金属层21包含有一形成于该连接垫300上的粘着层（adhesion Layer，即钛部21a）、一防止扩散的阻障层（barrier layer，即铜部21b）、及一用以接着凸块的湿润层（wettable layer，即镍部21c），借以提供接置凸块、扩散阻障(diffusion barrier)与适当粘着性等功能在凸块与连接垫300间。
本发明的制法中，该金属层21的设计完全覆盖该连接垫300的外露表面，且借由该第一阻层32形成于该金属结构21’与该绝缘保护层31之间，所以当蚀刻移除该金属结构21’时，只需移除该第一阻层32上的金属材，即可避免UBM结构以外的金属材料残留于该绝缘保护层31。因此，当该基板30与封装基板（或芯片）进行覆晶接合后而芯片运作时，能避免各连接结构2之间的电性漏电(leakage)现象。
此外，因该金属层21完全覆盖该连接垫300的外露表面，所以于后续进行覆晶工艺的填胶(underfill)步骤时，胶材（图略）不会流至该连接垫300表面，因而有效避免该胶材与该基板30间发生脱层（peeloff），进而避免该连接结构2龟裂(crack)而影响产品的信赖性的问题。
如图2F所示，形成第二阻层33于该绝缘保护层31及该金属层21上，且于该第二阻层33上形成有第二开口330，以令该金属层21的部分表面外露于该第二开口330。
于本实施例中，该第二开口330的口径尺寸R（即该金属层21的外露表面的投影面积）小于该连接垫300的投影面积A（或该连接垫300的外露表面的投影面积A’）。
如图2G所示，以电镀方式形成导电凸块22于该第二开口330中的金属层21的外露表面上，使该导电凸块22的宽度W小于该连接垫300的宽度H（或该连接垫300的外露表面的宽度H’）。于本实施例中，该导电凸块22为铜柱。
如图2H所示，移除该第二阻层33，以完整外露出该连接结构2（即由该金属层21与该导电凸块22构成）。
于本实施例中，各该导电凸块22之间的距离L为小于或等于80μm。
因此，本发明提供一种基板30的连接结构2，该基板30具有多个连接垫300及外露各该连接垫300的绝缘保护层31，该连接结构2包括一金属层21以及一导电凸块22。
所述的金属层21设于该连接垫300的外露表面上并延伸至该绝缘保护层31上，使该金属层21的布设面积B大于该连接垫300的投影面积A，另外该金属层21包含钛部21a、铜部21b与镍部21c。
所述的导电凸块22为铜柱并设于该金属层21的镍部21c上，且该导电凸块22的宽度W小于该连接垫300的宽度H，而各该导电凸块22之间的距离L≦80μm。
综上所述，本发明的基板的连接结构及其制法，主要借由该金属层完全覆盖该连接垫的外露表面，有效避免金属材残留于接点以外的聚酰亚胺上，而能避免产品信赖性及电性功能不佳等问题，且能避免脱层问题。
此外，本发明的基板的连接结构及其制法，于细间距的设计下，例如该导电凸块的间距为80μm以下，仍有效避免上述现有技术的问题。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (11)

1.一种基板的连接结构，该基板具有多个连接垫及外露该些连接垫的绝缘保护层，该连接结构包括：
金属层，其设于该连接垫的外露表面上并延伸至该绝缘保护层上；以及
导电凸块，其设于该金属层上，且该导电凸块的宽度小于该连接垫的宽度，而各该导电凸块之间的距离小于或等于80μm。
2.根据权利要求1所述的基板的连接结构，其特征在于，该金属层包含钛、铜或镍。
3.根据权利要求1所述的基板的连接结构，其特征在于，该导电凸块为铜柱。
4.一种基板的连接结构的制法，其包括：
提供具有多个连接垫的一基板，该基板表面上形成有外露出该些连接垫的绝缘保护层；
形成第一阻层于该绝缘保护层上，且于该第一阻层上形成有第一开口，以令该连接垫及部分该绝缘保护层外露于该第一开口；
形成金属结构于该第一开口中与该第一阻层上；
移除该第一阻层上的该金属结构，令该金属结构仅位于该第一开口中以作为金属层，使该金属层形成于该连接垫的外露表面上，且该金属层延伸至该绝缘保护层上；
移除该第一阻层；以及
形成导电凸块于该金属层上，且该导电凸块的宽度小于该连接垫的外露表面的宽度。
5.根据权利要求4所述的基板的连接结构的制法，其特征在于，形成该第一阻层的材质为铝、铜或镍/钒。
6.根据权利要求4所述的基板的连接结构的制法，其特征在于，该第一阻层的开口以蚀刻方式形成者。
7.根据权利要求4所述的基板的连接结构的制法，其特征在于，该金属层包含钛、铜或镍。
8.根据权利要求4所述的基板的连接结构的制法，其特征在于，该导电凸块为铜柱。
9.根据权利要求4所述的基板的连接结构的制法，其特征在于，各该导电凸块之间的距离小于或等于80μm。
10.根据权利要求4所述的基板的连接结构的制法，其特征在于，形成该导电凸块的工艺包括：
形成第二阻层于该绝缘保护层及该金属层上，且于该第二阻层上形成有第二开口，以令该金属层的部分表面外露于该第二开口；
形成该导电凸块于该第二开口中；以及
移除该第二阻层。
11.根据权利要求10所述的基板的连接结构的制法，其特征在于，该第二开口的口径尺寸小于该连接垫的外露表面的投影面积。
CN201210482795.5A 2012-11-15 2012-11-23 基板的连接结构的制法 Active CN103811442B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101142584A TWI473227B (zh) 2012-11-15 2012-11-15 基板之連接結構及其製法
TW101142584 2012-11-15

Publications (2)

Publication Number Publication Date
CN103811442A true CN103811442A (zh) 2014-05-21
CN103811442B CN103811442B (zh) 2017-03-08

Family

ID=50680576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210482795.5A Active CN103811442B (zh) 2012-11-15 2012-11-23 基板的连接结构的制法

Country Status (3)

Country Link
US (2) US20140131072A1 (zh)
CN (1) CN103811442B (zh)
TW (1) TWI473227B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106952834A (zh) * 2015-12-28 2017-07-14 芯光飞株式会社 凸块结构物及其形成方法
CN107087341A (zh) * 2016-01-28 2017-08-22 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150048499A1 (en) * 2013-08-16 2015-02-19 Macrotech Technology Inc. Fine-pitch pillar bump layout structure on chip

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040229474A1 (en) * 2003-03-05 2004-11-18 Chi-Long Tsai [method for treating wafer surface]
US6940169B2 (en) * 2002-05-21 2005-09-06 Stats Chippac Ltd. Torch bump
US20060051954A1 (en) * 2004-09-07 2006-03-09 Siliconware Precision Industries Co, Ltd. Bump structure of semiconductor package and method for fabricating the same
US20080067677A1 (en) * 2001-03-05 2008-03-20 Megica Corporation Structure and manufacturing method of a chip scale package

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015652A (en) * 1998-02-27 2000-01-18 Lucent Technologies Inc. Manufacture of flip-chip device
US20090160053A1 (en) * 2007-12-19 2009-06-25 Infineon Technologies Ag Method of manufacturing a semiconducotor device
KR101036388B1 (ko) * 2008-08-19 2011-05-23 삼성전기주식회사 인쇄회로기판 및 이의 제조 방법
US20110227216A1 (en) * 2010-03-16 2011-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Under-Bump Metallization Structure for Semiconductor Devices
US20120009777A1 (en) * 2010-07-07 2012-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. UBM Etching Methods
US8598030B2 (en) * 2010-08-12 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Process for making conductive post with footing profile
TWI462199B (zh) * 2010-12-21 2014-11-21 Chipmos Technologies Inc 凸塊結構及其製作方法
US9013037B2 (en) * 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080067677A1 (en) * 2001-03-05 2008-03-20 Megica Corporation Structure and manufacturing method of a chip scale package
US6940169B2 (en) * 2002-05-21 2005-09-06 Stats Chippac Ltd. Torch bump
US20040229474A1 (en) * 2003-03-05 2004-11-18 Chi-Long Tsai [method for treating wafer surface]
US20060051954A1 (en) * 2004-09-07 2006-03-09 Siliconware Precision Industries Co, Ltd. Bump structure of semiconductor package and method for fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106952834A (zh) * 2015-12-28 2017-07-14 芯光飞株式会社 凸块结构物及其形成方法
CN107087341A (zh) * 2016-01-28 2017-08-22 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法

Also Published As

Publication number Publication date
TWI473227B (zh) 2015-02-11
US20150214169A1 (en) 2015-07-30
CN103811442B (zh) 2017-03-08
TW201419473A (zh) 2014-05-16
US20140131072A1 (en) 2014-05-15
US9666548B2 (en) 2017-05-30

Similar Documents

Publication Publication Date Title
CN103325760B (zh) 形成于半导体基板上的导电凸块及其制法
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
US9173298B2 (en) Packaging substrate, method for manufacturing same, and chip packaging structure having same
CN100424866C (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
TWI335653B (en) Surface structure of package substrate and method of manufacturing the same
CN101567355B (zh) 半导体封装基板及其制法
CN101383335B (zh) 半导体封装基板及其制作方法
CN103050466B (zh) 半导体封装件及其制法
CN103021969A (zh) 基板、半导体封装件及其制法
US7575994B2 (en) Semiconductor device and manufacturing method of the same
CN103811442A (zh) 基板的连接结构及其制法
EP1737036A2 (en) Semiconductor device and manufacturing method of the same
US9515010B2 (en) Semiconductor packaging structure and forming method therefor
CN102711390B (zh) 线路板制作方法
CN101360388B (zh) 电路板的电性连接端结构及其制法
CN203277368U (zh) 封装基板
CN1980538A (zh) 形成电路板电性连接端的制法
CN103137581B (zh) 具有导电凸块的半导体装置、封装结构及制法
CN103208428B (zh) 封装基板及其制法
CN104810344A (zh) 堆叠组及其制法与基板结构
CN105575917A (zh) 封装结构及其制法
KR101534849B1 (ko) 플립칩 패키지 및 그 제조방법
CN102487049B (zh) 半导体基板及其制法
CN100580894C (zh) 形成有预焊锡材料的半导体封装基板制法
CN100452329C (zh) 可供形成预焊锡材料的半导体封装基板及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant