CN103021969A - 基板、半导体封装件及其制法 - Google Patents

基板、半导体封装件及其制法 Download PDF

Info

Publication number
CN103021969A
CN103021969A CN2011103197003A CN201110319700A CN103021969A CN 103021969 A CN103021969 A CN 103021969A CN 2011103197003 A CN2011103197003 A CN 2011103197003A CN 201110319700 A CN201110319700 A CN 201110319700A CN 103021969 A CN103021969 A CN 103021969A
Authority
CN
China
Prior art keywords
line layer
layer
dielectric layer
semiconductor package
package part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103197003A
Other languages
English (en)
Other versions
CN103021969B (zh
Inventor
孙铭成
萧惟中
白裕呈
洪良易
林俊贤
郭丰铭
江东昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN103021969A publication Critical patent/CN103021969A/zh
Application granted granted Critical
Publication of CN103021969B publication Critical patent/CN103021969B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种基板、半导体封装件及其制法，该半导体封装件包括：表面具有多个开孔的介电层、包覆于介电层内且外露出该开孔的图案化线路层、多个形成于介电层上并连接该第一开孔中的图案化线路层的第一重布线路层，且该第一重布线路层具有多个第一连接垫、形成于该介电层上且电性连接该第一连接垫的芯片、覆盖部分该第一重布线路层的封装胶体。借由第一重布线路层的设计，使该图案化线路无需配合芯片的电性连接垫数量，所以可提高线路设计的弹性化。

Description

基板、半导体封装件及其制法
技术领域
本发明涉及一种半导体封装件，尤指一种薄型的半导体封装件及其制法。
背景技术
传统以导线架作为芯片承载件的半导体封件的型态及种类繁多，如现有四边形平面(Quad Flat package，QFP)半导体封装件中用以与外界电性连接的外导脚，当外导脚间距小于0.65mm以下时，外导脚容易弯曲。因此为了解决外导脚变形的问题，新发展出了一种新的四边扁平无导脚(Quad Flat Non-leaded，QFN)封装结构，如此，将得以缩小半导体封装件的尺寸。
请参阅图1A，其为第6,281,568号美国专利所揭示的QFN半导体封装件1，其主要于导线架11上设置芯片14并通过焊线15电性连接芯片14及导脚112的上侧，还进行封装模压工艺以形成封装胶体16，然后再植设焊球17于该导脚112的下侧。
然而伴随半导体产品轻薄短小的发展趋势，传统QFN半导体封装件1因具有导线架11，而增加其封装胶体16的厚度，导致无法进一步缩小封装件的整体高度，且传统的QFN容易有掉脚的问题，因此，业界便发展出一种半导体封装件，借此减低现有的导线架厚度，以令其整体厚度得以较传统导线架式封装件更为轻薄且具有更高可靠性。
请参阅图1B，其为第2011/0057301号美国专利所揭示的QFN半导体封装件1’，其主要将金属箔层11’进行图案化工艺，使金属箔层11’具有芯片座110及作为导脚的线路111，再以介电层10包覆该金属箔层11’，并于该介电层10上形成多个开孔100以外露出该线路111的部分上、下表面，以供作为焊垫111a，接着，于芯片座110上方的介电层10表面设置芯片14并通过焊线15电性连接芯片14及焊垫111a，还形成封装胶体16，以包覆芯片14。其中，该焊垫111a的设置数目大致因应布设于芯片14的作用面上的电性连接垫(图未示)数目。
然而，现有QFN半导体封装件1’中，因该线路111作为导脚，再借由开孔100以定义出焊垫111a位置，所以限制了该线路111的设计弹性(design flexible)，而无法随意设计该线路111的布设。
此外，当芯片发展出具有数量更多或密度更高的电性连接垫时，欲使用高度集成化(Highly Integrated)的芯片，因该线路111的面积有限，而无法形成足够的开孔100，以致于无法满足高度集成化芯片的需求，导致无法使半导体封装件满足多脚数(high pin count)、高密度线路的需求。
因此，如何克服现有技术的种种问题，实为一重要课题。
发明内容
为克服现有技术的种种缺失，本发明的主要目的在于提供一种，基板、半导体封装件及其制法，以使该图案化线路无需配合芯片的电性连接垫数量，所以可提高线路设计的弹性化。
本发明所提供的半导体封装件，包括：具有相对的第一表面及第二表面的介电层，该第一及第二表面上分别具有多个第一及第二开孔；图案化线路层，其包覆于该介电层内，且该图案化线路层的部分表面外露出该第一及第二开孔；第一重布线路层，其设于该介电层的第一表面上且连接该第一开孔中的图案化线路层，并具有多个第一连接垫；设于该介电层的第一表面上的芯片，且电性连接该第一连接垫；以及形成于该介电层的第一表面上的封装胶体，以覆盖部分该第一重布线路层。
本发明还提供一种半导体封装件的制法，其包括：提供一金属板；图案化该金属板，以形成图案化线路层；形成介电层，以包覆该图案化线路层，且该介电层具有相对的第一表面及第二表面；形成多个第一开孔及第二开孔于该介电层的第一表面及第二表面上，以令该图案化线路层的部分表面外露出该第一及第二开孔；形成第一重布线路层于该介电层的第一表面上且连接该第一开孔中的图案化线路层，该第一重布线路层具有多个第一连接垫；设置芯片于该介电层的第一表面上，且令该芯片电性连接该第一连接垫；以及形成封装胶体于该介电层的第一表面上，以覆盖部分该第一重布线路层。
前述的半导体封装件及其制法中，可包括第二重布线路层及导电组件，该第二重布线路层形成于该介电层的第二表面上，且连接该第二开孔中的图案化线路层，并具有第二连接垫，该导电组件设于该第二连接垫上。其中该导电组件可为焊球。
前述的半导体封装件及其制法中，该金属板可为铜板，所以该图案化线路层的材质可为铜材。
前述的半导体封装件及其制法中，该介电层为防焊层。
前述的半导体封装件及其制法中，该第一或第二重布线路层可以电镀方式制作，且该第一或第二重布线路层的材质可为镍钯金(Ni/Pd/Au)。
前述的半导体封装件及其制法中，该芯片可以打线方式或覆晶方式电性连接该第一连接垫。
由上可知，本发明的半导体封装件及其制法，其借由第一重布线路层的设计，使该图案化线路无需作为导脚，因而无需配合芯片的电性连接垫数量，所以可提高线路设计的弹性化。
此外，借由第一重布线路层的设计，可任意调整该第一连接垫的数量，以满足高度集成化芯片的需求，以达到使半导体封装件具有多脚数(high pin count)、高密度线路的目的。
附图说明
图1A为第6,281,568号美国专利的QFN半导体封装件的剖面示意图；
图1B为第2011/0057301号美国专利的无承载件的QFN半导体封装件的剖面示意图；以及
图2A至图2G为本发明半导体封装件的制法的剖面示意图；其中，图2G’及图2G”为图2G的其它实施例。
主要组件符号说明
1，1’        QFN半导体封装件
10          介电层
100         开孔
11          导线架
11’        金属箔层
110         芯片座
111         线路
111a        焊垫
112         导脚
14，24，24’芯片
15，25      焊线
16，26，26’封装胶体
17          焊球
2，2’      半导体封装件
20          介电层
20a         第一表面
20b         第二表面
200a        第一开孔
200b        第二开孔
201         第一介电材
21          图案化线路层
21a         金属板
22          第一重布线路层
220，220’  第一连接垫
23          第二重布线路层
230         第二连接垫
25’        焊球
27          导电组件。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“内”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，也当视为本发明可实施的范畴。
请参阅图2A至图2G，其为本发明的半导体封装件2的制法的剖面示意图。于本实施例中，所述的半导体封装件2为无芯片承载件(carrierless)。
如图2A所示，于一金属板21a上形成第一介电材201。于本实施例中，该金属板21a为铜板，于其它实施例，该金属板21a也可为其它金属材。
如图2B所示，经图案化工艺，使该金属板21a形成一图案化线路层21。于本实施例中，该图案化工艺可为由光阻曝光显影蚀刻等工法以形成图案化线路层21，也可为其它具相同功效的实施方式，而该图案化线路层21不具有置晶垫，但其它实施例可具有置晶垫(图略)。
如图2C所示，形成一第二介电材(图略)于该第一介电材201上，使该第一介电材201及第二介电材经加工合成一介电层20，以包覆该图案化线路层21，且该介电层20具有相对的第一表面20a及第二表面20b。于本实施例中，该介电层20为防焊层(即业界俗称的绿漆，此为较佳的实施方式)，也可为光阻材、油墨或胶带等其它可达相同功效的材质。
如图2D所示，分别形成多个第一开孔200a及多个第二开孔200b于该介电层20的第一表面20a及第二表面20b上，以令该图案化线路层21的部分表面外露出该些第一及第二开孔200a，200b，形成开孔的方式可借由曝光、显影、蚀刻、激光钻孔或借由屏蔽印刷等方式。
如图2E所示，电镀形成第一重布线路层22于该介电层20的第一表面20a上，且该第一重布线路层22具有多个第一连接垫220，200’，且部分的第一连接垫220由该第一重布线路层22连接位于该些第一开孔200a中的图案化线路层21并延伸至预定与芯片连接的焊接位置上，而部分的第一连接垫220’位于该些第一开孔200a中的图案化线路层21上。并电镀形成第二重布线路层23于该介电层20的第二表面20b上，且该第二重布线路层23具有多个第二连接垫230，且该第二连接垫230由该第二重布线路层23连接位于该些第二开孔200b中的图案化线路层21并延伸至预定与电路板连接的焊接位置上。该第一、第二重布线路层也可由无电电镀(Electroless plating)、溅镀(Sputtering)或电镀等类似工法形成。
于本实施例中，该第一及第二重布线路层22，23的材质为镍钯金(Ni/Pd/Au)的金属层，也可以依照焊接材质具有较佳连接性与可靠性选用不同的金属层。
如图2F所示，设置一芯片24于该介电层20的第一表面20a上，且进行打线工艺，使该芯片24借由多个焊线25电性连接该第一连接垫220，220’再形成封装胶体26于该第一重布线路层22及该介电层20的第一表面20a上，以包覆该芯片24、焊线25与第一重布线路层22。
于本实施例中，该芯片24下方的介电层20中没有置晶垫，所以可弹性布设图案化线路层，以提高线路设计的弹性化。
此外，借由该第一重布线路层22的设计，经由第一重布线路层22连接该图案化线路21作为线路布局弹性化设计，提高线路设计的弹性化。
如图2G所示，形成导电组件27于该些第二连接垫230上，以接置如电路板的电子装置(图未示)。于本实施例中，该些导电组件27为焊球(如图所示)或焊针(图未示)。
于其它实施例中，如图2G’所示，芯片24’以覆晶方式设于该介电层20的第一表面20a上，使该芯片24’借由多个焊球25’电性连接该第一连接垫220，220’，再形成封装胶体26于该第一重布线路层22及该介电层20的第一表面20a上，以包覆该芯片24’、焊球25’与第一重布线路层22。
或者，如图2G”所示，于覆晶工艺之后，可令该封装胶体26’作为底胶以形成于该芯片24’与该介电层20的第一表面20a之间，而包覆该焊球25’与部分第一重布线路层22。
当欲使用高度集成化(Highly Integrated)的芯片时，即该芯片24，24’具有数量较多或密度较高的电性连接垫(图未示)，借由第一重布线路层22的设计，可弹性增加该介电层20的第一表面20a上的第一连接垫220的数量，而非仅限于第一开孔200a处的第一连接垫220’，使该高度集成化的芯片24，24’可有效地被设置，以使该半导体封装件2具有多脚数(high pin count)、高密度线路。
本发明还提供一种半导体封装件2，包括：具有相对的第一表面20a及第二表面20b的介电层20、包覆于该介电层20内的图案化线路层21、设于该介电层20的第一表面20a上的第一重布线路层22、设于该介电层20的第一表面20a上的芯片24，24’、以及形成于该介电层20的第一表面20a上的封装胶体26。
所述的介电层20的第一及第二表面20a，20b上分别具有多个第一开孔200a及多个第二开孔200b。其中，该介电层20为防焊层。
所述的图案化线路层21的部分表面外露出该些第一及第二开孔200a，200b，且该图案化线路层21的材质为铜材。
所述的第一重布线路层22具有多个第一连接垫220，且部分的第一连接垫220’位于该些第一开孔200a中的图案化线路层21上。其中，该第一重布线路层22的材质为镍钯金(Ni/Pd/Au)。
所述的芯片24，24’借由焊线25电性连接该第一连接垫220，220’，也可借由焊球25’电性连接该第一连接垫220，220’。
所述的封装胶体26覆盖部分该第一重布线路层22，且依需求包覆该芯片24与焊线25(或焊球25’)。
另外，所述的半导体封装件2还包括设于该介电层20的第二表面20b上的第二重布线路层23，具有多个字于该第二开孔200b中的图案化线路层21的第二连接垫230，以结合例如焊球的导电组件27。其中，该第二重布线路层23的材质为镍钯金(Ni/Pd/Au)。
综上所述，本发明的半导体封装件及其制法，借由第一重布线路层的设计，不仅得以因应芯片的集成化程度弹性地布设，且有效达到多脚数、高密度线路的设计需求。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (15)

1.一种半导体封装件，其特征在于，包括：
介电层，其具有相对的第一表面及第二表面，该第一及第二表面上分别具有多个第一及第二开孔；
图案化线路层，其包覆于该介电层内，且该图案化线路层的部分表面外露出该第一及第二开孔；
第一重布线路层，其设于该介电层的第一表面上，且连接该第一开孔中的图案化线路层，并具有多个第一连接垫；
芯片，其设于该介电层的第一表面上，且电性连接该第一连接垫；以及
封装胶体，其形成于该介电层的第一表面上，以覆盖该第一重布线路层。
2.根据权利要求1所述的半导体封装件，其特征在于，该介电层为防焊层。
3.根据权利要求1所述的半导体封装件，其特征在于，该半导体封装件还包括第二重布线路层，其设于该介电层的第二表面上，且连接该第二开孔中的图案化线路层，并具有多个第二连接垫。
4.根据权利要求3所述的半导体封装件，其特征在于，该半导体封装件还包括导电组件，设于该第二连接垫上。
5.根据权利要求3所述的半导体封装件，其特征在于，该第一或第二重布线路层的材质为镍钯金。
6.一种半导体封装件的制法，其特征在于，包括：
提供一金属板；
图案化该金属板，以形成图案化线路层；
形成介电层，以包覆该图案化线路层，且该介电层具有相对的第一表面及第二表面；
形成多个第一开孔及第二开孔于该介电层的第一表面及第二表面上，以令该图案化线路层的部分表面外露出该第一及第二开孔；
形成第一重布线路层于该介电层的第一表面上，且连接该第一开孔中的图案化线路层，该第一重布线路层具有多个第一连接垫；
设置芯片于该介电层的第一表面上，且令该芯片电性连接该第一连接垫；以及
形成封装胶体于该介电层的第一表面上，以覆盖部分该第一重布线路层。
7.根据权利要求6所述的半导体封装件的制法，其特征在于，该介电层为防焊层。
8.根据权利要求6所述的半导体封装件的制法，其特征在于，该第一重布线路层以电镀方式制作。
9.根据权利要求6所述的半导体封装件的制法，其特征在于，该制法还包括：形成第二重布线路层于该介电层的第二表面上，且连接该第二开孔中的图案化线路层，该第二重布线路层具有第二连接垫。
10.根据权利要求9所述的半导体封装件的制法，其特征在于，该第二重布线路层以电镀方式制作。
11.根据权利要求9所述的半导体封装件的制法，其特征在于，该半导体封装件还包括形成导电组件于该第二连接垫上。
12.根据权利要求9所述的半导体封装件的制法，其特征在于，该第一或第二重布线路层的材质为镍钯金。
13.一种基板，其特征在于，包括：
介电层，其具有相对的第一表面及第二表面，该第一及第二表面上分别具有多个第一及第二开孔；
图案化线路层，其包覆于该介电层内，且该图案化线路层的部分表面外露出该第一及第二开孔；
第一重布线路层，其设于该介电层的第一表面上，且连接该第一开孔中的图案化线路层，并具有多个第一连接垫；以及
第二重布线路层，其设于该介电层的第二表面上，且连接该第二开孔中的图案化线路层，并具有多个第二连接垫。
14.根据权利要求13所述的基板，其特征在于，该介电层为防焊层。
15.根据权利要求13所述的基板，其特征在于，该第一或第二重布线路层的材质为镍钯金。
CN201110319700.3A 2011-09-22 2011-10-13 基板、半导体封装件及其制法 Active CN103021969B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100134080 2011-09-22
TW100134080A TWI474452B (zh) 2011-09-22 2011-09-22 基板、半導體封裝件及其製法

Publications (2)

Publication Number Publication Date
CN103021969A true CN103021969A (zh) 2013-04-03
CN103021969B CN103021969B (zh) 2015-07-01

Family

ID=47970408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110319700.3A Active CN103021969B (zh) 2011-09-22 2011-10-13 基板、半导体封装件及其制法

Country Status (2)

Country Link
CN (1) CN103021969B (zh)
TW (1) TWI474452B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409440A (zh) * 2014-12-10 2015-03-11 上海兆芯集成电路有限公司 线路基板和封装结构
CN104425421A (zh) * 2013-08-30 2015-03-18 联发科技股份有限公司 芯片封装及其形成方法
CN107644847A (zh) * 2016-07-20 2018-01-30 台湾积体电路制造股份有限公司 半导体封装
US10074581B2 (en) 2013-08-30 2018-09-11 Mediatek Inc. Chip package having a patterned conducting plate and a conducting pad with a recess
CN111834319A (zh) * 2019-04-17 2020-10-27 三星电子株式会社 半导体封装件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966358B2 (en) * 2015-06-17 2018-05-08 Xintec Inc. Chip package
TWI575691B (zh) * 2015-10-21 2017-03-21 力成科技股份有限公司 柱頂互連（ｐｔｉ）之半導體封裝構造

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080265413A1 (en) * 2005-10-28 2008-10-30 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
CN101740551A (zh) * 2008-11-21 2010-06-16 育霈科技股份有限公司 用于半导体元件的叠层晶粒封装结构及其方法
TW201110286A (en) * 2009-09-08 2011-03-16 Advanced Semiconductor Eng Chip package

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100298828B1 (ko) * 1999-07-12 2001-11-01 윤종용 재배선 필름과 솔더 접합을 이용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
US6534861B1 (en) * 1999-11-15 2003-03-18 Substrate Technologies Incorporated Ball grid substrate for lead-on-chip semiconductor package
JP3601462B2 (ja) * 2001-03-05 2004-12-15 オムロン株式会社 電子部品のパッケージ構造
US7548430B1 (en) * 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
JP3802002B2 (ja) * 2003-03-27 2006-07-26 三星電子株式会社 半導体装置の製造方法
TWI254467B (en) * 2005-03-01 2006-05-01 Advanced Semiconductor Eng Semiconductor package having an optical device and the method of making the same
JP2007073808A (ja) * 2005-09-08 2007-03-22 Toshiba Corp 半導体装置の製造方法及び半導体装置
TWI349993B (en) * 2007-07-30 2011-10-01 Advanced Semiconductor Eng Semiconductor package
US7838975B2 (en) * 2008-05-27 2010-11-23 Mediatek Inc. Flip-chip package with fan-out WLCSP
TWI497658B (zh) * 2009-10-07 2015-08-21 Xintec Inc 晶片封裝體及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080265413A1 (en) * 2005-10-28 2008-10-30 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
CN101740551A (zh) * 2008-11-21 2010-06-16 育霈科技股份有限公司 用于半导体元件的叠层晶粒封装结构及其方法
TW201110286A (en) * 2009-09-08 2011-03-16 Advanced Semiconductor Eng Chip package

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425421A (zh) * 2013-08-30 2015-03-18 联发科技股份有限公司 芯片封装及其形成方法
CN104425421B (zh) * 2013-08-30 2017-07-07 联发科技股份有限公司 芯片封装及其形成方法
US10074581B2 (en) 2013-08-30 2018-09-11 Mediatek Inc. Chip package having a patterned conducting plate and a conducting pad with a recess
CN104409440A (zh) * 2014-12-10 2015-03-11 上海兆芯集成电路有限公司 线路基板和封装结构
US9786588B2 (en) 2014-12-10 2017-10-10 Via Alliance Semiconductor Co., Ltd. Circuit substrate and package structure
CN109378308A (zh) * 2014-12-10 2019-02-22 上海兆芯集成电路有限公司 线路基板和封装结构
CN109378308B (zh) * 2014-12-10 2021-05-28 上海兆芯集成电路有限公司 线路基板和封装结构
CN107644847A (zh) * 2016-07-20 2018-01-30 台湾积体电路制造股份有限公司 半导体封装
CN107644847B (zh) * 2016-07-20 2022-10-28 台湾积体电路制造股份有限公司 半导体封装与其制造方法
CN111834319A (zh) * 2019-04-17 2020-10-27 三星电子株式会社 半导体封装件

Also Published As

Publication number Publication date
TWI474452B (zh) 2015-02-21
CN103021969B (zh) 2015-07-01
TW201314852A (zh) 2013-04-01

Similar Documents

Publication Publication Date Title
CN103021969B (zh) 基板、半导体封装件及其制法
CN101887879B (zh) 内埋式单层金属层基板、应用之封装件及基板制造方法
TWI404175B (zh) 具電性連接結構之半導體封裝件及其製法
CN102456648B (zh) 封装基板的制法
CN101834166A (zh) 具有支架触点以及管芯附垫的无引脚集成电路封装
CN102144291B (zh) 半导体基板、封装与装置
CN102903680A (zh) 半导体封装件及其制法
CN101911291A (zh) 具有用于镀敷芯片下方的垫的迹线的球栅阵列封装
CN103715165B (zh) 半导体封装件及其制法
CN110534506A (zh) 半导体器件层叠封装件、半导体器件封装件及其制造方法
CN101431031B (zh) 半导体封装件及其制法
CN101383335B (zh) 半导体封装基板及其制作方法
CN103050466B (zh) 半导体封装件及其制法
CN105990268A (zh) 电子封装结构及其制法
CN106409785A (zh) 一种薄型阵列塑料封装件及其生产方法
US7745907B2 (en) Semiconductor package including connector disposed in troughhole
CN104134641A (zh) 半导体封装件及其制法
US20100213593A1 (en) Stacked semiconductor package
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
US9318354B2 (en) Semiconductor package and fabrication method thereof
CN1808701B (zh) 一种封装基板的制造方法
CN102842546A (zh) 半导体封装件及其制法
CN102456649A (zh) 封装基板及其制法
CN102468261B (zh) 四方扁平无引脚封装及与其相适应电路板
CN103107145A (zh) 半导体封装件、预制导线架及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant