KR20030047604A - 반도체 집적회로의 저 온도저항계수 저항체 제조방법 - Google Patents

Abstract

본 발명은 반도체 집적회로의 저 온도저항계수 박막 저항체 제조방법 및 그 구조에 관한 것으로써, 기존의 반도체 공정에서 주로 사용되고 있는 RF(Radio Frequency) 스퍼터링, 인-시투 어닐링(In-situ annealing), RTA(Rapid Thermal Annealing) 공정을 이용하여, 커패시터와 인덕터가 집적화되는 부위에 자리하는 박막 저항체의 기판(substrate)과 저항체 사이에 저 온도저항계수(low temperature coefficient of resistance) 완화층(buffer layer)을 형성함으로써, 집적화된 회로 소자 주변의 사용 온도가 변하여도 커패시턴스나 인덕턴스와 함께 민감하게 변하지 않고 박막 저항체의 저항값이 안정된다. 따라서, 본 발명의 방법에 의해 형성된 박막 저항체를 이용한 공진회로나 임피던스 매칭(Impedance matching)회로, RF 필터, 공진기(resonator), 전압제어 발진기(Voltage-Controlled Oscillator) 등의 부품이 평활하게 작동하므로, 이들 회로나 부품을 채용할 경우 여름·겨울 또는 주·야의 온도차에 의한 부품의 특성 변화로 인하여 장비의 에러나 오동작을 피하고 한층 신뢰성 있는 기기의 성능과 수명을 유지할 수 있게 된다.

Description

반도체 집적회로의 저 온도저항계수 저항체 제조방법 {Manufacturing Method of Low-TCR Resistor for Integration Device}

본 발명은 반도체 집적회로에 관한 것으로, 보다 상세하게는 낮은 온도저항계수(temperature coefficient of resistance; TCR) 구현을 용이하게 해결한 반도체 집적회로의 저 온도저항계수 박막 저항체 구조 및 그 제조방법에 관한 것이다.

최근, 반도체 회로의 고집적화와 고정밀화의 추세로 저항소자의 고품위화는 더욱 절실히 요구되고 있으며, 사무기기, 계측기 및 개인 통신기기의 초소형화 경향에 따라 박막 가열소자(thermal heating element)로서도 박막 저항체의 응용이 더욱 증가하고 있다.

이와 같은 배경에서 박막 저항소자가 갖추어야 할 조건은 다음과 같다. 첫 번째로 전극과의 기계적 접촉 및 마찰에 의한 부분적 손상이나 마모 없이 장시간 견뎌야 하고, 고온에서 산화하지 않아야 한다. 둘째, 비저항이 일정하고, 온도저항계수(TCR)가 0에 가까워야 한다.

전기적인 저항의 주요 특징 중 하나는 온도 의존성이다. 많은 응용을 위해서 저항은 온도 변화에 따라서 큰 변화를 가지지 않아야 하므로 특수한 응용(예를 들면 트랜스듀서, 증폭기, 필터 등)을 위해 15 ppm/℃ 또는 그 보다 더 적은 값의 TCR이 필요하다. 이러한 TCR은 박막 저항체의 제조 및 설계 기술로 이루어질 수 있다. 아래 식 1에서와 같이 T₁, T₂의 실험 조건과 초기저항 R₁은 고정이므로 낮은 TCR을 위해서는 (R₂-R₁)의 변화의 비가 작아야만 가능하다. 즉 (R₂-R₁)의 변화의 비가 작아야만 박막 저항의 설계와 소재로써 가능함을 나타내고 있다.

여기서, TCR의 단위는 ppm/℃, R₁은 초기 저항값(initial resistance)(Ω), R₂는 최종 저항값(final resistance)(Ω), T₁은 초기 온도(initial temperature), T₂는 최종 온도(final temperature)이다.

박막 저항체의 전기저항(ρ)은 아래 식 2에서와 같이 전자질량(n), 원소 전하량(e), 전자의 이동도(μ)의 역으로 표시할 수 있다.

박막 저항체의 벌크(bulk) 재료에서 전기 저항은 온도의 증가에 의해 증가하는데, 이는 결정의 진동이 증가되고 전자 산란됨에 의해 설명되어지기 때문에 박막 저항체에서 온도 증가에 의해 감소하는 전기적 비저항을 관찰할 수 있다. 이것을 설명하기 위해 전자 밀도는 온도가 증가함에 따라서 전자의 드롭 다운(drops down)전자의 유동도 보다 더 많이 높아져야 한다.

대표적으로 사용되는 SiO₂, TaN, NiCr 등의 박막 저항체 전도성은 반도체적 특성을 보여준다. 물론 다른 완화층이나 열이동 등으로 낮은 TCR을 유도하기도 하지만 일반적으로 사용되는 ±250 ppm/℃ 정도의 범위를 나타낸다. 박막 저항체의 반도체 특성은 박막 매트리스(matrix)의 불순물 흠에 의해서 설명되어질 수 있다. 불순물 흠은 국부 전자격리영역(local electron-island)으로 나타날 수 있고, 전자 격리영역은 온도가 증가함에 따라서 전기적 전도성에 많이 기여한다. 이러한 불순물 흠은 박막 제조조건 및 소재의 구조 그리고 반응성 가스의 투입량 등에 의해서 결정되어진다.

도 1은 종래 기술에 의해 집적화된 RLC 소자를 포함하는 반도체 집적회로의 단면 및 설계도를 나타낸 것이고, 도 2는 도1에 도시한 저항층(R) 부분을 확대하여 도시한 단면도이다.

먼저 소정의 하부 구조물이 형성되어 있는 반도체 기판(⑨)상에 절연층막(⑧)을 형성한 다음에 상기 도전층 전극(⑦)을 양쪽에 형성하여 커패시터(C), 인덕터(L)와 결선된 박막 저항(R)의 금속단자로써 리드선으로 사용한다. 상기 도전층 전극(⑦)과 절연층막(⑧) 위에 SiO₂, NiCr, TaN 등과 같은 박막을 PVD법(Physical Vaporation Deposition Method) 또는 CVD법(Chemical Vaporation Deposition Method)으로 형성한다. 이때 비저항과 두께, 폭은 정격저항의 계산에 의한다. 그후, 박막 저항체(⑤)와 금속 단자를 보호하기 위해서 산화막 재질의 보호막(④)을형성한다.

상기 도전층 전극(⑦)과 절연층막(⑧) 위에 SiO₂, NiCr, TaN 등과 같은 박막을 PVD법 또는 CVD법으로 박막 저항체를 형성하여 커패시터와 인덕터 등과 함께 집적화 소자로 사용하는데 있어 주변의 사용 온도가 변하면 저항 소자의 저항치가 변하게 된다. 그러면 집적화된 RLC 소자의 계산된 임피던스가 틀려져 오동작이나 에러를 유발하게 되는 현실적인 문제점으로 나타나고 있다.

그래서 통상 소자의 바깥 부분에 사용 온도의 등급을 명시하여 에러나 오작동을 줄이고 그 결과에 대한 책임을 제조자는 외부에 표시했다는 것만으로 면책하고 사용자만 감수를 해야 하는 것이 현실이다. 일부 생산되는 제품은 TCR의 영향에 대해 매우 잘 알려져 있으므로 정확하게 공정(process)을 제어할 수 있는 수준이기는 하나, 현재 100 Ω에서 100 kΩ의 범위에서의 TCR 5ppm/℃의 저항체의 생산이 가능한 것으로 알려져 있으나 이론적인 수치에 불과하다.

이런 문제점으로 인하여 RLC 수동소자가 조합된 기기의 수명과 부품의 신뢰성을 떨어뜨리는 결과를 초래하는 문제점이 있다.

본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로, 박막 제조조건 및 소재의 구조 그리고 반응성 가스의 투입량 등에 의존하지 않고 박막 저항체 설계시 열 및 전기전도 완화층을 박막 저항체 아래에 위치하게 함으로써, 낮은 TCR 구현을 용이하게 해결한 반도체 집적회로의 저 온도저항계수 박막 저항체 구조 및 그 제조방법을 제공함에 그 목적이 있다.

상기한 목적을 달성하기 위해 본 발명에서는 반도체 공정에서 주로 사용되고 있는 RF(Radio Frequency) 스퍼터링, 인-시투 어닐링(In-situ annealing), RTA(Rapid Thermal Annealing) 공정을 이용하여 커패시터와 인덕터가 집적화되는 부위에 자리하는 기판(substrate)과 저항체 사이에 저 온도저항계수(low temperature coefficient of resistance) 완화층(buffer layer)을 형성한다.

상기와 같이 구성된 본 발명에 의하면, 집적화된 회로 소자 주변의 사용 온도가 변하여도 커패시턴스나 인덕턴스와 함께 민감하게 변하지 않고 박막 저항체의 저항값이 안정된다. 따라서, 본 발명의 방법에 의해 형성된 저항체를 이용한 공진회로나 임피던스 매칭(Impedance matching)회로, RF 필터, 공진기(resonator), 전압제어 발진기(Voltage-Controlled Oscillator) 등의 부품이 평활하게 작동하므로, 이들 회로나 부품을 채용할 경우 장비의 에러나 오동작을 피하고 한층 신뢰성 있는 기기의 성능과 수명을 유지할 수 있게 된다.

도 1은 일반적인 박막 저항을 가진 집적화 수동소자의 단면도,

도 2는 도1에 도시한 박막 저항을 확대하여 도시한 단면도,

도 3은 본 발명에 따른 박막 저항을 가진 집적화 수동소자의 단면도,

도 4는 본 발명에 따른 집적화 박막 저항의 단면도,

도 5는 단위소자 박막 저항체의 단면도,

도 6은 인-시투 어닐링을 적용한 본 발명 기술과 적용하지 않은 종래 기술에서 온도에 따른 저항비의 변화를 도시한 도면,

도 7은 각종 어닐링방법에 따른 박막 저항의 온도저항계수를 측정한 결과를 도시한 도면,

도 8은 각종 어닐닝방법에 따라 형성된 박막 저항의 125℃에서의 온도저항계수를 도시한 도면이다.

※ 도면의 주요부분에 대한 부호의 설명

① : 캐패시터 ② : 저항

③ : 인덕터 ④ : 보호막

⑤ : 박막 저항체 ⑥ : 온도저항계수 완화층

⑦ : 인덕터 전극 ⑧ : 절연층 평탄화막

⑨ : 반도체기판 ⑩ : 금속전극

이하, 본 발명의 실시예에 따른 반도체 집적회로의 저 온도저항계수 박막 저항체 구조 및 그 제조방법에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 3은 본 발명에 따른 반도체집적회로에서 박막 저항을 가진 집적화 수동소자의 단면도이고, 도 4는 도 3에 도시한 집적화 박막 저항의 단면도이며, 도 5는 단위소자 박막 저항체의 단면도이다.

도면에서, 참조부호 ①은 커패시터(capacitor), ②는 저항(resistor), ③은 인덕터(inductor), ④는 보호막(protection layer), ⑤는 박막 저항체(thin-film resistor), ⑥은 상기 박막저항체(⑤)의 온도저항계수를 완화시키기 위한 TCR 완화층, ⑦은 인덕터 전극, ⑧은 절연층 평탄화막, ⑨는 실리콘 웨이퍼와 같은 기판, ⑩은 금속전극을 나타내고 있다.

먼저 소정의 하부 구조물이 형성되어 있는 실리콘 웨이퍼 기판(⑨)상에 평탄화 절연층 박막(⑧)을 형성한 다음에, PVD법 또는 열증착법으로 금속전극(⑦)을 양쪽에 형성하고 이 금속전극(⑦)을 커패시터(①) 및 인덕터(③)와 결선된 박막저항(②)의 리드선으로 사용한다.

상기 금속전극(⑦)과 절연층막(⑧) 위에 Cr 완화층을 형성하되 기판(⑨)이 200∼400 ℃로 가열된 상태에서 약 1000 Å 미만의 두께가 되도록 인-시투(In-Situ) 어닐링 방법으로 10^-7torr 이하의 진공 하에서 RF 스퍼터링 또는 열증착(thermal evaporation)하여 Cr 완화층 박막(⑥)을 형성한다.

진공중의 인-시투 어닐링으로 TCR 완화층을 형성한 후, SiO₂, NiCr 또는 TaN 등과 같은 박막 저항 재료를 사용해 RF 스퍼터링 또는 열증착(thermal evaporation; PVD, CVD)법으로 소정의 두께로 정격저항과 내전압이 설계된 약 500 ∼5000Å 두께의 박막을 형성한다. 이때 비저항과 두께, 폭은 정격저항의 계산에 의한다. 상황에 따라서 커패시터나 인덕터의 제조 공정에 따라 약간의 공정 과정이 달라질 수도 있지만 우선 박막 저항의 제조 방법만 관련된 공정을 나타낸 것이다.

상기한 본 발명의 실시예에 의하여 제조된 TCR 완화층을 구비한 박막 저항체와 종래 방식에 의하여 제조된 박막 저항체에 있어서, 온도변화에 따른 저항비의 변화를 측정하여 도 6에 도시하였다. 동 도면에서 원으로 표시한 그래프는 일반 전기로에서 종래 방식에 의하여 박막 저항체를 형성한 경우이고, 삼각형으로 표시한 그래프는 본 발명에 의하여 인-시투 어닐링으로 TCR 완화층을 형성한 후에 그 완화층 위에 박막 저항체를 형성한 경우로, 일반 전기로의 후열처리 공정보다 본 발명에서의 인-시투 어닐링 공정이 저항비의 변화가 낮음을 알 수 있다.

도 7은 각종 어닐링 방식에 따른 NiCr 저항체 박막에 대한 온도저항계수(TCR)를 측정한 결과를 도시한 것이다.

동 도면에서, 사각형은 종래의 반도체 기판에 대하여 일반적인 어닐링을 수행한 다음에 박막 저항 재료를 도포하여 박막 저항체를 형성한 경우에 TCR을 측정한 결과이다. 그리고, 원형은 인-시투 어닐링 방법으로 Ti층을 형성한 다음에 이 Ti층 위에 박막 저항재료를 도포하여 박막 저항체를 형성한 경우에 TCR을 측정한 결과이다. 또, 삼각형은 인-시투 어닐링을 수행하고 박막 저항 재료를 도포하여 박막 저항체를 형성한 경우에 TCR을 측정한 결과이다. 또한, 역삼각형은 원형은 인-시투 어닐링 방법으로 Cr층을 형성한 다음에 이 Cr층 위에 박막 저항재료를 도포하여 박막 저항체를 형성한 경우에 TCR을 측정한 결과이다.

도 8은 각종 어닐닝방법에 따라 형성된 NiCr 박막의 125℃에서의 온도저항계수를 도시한 도면이다.

동 도면에서, 사각형은 어닐링 온도를 상온, 300℃, 400℃ 및 500℃로 각각달리하여 반도체 기판(박막저항 기판)에 대하여 일반적인 어닐링을 수행한 다음에 박막 저항체를 형성하고 각각 125℃에서 TCR을 측정한 결과이다. 즉, 상온에서 일반적인 어닐링을 수행한 경우에는 TCR이 -200 ppm/℃보다 약간 낮게 측정되었고, 300℃ 및 400℃에서 일반적인 어닐링을 수행한 경우에는 TCR이 200 ppm/℃보다 약간 높게 측정되었으며, 500℃에서 일반적인 어닐링을 수행한 경우에는 TCR이 600 ppm/℃보다 약간 낮게 측정되었음을 알 수 있다.

또한, 동 도면에서 역삼각형은 각각 인-시투 어닐링을 수행한 다음에 박막 저항체를 형성하고 각각 125℃에서 TCR을 측정한 결과이다. 즉, 반도체 기판(박막저항 기판)에 대하여 인-시투 어닐링을 수행한 다음에 박막 저항체를 형성한 경우에는 TCR이 100 ppm/℃보다 약간 높게 측정되었고, 반도체 기판(박막저항 기판) 상에 인-시투 어닐링 방법으로 Ti층을 형성한 다음에 그 Ti층 위에 저항재료를 도포하여 박막 저항체를 형성한 경우에는 TCR이 300 ppm/℃보다 약간 높게 측정되었으며, 반도체 기판상(박막저항 기판)에 인-시투 어닐링 방법으로 Cr층을 형성한 다음에 그 Cr층 위에 저항재료를 도포하여 박막 저항체를 형성한 경우에는 TCR이 0 ppm/℃에 근접하게 측정되었음을 알 수 있다.

본 발명에서와 같이 인-시투 어닐링 방법으로 Cr층을 형성한 다음에 이 Cr 완화층 위에 박막 저항재료를 도포하여 박막 저항체를 형성하면, 이 박막 저항체는 거의 0에 가까운 TCR 특성을 나타내게 된다.

한편, 본 발명은 상술한 실시예에만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위 내에서 여러 가지로 수정 및 변형하여 실시할 수 있고, 그러한수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.

이상 상세히 설명한 바와 같이 본 발명에 따르면, 기존의 IC 공정에서 넓리 사용하고 있는 인-시투 어닐링 공정에서 Cr층을 도포하고 그 위에 저항재료를 도포하여 집적화 박막 저항체를 형성함으로써, 집적화된 수동소자의 주변 사용 온도가 변하여도 낮은 TCR을 갖게 되어, 집적화된 회로 소자 주변의 사용 온도가 변하여도 커패시턴스나 인덕턴스와 함께 민감하게 변하지 않고 박막 저항체의 저항값이 안정된다. 따라서, 본 발명에 의해 형성된 박막 저항체를 이용한 공진회로나 임피던스 매칭회로, RF 필터, 공진기, 전압제어 발진기 등의 부품이 평활하게 작동하므로, 이들 회로나 부품을 채용할 경우 장비의 에러나 오동작을 피하고 한층 신뢰성 있는 기기의 성능과 수명을 유지할 수 있게 된다.

Claims (13)

1. 반도체 집적회로에 있어서, 반도체 기판상에 형성된 박막 저항체와 상기 반도체기판 사이에 온도저항계수를 완화시키는 완화층이 형성되어 있는 것을 특징으로 하는 반도체 집적회로.
2. 제 1항에 있어서,

   상기 완화층은 Cr로 이루어진 것을 특징으로 하는 반도체 집적회로.
3. 제 2항에 있어서,

   상기 완화층은 인-시투(In-Situ) 어닐링방법에 의하여 형성된 것을 특징으로 하는 반도체 집적회로.
4. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 박막 저항체와 함께 인덕터소자와 캐패시터소자가 더 형성되어 있는 것을 특징으로 하는 반도체 집적회로.
5. 반도체 기판위에 인-시투 어닐링으로 온도저항계수 완화층을 증착 형성하는 공정과, 상기 Cr층 위에 저항체 박막을 형성하는 공정을 포함하여 구성된 것을 특징으로 하는 반도체 집적회로의 저항체 제조방법.
6. 제 6항에 있어서,

   상기 온도저항계수 완화층은 Cr로 이루어지는 것을 특징으로 하는 반도체 집적회로의 저항체 제조방법.
7. 제 6항에 있어서, 상기 Cr층은 1000Å 이하의 두께로 형성하는 것을 특징으로 하는 반도체 집적회로의 저항체 제조방법.
8. 제 6항에 있어서,

   상기 Cr층 형성공정은, 상기 기판상에 평탄화 절연층을 형성하고, 상기 절연층 위에 인-시투 어닐링으로 Cr층을 형성하는 것을 특징으로 하는 반도체 집적회로의 저항체 제조방법.
9. 제 5항 내지 제 8항중 어느 한 항에 있어서,

   상기 Cr층은 200℃∼600℃ 범위내에서 Cr을 증착하여 형성하는 것을 특징으로 하는 반도체 집적회로의 저항체 제조방법.
10. 제 9항에 있어서,

    상기 Cr층은 10^-7torr 이하의 진공중 분위기에서 형성하는 것을 특징으로 하는 반도체 집적회로의 저항체 제조방법.
11. 제 9항에 있어서,

    상기 Cr층은 RF 스퍼터링법에 의하여 증착되는 것을 특징으로 하는 반도체 집적회로의 저항체 제조방법.
12. 제 9항에 있어서,

    상기 Cr층은 열증착법에 의하여 증착되는 것을 특징으로 하는 반도체 집적회로의 저항체 제조방법.
13. 제 5항 내지 제 8항중 어느 한 항에 있어서,

    상기 저항체 박막은 SiO₂, NiCr 및 TaN 중에서 선택된 어느 하나로 이루어지는 것을 특징으로 하는 반도체 집적회로의 저항체 제조방법.