CN117397030A - 无源电子部件用的支承基板、无源电子部件、半导体装置、匹配电路以及滤波电路 - Google Patents

无源电子部件用的支承基板、无源电子部件、半导体装置、匹配电路以及滤波电路 Download PDF

Info

Publication number
CN117397030A
CN117397030A CN202280033513.5A CN202280033513A CN117397030A CN 117397030 A CN117397030 A CN 117397030A CN 202280033513 A CN202280033513 A CN 202280033513A CN 117397030 A CN117397030 A CN 117397030A
Authority
CN
China
Prior art keywords
insulating layer
layer
support substrate
charge trapping
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280033513.5A
Other languages
English (en)
Inventor
伊藤是清
原田真臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN117397030A publication Critical patent/CN117397030A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H03H9/02125—Means for compensation or elimination of undesirable effects of parasitic elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02952—Means for compensation or elimination of undesirable effects of parasitic capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/173—Air-gaps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves

Abstract

本发明提供无源电子部件用的支承基板、无源电子部件、半导体装置、匹配电路以及滤波电路。无源电子部件用的支承基板(1)具备：半导体基板(10)、设置在半导体基板(10)上，相对于半导体基板(10)，结晶缺陷的密度高的电荷捕获层(11)、以及设置在电荷捕获层(11)上的绝缘层(21)。绝缘层(21)由硅氮化物构成，绝缘层(21)中含有的N相对于Si和N的总量的原子浓度比为45atom％以下。或者，绝缘层(21)包含设置在电荷捕获层(11)上的第一绝缘层(21A)和设置在第一绝缘层(21A)上的第二绝缘层(21B)，在第一绝缘层(21A)和第二绝缘层(21B)中内部的固定电荷的极性相反，第一绝缘层(21A)的厚度为0.5nm以上且3nm以下。

Description

无源电子部件用的支承基板、无源电子部件、半导体装置、匹 配电路以及滤波电路
技术领域
本发明涉及无源电子部件用的支承基板。并且，本发明涉及具备上述支承基板的无源电子部件和半导体装置、以及具备上述半导体装置的匹配电路和滤波电路。
背景技术
作为在半导体集成电路中使用的代表性的电容器元件，例如已知有MIM(MetalInsulator Metal：金属绝缘体金属)电容器。MIM电容器是具有由下部电极和上部电极夹持绝缘体的平行平板型的结构的电容器。
作为在电容器等无源电子部件中使用的支承基板，在专利文献1中公开了具备平面硅晶片、该晶片上的多晶硅的平面层、以及该多晶硅层上的绝缘层的基板。
专利文献1:特开2007－258713号公报
在专利文献1所记载的支承基板中，通过在高电阻的单晶硅基板与由SiO 2等构成的绝缘层之间形成多晶硅层，抑制在单晶硅基板与绝缘层的界面产生低电阻的层。由此，能够降低形成在支承基板上的MIM电容器等无源电子部件的Q特性的劣化，更具体而言，由高频区域中的寄生电容引起的Q特性的劣化。
图1是表示以往的支承基板的一个例子的示意图。在图1中，作为电荷的状态，用□围起的+表示正的固定电荷，用○围起的－表示负的可动电荷(电子)，用○围起的+表示正的可动电荷。
图1所示的支承基板1a具备：作为p型的单晶Si基板的半导体基板10、设置在半导体基板10上由多晶Si构成的电荷捕获层11、以及设置在电荷捕获层11上由SiO 2构成的绝缘层21。在绝缘层21由SiO 2构成的情况下，绝缘层21的内部的固定电荷为正。如图1所示，被绝缘层21内的固定电荷吸引的积蓄电荷(在这里是电子)被电荷捕获层11捕获。
在专利文献1中公开了SiO 2等氧化物作为绝缘层21的构成材料，但由于在由SiO 2构成的绝缘层21内存在大量的正的固定电荷，因此在由多晶Si构成的电荷捕获层11内产生大量的电子。因此，若电荷捕获层11的电荷捕获位点(结晶缺陷)的密度不足，则存在产生的电子的一部分不能被完全捕获的担忧。另外，即使在由器件制造工序中的热负荷、随着时间的变化等引起的多晶Si的结晶化的进行中，电荷捕获位点(结晶缺陷)的密度也同样地减少，因此存在所产生的电子不能被完全捕获的担忧。在该情况下，产生由寄生电容引起的特性的劣化。
发明内容
本发明是为了解决上述问题而完成的，其目的在于提供一种能够降低在电荷捕获层内产生的可动电荷的无源电子部件用的支承基板。并且，本发明的目的在于提供一种具备上述支承基板的无源电子部件和半导体装置、以及具备上述半导体装置的匹配电路和滤波电路。
本发明的无源电子部件用的支承基板具备：半导体基板；电荷捕获层，设置在上述半导体基板上，相对于上述半导体基板，结晶缺陷的密度高；以及绝缘层，设置在上述电荷捕获层上。
在第一方式中，上述绝缘层由硅氮化物构成，上述绝缘层中含有的N相对于Si和N的总量的原子浓度比为45atom％以下。
在第二方式中，上述绝缘层包含第一绝缘层和第二绝缘层，其中，上述第一绝缘层设置在上述电荷捕获层上，上述第二绝缘层设置在上述第一绝缘层上，在上述第一绝缘层和上述第二绝缘层中内部的固定电荷的极性相反，上述第一绝缘层的厚度为0.5nm以上且3nm以下。
本发明的无源电子部件具备本发明的支承基板。
本发明的半导体装置具备：本发明的支承基板；第一电极层，设置在上述支承基板上；介电膜，设置在上述第一电极层上；第二电极层，设置在上述介电膜上；保护层，覆盖上述第一电极层和上述第二电极层；以及外部电极，贯通上述保护层。
本发明的匹配电路具备本发明的半导体装置。
本发明的滤波电路具备本发明的半导体装置。
根据本发明，能够提供一种能够降低在电荷捕获层内产生的可动电荷的无源电子部件用的支承基板。并且，根据本发明，能够提供一种具备上述支承基板的无源电子部件和半导体装置、以及具备上述半导体装置的匹配电路和滤波电路。
附图说明
图1是表示以往的支承基板的一个例子的示意图。
图2是表示本发明的第一实施方式的支承基板的一个例子的示意图。
图3是表示本发明的第一实施方式的支承基板的另一个例子的示意图。
图4是表示绝缘层中含有的N相对于Si和N的总量的原子浓度比与固定电荷密度的关系的图表。
图5的A～图5的D是表示绝缘层的内部的固定电荷为正的情况下的可动电荷的状态的示意图。
图6是用于对固定电荷的测定方法进行说明的俯视图。
图7是用于对固定电荷的测定方法进行说明的剖视图。
图8是表示C－V曲线的一个例子的图表。
图9是表示本发明的第二实施方式的支承基板的一个例的示意图。
图10是表示在具备由SiO 2构成的第一绝缘层和由SiN构成的第二绝缘层的双层结构的绝缘层中，SiO 2的膜厚与固定电荷密度的关系的图表。
图11是示意性地表示具备本发明的支承基板的电容器的一个例子的剖视图。
图12是示意性地表示具备本发明的支承基板的电容器的一个例子的俯视图。
图13是示意性地表示具备本发明的支承基板的电容器的另一个例子的剖视图。
图14是示意性地表示具备本发明的支承基板的弹性表面波元件的一个例子的剖视图。
图15是示意性地表示具备本发明的支承基板的体弹性波元件的一个例子的剖视图。
图16是表示匹配电路的一个例子的说明图。
图17是表示滤波电路的一个例子的说明图。
具体实施方式
以下，对本发明的无源电子部件用的支承基板(以下，有将“无源电子部件用的支承基板”简称为“支承基板”的情况)进行说明。
然而，本发明并不限定于以下的结构，能够在不变更本发明的主旨的范围内适当地变更并应用。应予说明，组合两个以上在以下记载的本发明的各个优选的结构而成的结构也是本发明。
以下所示的各实施方式是例示，当然能够进行在不同的实施方式中示出的结构的部分的置换或者组合。在第二实施方式以及第二实施方式以后，对于与第一实施方式共用的事项也省略描述，仅对不同点进行说明。特别是，对于由同样的结构起到的同样的作用效果，不在每个实施方式中依次提及。
[第一实施方式]
本发明的第一实施方式的支承基板具备：半导体基板；电荷捕获层，设置在上述半导体基板上，相对于上述半导体基板，结晶缺陷的密度高；以及绝缘层，设置在上述电荷捕获层上。
在本发明的第一实施方式中，绝缘层由硅氮化物构成，绝缘层中含有的N相对于Si和N的总量的原子浓度比为45atom％以下。
图2是表示本发明的第一实施方式的支承基板的一个例子的示意图。图3是表示本发明的第一实施方式的支承基板的另一个例子的示意图。在图2和图3中，用□围起的－表示负的固定电荷，用□围起的+表示正的固定电荷，用○围起的－表示负的可动电荷(电子)，用○围起的+表示正的可动电荷。
图2所示的支承基板1具备半导体基板10、电荷捕获层11以及绝缘层21，其中，电荷捕获层11设置在半导体基板10上，相对于半导体基板10，结晶缺陷的密度高，绝缘层21设置在电荷捕获层11上。在图2所示的支承基板1中，绝缘层21的内部的固定电荷为正。
图3所示的支承基板1A具备半导体基板10、电荷捕获层11以及绝缘层21，其中，电荷捕获层11设置在半导体基板10上，相对于半导体基板10，结晶缺陷的密度高，绝缘层21设置在电荷捕获层11上。在图3所示的支承基板1A中，绝缘层21的内部的固定电荷为负。
在本发明的第一实施方式的支承基板中，调整绝缘层的内部的固定电荷，以降低在绝缘层与电荷捕获层的界面产生的可动电荷。具体而言，通过在与电荷捕获层的界面形成减小内部的固定电荷的绝缘层，能够降低在电荷捕获层的内部产生的可动电荷。
由此，得到下述的效果。
·通过进一步提高电荷捕获层的电阻率，能够进一步降低来自半导体基板的寄生电容的影响。
·能够降低对电荷捕获层的要求性能。例如，由于能够延长电荷捕获层的构成材料的耐热温度以及耐热时间，能够减少器件制造工序中的制法或者温度的限制。
半导体基板优选是高电阻的Si基板，更优选是单晶Si基板。
半导体基板的电阻率优选是3kΩ·cm以上，更优选是5kΩ·cm以上。
单晶Si基板等Si基板可以是p型，也可以是n型，但由于高电阻的n型Si基板脆弱，电阻的控制较难，因此优选p型。
相对于半导体基板结晶缺陷的密度高的电荷捕获层捕获在与绝缘层之间产生的可动电荷。电荷捕获层的构成材料优选是具有捕获电荷的位点的多晶Si或者非晶体Si等高电阻的半导体材料。
电荷捕获层的电阻率优选与半导体基板的电阻率同等、或高于半导体基板的电阻率。
在电荷捕获层中可动电荷存在的区域的与绝缘层的界面附近密度最高，随着远离绝缘层而减少，扩展到1～2μm左右的深度。因此，电荷捕获层的厚度优选为1μm以上，更优选为2μm以上。另一方面，电荷捕获层的厚度例如为10μm以下。
作为电荷捕获层的具体例，可举出多晶Si膜、非晶体Si膜、向Si表面离子注入稀有气体而形成的结晶破坏层、通过磨削或者研磨而形成的结晶形变层等。其中，从膜结构的热稳定性、厚度控制的容易性考虑，电荷捕获层的构成材料优选是多晶Si或者非晶体Si。多晶Si膜或者非晶体Si膜分别能够使用化学蒸镀法(CVD)、溅射法等蒸镀法来形成。
绝缘层优选在内部存在的固定电荷尽可能小。如上所述，由通常使用的SiO 2构成的绝缘层具有正的固定电荷，但由于难以控制Si/O的组成比以及结合，因此作为稳定的膜，不容易调整或反转固定电荷的量。因此，使用了能够最稳定地降低固定电荷的热氧化膜。但是，由于即使是热氧化膜，固定电荷的量也较大，因此研究了电荷捕获层的改善。
针对于此，在本发明的第一实施方式中，通过调整由硅氮化物构成的绝缘层的Si/N的组成比，从富含N变化为富含Si，能够将所产生的固定电荷从负控制到正。
图4是表示绝缘层中含有的N相对于Si和N的总量的原子浓度比与固定电荷密度的关系的图表。
在作为化学计量比的硅氮化物的Si 3N 4中，N相对于Si和N的总量的原子浓度比为57.2atom％。由Si 3N 4构成的绝缘层具有负的固定电荷。根据图4，通过使绝缘层中含有的N相对于Si和N的总量的原子浓度比为46atom％以下能够减小固定电荷。特别是，当绝缘层中含有的N相对于Si和N的总量的原子浓度比为45atom％以下时，能够使固定电荷非常小。
当绝缘层中含有的N相对于Si和N的总量的原子浓度比为超过44atom％且45atom％以下时，能够使绝缘层的内部的固定电荷的大小成为非常小的负值。另一方面，当绝缘层中含有的N相对于Si和N的总量的原子浓度比为44atom％以下时，能够使绝缘层的内部的固定电荷的大小成为非常小的正值。为了更稳定地成为正值，优选为43atom％以下。在上述的图2中，示出绝缘层的内部的固定电荷为正的情况下的在与电荷捕获层的界面产生的可动电荷的状态，在图3中，示出在绝缘层的内部的固定电荷为负的情况下的在与电荷捕获层的界面产生的可动电荷的状态。
对于绝缘层中含有的N相对于Si和N的总量的原子浓度比的下限并不特别限定，但若小于38atom％，则由于绝缘性的劣化，寄生电容增大，因此存在Q特性劣化的担忧。因此，优选绝缘层中含有的N相对于Si和N的总量的原子浓度比为38atom％以上。
绝缘层中含有的N相对于Si和N的总量的原子浓度比能够通过利用X射线光电子分光法(XPS)分析绝缘层的构成元素来计算。
以下，示出XPS的测定条件。
测定装置：ULVAC-PHI公司制造的Quantes
测定区域：100μmφ
测定深度：100nm
由硅氮化物构成的绝缘层能够使用CVD、溅射法等蒸镀法来形成。
由硅氮化物构成的绝缘层的厚度优选为10nm以上且2000nm以下。
图5的A～图5的D是表示绝缘层的内部的固定电荷为正的情况下的可动电荷的状态的示意图。
如图5的A～图5的D所示，根据半导体基板10的导电型、电荷捕获层11的导电型以及绝缘层21的内部的固定电荷的极性的组合，可动电荷的抑制效果存在差异。当绝缘层21的内部的固定电荷为正时，如图5的D所示，半导体基板10的导电型是n型，若电荷捕获层11的导电型是n型，则在电荷捕获层11的内部不形成反转区域12以及耗尽层13(参照图5的A～图5的C)，可动电荷的区域为5μm以上，因此在电荷捕获层11中不能容纳可动电荷。其结果是，可动电荷的一部分漏到半导体基板10，形成低电阻的区域。如上所述，当绝缘层21的内部的固定电荷为正时，如图5的A～图5的C所示，优选半导体基板10的导电型以及电荷捕获层11的导电型的组合为p型－p型、或p型－n型、或n型－p型。
另一方面，当绝缘层21的内部的固定电荷为负时，若半导体基板10的导电型为p型，电荷捕获层11的导电型为p型，则在电荷捕获层11的内部不形成反转区域12以及耗尽层13(参照图5的A～图5的C)，可动电荷的区域为5μm以上，因此在电荷捕获层11中不能容纳可动电荷。其结果是，可动电荷的一部分漏到半导体基板10，形成低电阻的区域。如上所述，当绝缘层21的内部的固定电荷为负时，优选半导体基板10的导电型以及电荷捕获层11的导电型的组合为n型－n型、或n型－p型、或p型－n型。
并且，对于在绝缘层21与电荷捕获层11的界面产生的电荷，空穴的移动度比电子的移动度小。在高频下的动作的情况下，电阻降低的程度减小，因此在绝缘层21与电荷捕获层11的界面产生的电荷优选是空穴。
图6是用于对固定电荷的测定方法进行说明的俯视图。图7是用于对固定电荷的测定方法进行说明的剖视图。
如图6和图7所示，在作为电阻率为1Ω·cm以上且10Ω·cm以下的Si基板的半导体基板100的一个主面形成绝缘层121，在绝缘层121上形成电极122。并且，在半导体基板10的另一个主面形成电极123。之后，如图7所示，评价电极122与电极123之间的C－V特性。
图8是表示C－V曲线的一个例子的图表。
如图8所示，能够通过实际的C－V特性S1从通过C－V曲线的计算求出的理想曲线S0的偏移量ΔV乘以绝缘层的电容C，来计算固定电荷的总量。在图8中，当从理想曲线S 0的偏移在左侧时，固定电荷的极性为正，当为右侧时，固定电荷的极性为负。
式1：固定电荷的总量＝绝缘层的电容C×偏移量ΔV
式2：固定电荷的总量的偏移量ΔV＝界面的固定电荷的偏移量ΔV IFC+绝缘层中的固定电荷的偏移量ΔV OFC
[第二实施方式]
在本发明的第二实施方式中，绝缘层包含设置在电荷捕获层上的第一绝缘层和设置在第一绝缘层上的第二绝缘层，在第一绝缘层和第二绝缘层中内部的固定电荷的极性相反，第一绝缘层的厚度为0.5nm以上且3nm以下。
图9是表示本发明的第二实施方式的支承基板的一个例的示意图。在图9中，用□围起的－表示负的固定电荷，用□围起的+表示正的固定电荷，用○围起的－表示负的可动电荷(电子)。
图9所示的支承基板2具备半导体基板10、电荷捕获层11以及绝缘层21，其中，电荷捕获层11设置在半导体基板10上，相对于半导体基板10，结晶缺陷的密度高，绝缘层21设置在电荷捕获层11上。绝缘层21包含设置在电荷捕获层11上第一绝缘层21A和设置在第一绝缘层21A上的第二绝缘层21B。在图9所示的支承基板2中，第一绝缘层21A的内部的固定电荷为正，第二绝缘层21B的内部的固定电荷为负。即，在第一绝缘层21A和第二绝缘层21B中，内部的固定电荷的极性相反。
在本发明的第二实施方式的支承基板中，为了降低在绝缘层与电荷捕获层的界面产生的可动电荷，将绝缘层作成多层结构，来减小绝缘层的表观上的固定电荷。具体而言，通过使与电荷捕获层接触的第一绝缘层非常薄，使与该第一绝缘层上接触的第二绝缘层的内部的固定电荷的极性与第一绝缘层的内部的固定电荷的极性相反，能够降低在电荷捕获层的内部产生的可动电荷。
在本发明的第二实施方式中，由于能够使用内部的固定电荷较大的绝缘层，因此与第一实施方式相比，材料的选择范围扩大。
由此，得到下述的效果。
·通过进一步提高电荷捕获层的电阻率，能够进一步降低来自半导体基板的寄生电容的影响。
·能够降低对电荷捕获层的要求性能。例如，由于能够延长电荷捕获层的构成材料的耐热温度以及耐热时间，能够减少器件制造工序中的制法或者温度的限制。
·由于能够精确地控制所产生的可动电荷的大小，因此工序的余量增加。
在本发明的第二实施方式的支承基板中，绝缘层以外的结构与本发明的第一实施方式的支承基板相同。
图10是表示在具备由SiO 2构成的第一绝缘层和由SiN构成的第二绝缘层的双层结构的绝缘层中，SiO 2的膜厚与固定电荷密度的关系的图表。在图10中，示出了绝缘层对于与由多晶Si构成的电荷捕获层的界面的合成的固定电荷密度(两层合计的固定电荷密度)。
对电荷捕获层与第一绝缘层的界面产生影响的绝缘层的表观上的固定电荷与第一绝缘层的厚度之间成为图10所示的关系。根据图10，通过使第一绝缘层的厚度成为0.5nm以上且3nm以下，能够使表观上的固定电荷变得非常小。因此，第一绝缘层的厚度为0.5nm以上且3nm以下，优选地为0.5nm以上且1.5nm以下。此外，根据第二绝缘层的固定电荷的大小，第一绝缘层的适当的厚度变化。
为了抑制固定电荷的偏差，作为第一绝缘层的构成材料，优选使用固定电荷稳定的材料。具体而言，第一绝缘层的构成材料优选是包含Si和从由O、N、F以及C构成的组中选择的至少一种的化合物、或者包含Al和O的化合物，例如，优选是SiO 2、SiN、SiOF、SiOC或者Al 2O 3。SiO2具有正的固定电荷，SiOF、SiOC、Al 2O 3具有负的固定电荷。SiN根据形成条件能够具有正或者负的固定电荷。这些材料能够通过构成电荷捕获层的多晶Si等的表面的热氧化处理、基于等离子体的氧化处理、基于等离子体的氮化处理、基于等离子体的氟化处理、基于等离子体的碳化处理、成膜法(CVD、溅射、ALD、蒸镀)等形成。其中，由于能够排除多晶Si表面的自然氧化膜的不稳定状态而成为稳定的表面，因此优选通过多晶Si的表面处理来形成第一绝缘层。
第二绝缘层的构成材料只要是具有极性与第一绝缘层相反的固定电荷的材料即可，例如，优选是SiN或者SiO 2。
第二绝缘层的厚度优选是3nm以上。由于若第二绝缘层的厚度是3nm以上，则效果是一定的，因此第二绝缘层较厚较好，例如为2000nm以下。
第二绝缘层能够使用CVD、溅射法等蒸镀法来形成。
对于第一绝缘层、第二绝缘层等各层的厚度，能够从使用透射式电子显微镜(TEM)观察的剖面中测定任意的10处的厚度，根据这10处的厚度的平均值求出。
本发明的支承基板例如通过作为高频用途的低容量电容器用的支承基板来使用，能够抑制由高频带下的与半导体基板的寄生电容引起的Q特性的降低。同样地，通过也作为在高频带下使用的具备单晶压电薄膜的弹性表面波元件、薄膜型的体弹性波元件(FBAR)等无源电子部件用的支承基板来使用，能够得到与电容器同样的效果。像这样，具备本发明的支承基板的无源电子部件也是本发明之一。
以下，对具备本发明的支承基板的无源电子部件的具体例进行说明。作为无源电子部件，例如可举出电容器、弹性表面波元件、体弹性波元件等。此外，具备本发明的支承基板的半导体装置也是本发明之一。半导体装置可以是电容器等无源电子部件本身，也可以是包含电容器等无源电子部件的装置。
图11是示意性地表示具备本发明的支承基板的电容器的一个例子的剖视图。图12是示意性地表示具备本发明的支承基板的电容器的一个例子的俯视图。图11是沿着图12所示的电容器的XI－XI线的剖视图。
图11和图12所示的电容器200具备半导体基板10、电荷捕获层11、绝缘层21、第一电极层22、介电膜23、第二电极层24、保护层25以及外部电极26，其中，电荷捕获层11设置在半导体基板10上，相对于半导体基板10，结晶缺陷的密度高，绝缘层21设置在电荷捕获层11上，第一电极层22设置在绝缘层21上，介电膜23设置在第一电极层22上，第二电极层24设置在介电膜23上，保护层25覆盖第一电极层22以及第二电极层24，外部电极26贯通保护层25。外部电极26包含与第一电极层22连接的第一外部电极26A以及与第二电极层24连接的第二外部电极26B。第一外部电极26A贯通保护层25以及介电膜23，第二外部电极26B贯通保护层25。
在电容器200中，由半导体基板10、电荷捕获层11以及绝缘层21构成本发明的支承基板。绝缘层21的结构可以是在本发明的第一实施方式中说明的结构，也可以是在第二实施方式中说明的结构。
第一电极层22设置在与半导体基板10的端部分离的位置。即，第一电极层22的端部位于比半导体基板10的端部靠近内侧。
对于构成第一电极层22的材料并不特别限定，但优选举出Cu、Ag、Au、Al、Ni、Cr或Ti或者包含这些金属中的至少一种的合金等。
介电膜23设置为在除去开口的部分覆盖第一电极层22，介电膜23的端部也设置在从第一电极层22的端部到半导体基板10的端部的绝缘层21的表面上。
对于构成介电膜23的材料并不特别限定，优选地举出SiO 2、SiN、Al 2O 3、HfO 2、Ta 2O 5等氧化物或者氮化物。
第二电极层24隔着介电膜23与第一电极层22对置地设置。
对于构成第二电极层24的材料，并不特别限定，但优选地举出Cu、Ag、Au、Al、Ni、Cr或Ti或者包含这些金属中的至少一种的合金等。
保护层25设置为在除去与第二电极层24重叠的开口的部分覆盖介电膜23以及第二电极层24。并且，在保护层25，在与介电膜23的开口(与第一电极层22重叠的开口)重叠的位置设置有开口。通过设置有保护层25，保护电容器元件，特别是，介电膜23免受水分的影响。
对于构成保护层25的材料，并不特别限定，但优选地举出聚酰亚胺树脂、阻焊剂中的树脂等树脂材料。
也可以在介电膜23和保护层25之间设置耐湿膜。在该情况下，耐湿膜设置为在除去与第二电极层24重叠的开口和与第一电极层22重叠的开口的部分覆盖介电膜23以及第二电极层24。通过设置耐湿膜，提高电容器元件，特别是，介电膜23的耐湿性。
对于构成耐湿膜的材料，并不特别限定，但优选地举出SiO 2、SiN等耐湿性材料。
对于构成外部电极26的材料，并不特别限定，但优选地举出Cu、Ni、Ag、Au或者Al等。外部电极26可以是单层结构，也可以是多层结构。外部电极26的最表面优选由Au或者Sn构成。
具有上述结构的电容器在制成本发明的支承基板后，例如能够通过国际公开第2019/021827号等所记载的公知的方法来制造。
图13是示意性地表示具备本发明的支承基板的电容器的另一个例子的剖视图。
图13所示的电容器210具备半导体基板10、电荷捕获层11、绝缘层21、第一电极层22、介电膜23、第二电极层24、第三电极层27、保护层25以及外部电极26，其中，电荷捕获层11设置在半导体基板10上，相对于半导体基板10，结晶缺陷的密度高，绝缘层21设置在电荷捕获层11上，第一电极层22设置在绝缘层21上，介电膜23设置在第一电极层22上，第二电极层24设置在介电膜23上，第三电极层27与第二电极层24分离地设置在介电膜23上，保护层25覆盖第二电极层24以及第三电极层27，外部电极26贯通保护层25。外部电极26包含与第三电极层27连接的第一外部电极26A和与第二电极层24连接的第二外部电极26B。第一外部电极26A贯通保护层25，第二外部电极26B贯通保护层25。
在图11所示的电容器200的结构中，在左侧形成有电容器，于此相对在图13所示的电容器210的结构中，左右形成有电容器。在图13所示的结构中，仅将图11所示的结构中第一外部电极26A与第一电极层22连接的部分置换为依次设置有第一电极层22、介电膜23、第三电极层27的结构物。因此，图13所示的结构不需要相对于图11所示的结构取得追加的元件形成空间。因此，能够保持着相同的元件的面积，制造低电容的电容器。这样的结构在无法形成一定以上的厚度的介电膜的情况下也有效。
图14是示意性地表示具备本发明的支承基板的弹性表面波元件的一个例子的剖视图。
图14所示的弹性表面波元件300具备半导体基板10、电荷捕获层11、绝缘层21、单晶压电薄膜31、IDT(InterDigital Transducer：叉指换能器)电极32、保护层35以及外部电极36，其中，电荷捕获层11设置在半导体基板10上，相对于半导体基板10，结晶缺陷的密度高，绝缘层21设置在电荷捕获层11上，单晶压电薄膜31设置在绝缘层21上，IDT电极32设置在单晶压电薄膜31上，保护层35覆盖IDT电极32，外部电极36贯通保护层35。
在弹性表面波元件300中，由半导体基板10、电荷捕获层11以及绝缘层21构成本发明的支承基板。绝缘层21的结构可以是在本发明的第一实施方式中说明的结构，也可以是在第二实施方式中说明的结构。
图15是示意性地表示具备本发明的支承基板的体弹性波元件的一个例子的剖视图。
图15所示的体弹性波元件400具备：半导体基板10、电荷捕获层11、绝缘层21、第一电极层42、压电膜43、保护层45以及外部电极46，其中，电荷捕获层11设置在半导体基板10上，相对于半导体基板10，结晶缺陷的密度高，绝缘层21设置在电荷捕获层11上，第一电极层42设置在绝缘层21上，压电膜43设置在第一电极层42上，第二电极层44设置在压电膜43上，保护层45覆盖第一电极层42、压电膜43以及第二电极层44，外部电极46贯通保护层45。外部电极46包含与第一电极层22连接的第一外部电极46A和与第二电极层24连接的第二外部电极46B。第一外部电极46A贯通保护层45，第二外部电极46B贯通保护层45。
在图15所示的体弹性波元件400中，在至少处于第一电极层42和第二电极层44重叠的区域的下部的半导体基板10的一部分形成有空洞47。因此，体弹性波元件400具有所谓的薄膜结构。
在体弹性波元件400中，由半导体基板10、电荷捕获层11以及绝缘层21构成本发明的支承基板。绝缘层21的结构可以是在本发明的第一实施方式中说明的结构，也可以是在第二实施方式中说明的结构。
由于作为本发明的无源电子部件的一个例子的本发明的半导体装置具有较高的Q特性，因此优选作为匹配电路或者滤波电路的电容器来使用。具备本发明的半导体装置的匹配电路或者滤波电路也是本发明之一。
图16是表示匹配电路的一个例子的说明图。
例如，通过在图16所示的匹配电路的电容器C中使用本发明的半导体装置，能够抑制整个电路的功耗。
图17是表示滤波电路的一个例子的说明图。
例如，通过在图17所示的滤波电路的电容器C1中使用本发明的半导体装置，能够抑制整个电路的功耗。
附图标记说明
1、1A、1a、2…支承基板(无源电子部件用的支承基板)；10、100…半导体基板；11…电荷捕获层；12…反转区域；13…耗尽层；21、121…绝缘层；21A…第一绝缘层；21B…第二绝缘层；22、42…第一电极层；23…介电膜；24、44…第二电极层；25、35、45…保护层；26、36、46…外部电极；26A、46A…第一外部电极；26B、46B…第二外部电极；27…第三电极层；31…单晶压电薄膜；32…IDT电极；43…压电膜；47…空洞；122、123…电极；200、210…电容器(半导体装置)；300…弹性表面波元件(半导体装置)；400…体弹性波元件(半导体装置)。

Claims (20)

1.一种无源电子部件用的支承基板，具备：
半导体基板；
电荷捕获层，设置在上述半导体基板上，相对于上述半导体基板，上述电荷捕获层的结晶缺陷的密度高；以及
绝缘层，设置在上述电荷捕获层上，
上述绝缘层由硅氮化物构成，
上述绝缘层中含有的N相对于Si和N的总量的原子浓度比为45atom％以下。
2.根据权利要求1所述的支承基板，其中，
上述半导体基板是单晶Si基板。
3.根据权利要求1或2所述的支承基板，其中，
上述电荷捕获层的构成材料是多晶Si或者非晶Si。
4.根据权利要求1～3中任一项所述的支承基板，其中，
上述绝缘层中含有的N相对于Si和N的总量的原子浓度比为44atom％以下。
5.根据权利要求1～4中任一项所述的支承基板，其中，
上述绝缘层的内部的固定电荷为正。
6.根据权利要求5所述的支承基板，其中，
上述半导体基板的导电型以及上述电荷捕获层的导电型的组合为p型－p型、或p型－n型、或n型－p型。
7.根据权利要求1～3中任一项所述的支承基板，其中，
上述绝缘层中含有的N相对于Si和N的总量的原子浓度比为超过44atom％且45atom％以下。
8.根据权利要求1～3以及7中任一项所述的支承基板，其中，
上述绝缘层的内部的固定电荷为负。
9.根据权利要求8所述的支承基板，其中，
上述半导体基板的导电型以及上述电荷捕获层的导电型的组合为n型－n型、或n型－p型、或p型－n型。
10.一种无源电子部件用的支承基板，具备：
半导体基板；
电荷捕获层，设置在上述半导体基板上，相对于上述半导体基板，上述电荷捕获层的结晶缺陷的密度高；以及
绝缘层，设置在上述电荷捕获层上，
上述绝缘层包含第一绝缘层和第二绝缘层，其中，上述第一绝缘层设置在上述电荷捕获层上，上述第二绝缘层设置在上述第一绝缘层上，
在上述第一绝缘层和上述第二绝缘层中内部的固定电荷的极性相反，
上述第一绝缘层的厚度为0.5nm以上且3nm以下。
11.根据权利要求10所述的支承基板，其中，
上述半导体基板是单晶Si基板。
12.根据权利要求10或11所述的支承基板，其中，
上述电荷捕获层的构成材料是多晶Si或者非晶Si。
13.根据权利要求10～12中任一项所述的支承基板，其中，
上述第一绝缘层的构成材料是包含Si以及从由O、N、F以及C构成的组中选择的至少一种材料的化合物、或者包含Al和O的化合物。
14.根据权利要求10～13中任一项所述的支承基板，其中，
上述第一绝缘层通过上述电荷捕获层的表面的热氧化处理、或基于等离子体的氧化处理、或基于等离子体的氮化处理、或基于等离子体的氟化处理、或基于等离子体的碳化处理来形成。
15.根据权利要求10～14中任一项所述的支承基板，其中，
上述第二绝缘层的构成材料是SiN或者SiO 2。
16.根据权利要求10～15中任一项所述的支承基板，其中，
上述第二绝缘层的厚度为3nm以上。
17.一种无源电子部件，具备，
权利要求1～16中任一项所述的支承基板。
18.一种半导体装置，具备：
权利要求1～16中任一项所述的支承基板；
第一电极层，设置在上述支承基板上；
介电膜，设置在上述第一电极层上；
第二电极层，设置在上述介电膜上；
保护层，覆盖上述第一电极层和上述第二电极层；以及
外部电极，贯通上述保护层。
19.一种匹配电路，具备权利要求18所述的半导体装置。
20.一种滤波电路，具备权利要求18所述的半导体装置。
CN202280033513.5A 2021-05-10 2022-05-09 无源电子部件用的支承基板、无源电子部件、半导体装置、匹配电路以及滤波电路 Pending CN117397030A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021079850 2021-05-10
JP2021-079850 2021-05-10
PCT/JP2022/019621 WO2022239719A1 (ja) 2021-05-10 2022-05-09 受動電子部品用の支持基板、受動電子部品、半導体装置、マッチング回路及びフィルタ回路

Publications (1)

Publication Number Publication Date
CN117397030A true CN117397030A (zh) 2024-01-12

Family

ID=84029622

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280033513.5A Pending CN117397030A (zh) 2021-05-10 2022-05-09 无源电子部件用的支承基板、无源电子部件、半导体装置、匹配电路以及滤波电路

Country Status (4)

Country Link
US (1) US20240063224A1 (zh)
JP (1) JPWO2022239719A1 (zh)
CN (1) CN117397030A (zh)
WO (1) WO2022239719A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE513116C2 (sv) * 1998-11-13 2000-07-10 Ericsson Telefon Ab L M Polykiselresistor och sätt att framställa sådan
US7936043B2 (en) * 2006-03-17 2011-05-03 Sychip Inc. Integrated passive device substrates
JP7318279B2 (ja) * 2019-04-03 2023-08-01 株式会社村田製作所 キャパシタ
JP7439392B2 (ja) * 2019-05-13 2024-02-28 株式会社村田製作所 キャパシタ

Also Published As

Publication number Publication date
US20240063224A1 (en) 2024-02-22
JPWO2022239719A1 (zh) 2022-11-17
WO2022239719A1 (ja) 2022-11-17

Similar Documents

Publication Publication Date Title
JP5842911B2 (ja) 圧電デバイス、圧電デバイスの製造方法
JP3842745B2 (ja) 半導体装置およびその製造方法
US8076705B2 (en) Capacitor device providing sufficient reliability
US9530893B2 (en) Semiconductor device, measurement apparatus, and measurement method of relative permittivity
KR0164874B1 (ko) 비결정질 유전체막을 갖는 전압 가변 캐패시터
CN110945643B (zh) 电容器
US11728426B2 (en) Ferroelectric MFM inductor and related circuits
US20180183407A1 (en) Bulk acoustic wave resonator and filter including the same
US20080135936A1 (en) Semiconductor device and manufacturing method thereof
US7868421B2 (en) Analog capacitor
US20050104142A1 (en) CVD tantalum compounds for FET get electrodes
TW200810127A (en) Thin film transistor substrate and display device
US20090218912A1 (en) Bulk Acoustic Wave Device with a Semiconductor Layer
JP4582542B2 (ja) ダイヤモンド電界効果トランジスタ及びその製造方法
JP2009177192A (ja) 半導体デバイスとゲート誘電体組み合わせ層の形成方法
CN117397030A (zh) 无源电子部件用的支承基板、无源电子部件、半导体装置、匹配电路以及滤波电路
CN111902899B (zh) 电容器及其制造方法
KR100658259B1 (ko) 반도체장치 및 그 제조방법
JP5087189B2 (ja) 誘電体積層薄膜及びそれを利用した電子部品
JP2001094382A (ja) 弾性表面波装置およびその製造方法
CN111263978B (zh) 半导体装置
CN111279466B (zh) 半导体装置
KR102551248B1 (ko) 체적 음향 공진기 및 그 제조 방법
KR100305719B1 (ko) 하부 전하저장 전극 형성 방법
JP2017034454A (ja) 電子部品及び電子部品の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination