JP5087189B2 - 誘電体積層薄膜及びそれを利用した電子部品 - Google Patents
誘電体積層薄膜及びそれを利用した電子部品 Download PDFInfo
- Publication number
- JP5087189B2 JP5087189B2 JP2001234763A JP2001234763A JP5087189B2 JP 5087189 B2 JP5087189 B2 JP 5087189B2 JP 2001234763 A JP2001234763 A JP 2001234763A JP 2001234763 A JP2001234763 A JP 2001234763A JP 5087189 B2 JP5087189 B2 JP 5087189B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- dielectric
- thin film
- layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、誘電体積層薄膜,それを利用した薄膜キャパシタ及び電子部品に関し、具体的には、リーク電流の低減に関するものである。
【0002】
【背景技術】
ペロブスカイト型の結晶構造をもつ酸化物誘電体薄膜は優れた種々の誘電特性を示し、高誘電性を利用した高集積化に対応したDRAM用キャパシタ,強誘電性を利用した不揮発性メモリ用キャパシタ,優れた高周波特性や直流バイアスに対する誘電率の非線形性を利用した高周波バイパスキャパシタ,各種フィルタ,フェイズシフタなどのデバイスに対する応用が検討されている。特に、ペロブスカイト酸化物系であるSrTiO3,BaTiO3,CaTiO3,及びそれら固溶体は、高誘電率や高絶縁性を有することから、キャパシタデバイスに好適な材料として注目されている。
【0003】
一般に、これらペロブスカイト酸化物系やそれらの複合系においては、化学量論組成は一般的にRMO3で表される。このうち、陽イオン元素R及びMは、単一元素で構成されることは希であり、各デバイスで要求される特性を満足するため、R及びMの一部の他の元素による置換,他の元素のドーピング,更には非化学量論組成R/M比の制御による特性変調が行われ、各用途の所望特性に対する最適化が行われている。特に、キャパシタに関する応用においては、電圧印可時におけるリーク電流の低減や抵抗劣化現象の低減は重要な課題である。例えば特開平6−112082号の薄膜容量素子や特開平7−17713号の高誘電率薄膜では、母相を構成する陽イオンとは価数の異なるアクセプタタイプないしドナータイプの微量陽イオン元素を添加する手法が試みられている。また、特開平7−17713号の高誘電率薄膜では、化学量論組成を故意にずらす手法が試みられている。
【0004】
ところで、ペロブスカイト型誘電体薄膜のリーク特性は、主に電極−誘電体界面に形成されるショットキーバリアの高さと誘電体バルクの絶縁性によって支配されることが知られている。上述した微量不純物添加の例は、バルクの絶縁性向上を主目的にしたもので、例えばMn,Coなどのアクセプタ添加によって外因性の酸素空孔を導入することによりキャリア密度を低減し、絶縁性の向上を狙ったものである。これによれば、不純物のある程度のドープ量までは、ドープ量の増加とともにリーク電流は低減される。
【0005】
【発明が解決しようとする課題】
しかしながら、更にドープ量を増大して更なるリーク電流の低減を図ったとしても、高電界でのリーク電流は低減されるものの、酸素空孔量の増大により低電界でのリーク電流は増大してしまう。また、界面ショットキーバリアの障壁高さは、不純物のドープ量がある一定量を超えると、極端に低下してしまう。
【0006】
一方、ショットキーバリア高さに基づく界面制御によるリーク電流の低減は、電極金属として仕事関数の大きいPtなどの金属を選択することによって実現できるが、その選択肢は少なく、制御幅も小さい。更に、ショットキーバリアの障壁高さは、誘電体のバンドギャップを大きくすることによって著しく改善されるが、バンドギャップの大きい材料は誘電率が小さいという基本的な問題が存在する。
【0007】
本発明は、以上の点に着目したもので、電極と誘電体薄膜との界面バリアによるリーク電流低減と、誘電体薄膜バルクの絶縁性向上によるリーク電流低減という2つのメカニズムを有効に利用して最適化されたリーク電流特性を得ることで、従来の単層構造のペロブスカイト誘電体薄膜では得られない、優れた高誘電性,高絶縁性を備えた誘電体積層薄膜,それを利用した薄膜キャパシタ及び電子部品を提供することを目的とする。
【0008】
【課題を解決するための手段】
前記目的を達成するため、本発明は、{A1}及び{A2}が、Mg,Al,Cr,Mn,Co,V,Fe,Ni,Cu,Zn,Ag,Ho,La,Y,Er,Nbからなる群より選ばれた元素であるとし、{R1}x{M1}yOzの組成を有し、微量添加物元素{A1}を10モル%以下の割合で含むペロブスカイト構造相を基本とし、{R1}をSr,Ba,Caより選ばれる少なくとも1種の元素とし、{M1}をTiとする第1の誘電体層と、該第1の誘電体層と電極との間に挿入され、第1の誘電体層と異なる{R2}p{M2}qOrの組成を有し、微量添加物元素{A2}を1モル%以下の割合で含むペロブスカイト構造相を基本とし、{R2}をSr,{M2}をZr,{A2}をMnとする第2の誘電体層とを積層するとともに、前記第2の誘電体層の厚みを、トンネル電流が生じない厚さであって、ショットキーバリアが有効に機能する最小厚みに設定したことを特徴とする。本発明の前記及び他の目的,特徴,利点は、以下の詳細な説明及び添付図面から明瞭になろう。
【0009】
【発明の実施の形態】
<基本的な形態>……最初に、本発明の誘電体積層薄膜の基本的な形態を説明する。図1(A)には基本形態が示されており、誘電体積層薄膜10は、第1の誘電体層(以下「バルク誘電体層」という)12と、第2の誘電体層(以下「中間誘電体層」という)14による積層構造となっている。電極16は、前記中間誘電体層14側に設けられている。すなわち、バルク誘電体層12と電極16との間に中間誘電体層14が挟まれた構造となっている。なお、誘電体積層薄膜10は、例えば酸化マグネシウムなどの低誘電率基板上に形成される。
【0010】
バルク誘電体層12は、微量添加物元素{A1}を10モル%以下の割合で含むとともに、ペロブスカイト構造相を基本とする{R1}x{M1}yOz(ただしy=1)の組成をもつ。中間誘電体層14は、微量添加物元素{A2}を1モル%以下の割合で含むとともに、ペロブスカイト構造相を基本とする{R2}p{M2}qOr(ただしq=1)の組成をもつ。ただし、{R1},{R2}は、Ca,Mg,Sr,Ba,Pb及びCdからなる群より選ばれた少なくとも1種の元素であり、{M1},{M2}は、Ti及びZrからなる群より選ばれた少なくとも1種の元素である。また、{A1}及び{A2}は、Mg,Al,Cr,Mn,Co,V,Fe,Ni,Cu,Zn,Ag,Ho,La,Y,Er,Nbからなる群より選ばれる元素であり、必ずしも添加する必要はない。
【0011】
バルク誘電体層12は、{R1}と{M1}の比x/yを1.0〜1.3とすることにより高い誘電率が得られ、{R1}と{M1}の比x/yを0.8〜1.0とすることにより、リーク電流の低減、並びに誘電緩和電流の低減が図られる。また、高周波デバイスの一つである高容量キャパシタに適用する場合においては、{R1}元素としてSr,Ba、{M1}元素としてTiがそれぞれ好ましい。次に、微量添加物元素{A1}としては、各用途の要求特性に従って選択され、例えば疲労特性(耐圧特性)向上のためには、ドナーとして寄与すると考えられるHo,La,Y,Nbからなる群より選ばれた少なくとも1種の元素であることが好ましい。一方、高電圧印加時におけるリーク電流の低減のためには、アクセプタとして寄与すると考えられるCr,Mn,Co,V,Mg,Alからなる群より選ばれた少なくとも1種の元素であることが好ましい。
【0012】
中間誘電体層14は、ショットキーバリアの障壁高さを高くするため、{R2}元素としてSrが好ましく、{M2}元素としてバンドギャップを増大させるZrを主体とした組成が好ましい。また、中間誘電体層14の微量添加物元素{A2}としては、アクセプタとして寄与すると考えられるCr,Mn,Co,V,Mg,Alからなる群より選ばれた少なくとも1種の元素であることが好ましい。そして、その添加量は、誘電緩和電流の増加及びショットキーバリアの低下を抑制するため、1モル%以下であることが好ましい。
【0013】
このように、本形態の誘電体積層薄膜10は、電極16とバルク誘電体層12の間にリーク特性を制御するペロブスカイト構造層である中間誘電体層14を形成することによって、電極−誘電体界面に形成されるショットキーバリアの障壁高さが増大し、電界が印加された場合のリーク電流が著しく低減される。特に、中間誘電体層14としてバンドギャップの大きな材料を用いた場合、中間誘電体層14の厚みを、トンネル電流が生じず、ショットキーバリアが有効に機能する最小厚みに設定することにより、低誘電率をもつ中間誘電体層14の挿入に伴う容量低下を最小限に抑え、バルク誘電体層12の誘電特性を大幅に損なうことなく、優れたリーク電流特性を付与することが可能となる。
【0014】
図2には、中間誘電体層14としてバンドギャップの大きな材料を用いた場合の中間誘電体層14付近のバンド構造モデルが示されている。同図(A)に示すように、中間誘電体層14によって、電極16とバルク誘電体層12との間に形成されるショットキーバリアSBが高くなる。このため、矢印FLで示す電子の移動によるリーク電流が著しく低減されるようになる。同図(B)は、バルク誘電体層12と中間誘電体層14の等価回路で、コンデンサC12とC14が直列に接続された回路となるが、中間誘電体層14のバンドギャップが広い場合、誘電率は著しく低下するため、全体の容量はバルク誘電体層単層構造のものに比べて小さくなる。ここで、バルク誘電体層12の厚さをd12,中間誘電体層14の厚さをd14とし、直接接続全体のコンデンサ容量をCs、同じ厚みをもつバルク誘電体層単層構造のコンデンサ容量をCmとする。このときの厚さ比d12/d14と、容量比Cm/Csの関係を示すと、図2(C)のようになり、中間誘電体層14の厚さd14を薄くするほど、全体容量がバルク誘電体層単層構造の容量に近づいていくことが分かる。従って、中間誘電体層14の厚みを、トンネル電流が生じない厚さであって、ショットキーバリアが有効に機能する最小厚みに設定することで、バルク誘電体層12の誘電特性を大幅に損なうことなく、優れたリーク電流特性が得られる。
【0015】
また、中間誘電体層14として、バルク誘電体層12の誘電率温度係数と逆符号の誘電率温度計数を有するものを選択することにより、デバイスの熱的安定性を制限する誘電率の温度安定性を著しく向上することが可能となる。更に、中間誘電体層14は、ペロブスカイト構造を基本とした結晶性薄膜であるため、同様の構造を有するバルク誘電体層12と格子整合性が良好である。従って、単層構造の誘電体薄膜と比較しても配向制御性が損なわれることはない。また、バルク誘電体層12上に中間誘電体層14をエピタキシャル成長させることも可能である。
【0016】
以上の図1(A)のような電極/中間誘電体層/バルク誘電体層/低誘電率基板の積層構造をもつ形態は、高周波回路で用いられるインターディジットキャパシタやコプレーナ型フェイズシフタなどに適用される。
【0017】
図1(B)には、他の基本形態が示されている。この例は、電極16,18間に誘電体積層薄膜20が挟まれた一般的なキャパシタ構造となっている。誘電体積層薄膜20は、バルク誘電体層12と電極16,18との間に中間誘電体層14,15がそれぞれ設けられた積層構造となっている。このため、電極16,18のいずれに正負の電圧を印加しても、優れたリーク電流特性が得られる。なお、中間誘電体層14,15は、同じ組成の膜である必要はなく、リーク電流の正負電圧印加時における非対称性に応じて、各々の組成を最適化する方法も有効である。
【0018】
以上の図1(B)のような電極/中間誘電体層/バルク誘電体層/中間誘電体層/電極の積層構造をもつ形態は、MIM(Metal Insulator Metal)キャパシタなどに適用される。
【0019】
上述した各基本形態における誘電体積層薄膜の各誘電体層は、レーザアブレーション法,MBE(Molecular Beam Epitaxy)法,CVD(Chemical Vapor Deposition)法,ゾルゲル法,スパッタリング法などの薄膜作製手法によって形成することができる。バルク誘電体層と中間誘電体層の膜厚比率は、気相成長法における成膜時間やゾルゲル溶液の塗布量などを変えることによって任意に設定できる。
【0020】
<実施例1>……次に、本発明の実施例1について、図3(A)及び図4(A)を参照しながら説明する。この実施例1は、誘電体積層薄膜及びそれを用いた薄膜キャパシタの例で、図3(A)には断面が示されている。
【0021】
まず、製造手順から説明すると、表面にSiO2層32が形成された6インチのSi基板30を用意する。そして、このSi基板30のSiO2層32上に、RFスパッタ法により基板温度250℃でTa層34を10nmの厚さに形成する。このTa層34は、SiO2層32と後述するPt層36との反応を防ぐバリアとして作用するとともに、それらの接着層としても作用する。次に、下部電極として、Pt層36を、基板温度250℃で、スパッタ法により250nmの膜厚に積層する。
【0022】
続いて、2種類の誘電体ターゲットを備えたRFスパッタ装置に基板を導入し、中間誘電体層38として、1モル%のMnを含むとともに、組成をSrmTinO3で表したときm/n=1.2のSr過剰組成(20%Sr過剰)の誘電体薄膜を50nm成膜する。次に、バルク誘電体層40として、5モル%のMnを含むとともに、m/n=1.2のSr過剰組成の誘電体薄膜を50nm成膜する。次に、前記中間誘電体層38と同様の誘電体薄膜によって中間誘電体層42を成膜し、3層の誘電体積層薄膜44を積層形成する。その後、上部電極として、Pt層46を、基板温度120℃でEB真空蒸着法により100nmの膜厚に成膜する。
【0023】
以上のようにして、電極36,46に誘電体積層薄膜44が挟まれたキャパシタ(容量素子)構造を得る。そして、該薄膜キャパシタの電気特性を調べるために、上部電極であるPt層46をリソグラフィ法によりエッチングし、100μm×100μmの大きさに加工する。一方、特性比較のため、前記実施例とまったく同様の方法で、不純物を含まない20%Sr過剰のSrTiO3焼結体ターゲットを使用して、同様の積層構造の薄膜キャパシタを作製した。
【0024】
以上のようにして得た実施例及び比較例の上部電極に負電圧を印加した場合の電流−電圧特性を、図4(A)に示す。同図には、20%Sr過剰のSrTiO3(図中にはSTOと表示)を電極で挟んだ比較例1(実施例の中間誘電体層のみに相当),これに5モル%のMnを加えた比較例2(実施例のバルク誘電体層のみに相当),積層構造の本実施例の特性がそれぞれ示されている。
【0025】
まず、比較例1は、電圧の高いところでリーク電流が大きいのに対し、比較例2は、電圧の低いところでリーク電流が大きい。これに対し、本実施例は、電圧の低いところでは比較例1とほぼ同様にリーク電流が小さく、電圧の高いところでは、比較例1,2のいずれに対してもリーク電流は小さくなっており、全体としてリーク電流が低く抑えられた良好な特性となっている。すなわち、中間誘電体層による低電圧領域におけるリーク電流低減と、バルク誘電体層による高電圧領域におけるリーク電流低減という2つのメカニズムの相乗効果によって良好なリーク電流特性を得ている。なお本例では、中間誘電体層はバルク誘電体層とほぼ同等の誘電率をもつため、容量低下の問題は生じない。
【0026】
<実施例2>……次に、本発明の実施例2について、図3(B)及び図4(B)を参照しながら説明する。なお、上述した実施例1と対応する構成要素には、同一の符号を用いる。この実施例2も、同様に誘電体積層薄膜及びそれを用いた薄膜キャパシタの例で、図3(B)には断面が示されている。
【0027】
まず、製造手順から説明すると、前記Si基板30のSiO2層32上に、RFスパッタ法により基板温度250℃でTiOx層54を10nmの厚さに形成する。このTiOx層54は、SiO2層32と後述するPt層36との反応を防ぐバリアとして作用するとともに、それらの接着層としても作用する。次に、下部電極として、Pt層36を250nmの膜厚に積層する。
【0028】
続いて、2種類の誘電体ターゲットを備えたPLD装置に基板を導入し、中間誘電体層58として、SrZrO3による誘電体薄膜を6nm又は10nm成膜する。次に、バルク誘電体層60として、SrTiO3による誘電体薄膜をそれぞれ148nm又は140nm成膜する。次に、前記中間誘電体層58と同様の誘電体薄膜によって中間誘電体層62を成膜し、3層の誘電体積層薄膜64を積層形成する。その後、上部電極として、Pt層46を、基板温度120℃でEB真空蒸着法により100nmの膜厚に成膜する。
【0029】
以上のようにして、電極36,46に誘電体積層薄膜64が挟まれたキャパシタ(容量素子)構造を得る。そして、該薄膜キャパシタの電気特性を調べるために、上部電極であるPt層46をリソグラフィ法によりエッチングし、100μm×100μmの大きさに加工する。一方、特性比較のため、前記実施例と同様に比較例を作製する。
【0030】
以上のようにして得た実施例及び比較例の上部電極に負電圧を印加した場合の電流−電圧特性を、図4(B)に示す。同図には、SrTiO3(図中にはSTOと表示)を電極で挟んだ比較例1(実施例のバルク誘電体層のみに相当),SrZrO3(図中にはSZOと表示)を電極で挟んだ比較例2(実施例の中間誘電体層のみに相当),膜厚をSZO6nm/STO144nmとした実施例2,膜厚をSZO10nm/STO140nmとした実施例2の特性がそれぞれ示されている。
【0031】
これらを比較すると、SrTiO3単層と比較して、本実施例は高電界領域においてSrZrO3単層に匹敵する低いリーク電流値となっている。高電界におけるリーク電流は、SrZrO3である中間誘電体層58,62の膜厚を大きくするほど減少する。これは、SrZrO3のほうがSrTiO3よりもバンドギャップが広いことに起因する。しかし、SrTiO3は、誘電率がε=300であるのに対し、SrZrO3の誘電率はε=26と低い。従って、誘電率も考慮すると、本実施例の誘電体積層薄膜の方が優れていることになる。また、SrZrO3とSrTiO3は正負逆の誘電率温度係数をもつため、これら膜厚比を適切に設計することにより誘電率温度係数が小さく、温度安定性に優れる誘電体積層膜が得られる。
【0032】
本発明には数多くの実施形態があり、以上の開示に基づいて多様に改変することが可能である。例えば、次のようなものも含まれる。
(1)上述した製造方法や製造条件は一例であり、何ら前記実施例に限定されるものではない。
(2)本発明は、上述した薄膜キャパシタの他、DRAM(Dynamic Random Access Memory)やMMIC(Microwave Monolithic Integrated Circuit)用のキャパシタ,高周波デバイスのフェイズシフタ,レゾネータ,チューナブルキャパシタなどにも適用可能である。
【0033】
【発明の効果】
以上説明したように、本発明によれば、{A1}及び{A2}が、Mg,Al,Cr,Mn,Co,V,Fe,Ni,Cu,Zn,Ag,Ho,La,Y,Er,Nbからなる群より選ばれた元素であるとし、{R1} x {M1} y O z の組成を有し、微量添加物元素{A1}を10モル%以下の割合で含むペロブスカイト構造相を基本とし、{R1}をSr,Ba,Caより選ばれる少なくとも1種の元素とし、{M1}をTiとする第1の誘電体層と、該第1の誘電体層と電極との間に挿入され、第1の誘電体層と異なる{R2} p {M2} q O r の組成を有し、微量添加物元素{A2}を1モル%以下の割合で含むペロブスカイト構造相を基本とし、{R2}をSr,{M2}をZr,{A2}をMnとする第2の誘電体層とを積層するとともに、前記第2の誘電体層の厚みを、トンネル電流が生じない厚さであって、ショットキーバリアが有効に機能する最小厚みに設定することで、第1の誘電体層によるリーク電流低減と、電極と第2の誘電体層との界面バリアによるリーク電流低減とを図ることとしたので、全体として良好にリーク電流が低減されるようになり、高誘電性,高絶縁性の誘電体積層薄膜を得ることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の基本形態にかかる薄膜キャパシタの積層構造を示す断面図である。
【図2】前記基本形態の作用を示す図である。(A)は電極−誘電体積層薄膜界面におけるバンドモデル,(B)は誘電体積層薄膜の等価回路,(C)は膜厚比とキャパシタ比の関係を示すグラフである。
【図3】本発明の実施例の積層構造を示す断面図である。
【図4】前記実施例の電流−電圧特性を、比較例とともに示すグラフである。
【符号の説明】
10…誘電体積層薄膜
12…バルク誘電体層
14,15…中間誘電体層
16,18…電極
20…誘電体積層薄膜
30…Si基板
32…SiO2層
34…Ta層
36,46…電極(Pt層)
38…中間誘電体層
40…バルク誘電体層
42…中間誘電体層
44…誘電体積層薄膜
54…TiOx層
58,62…中間誘電体層
60…バルク誘電体層
64…誘電体積層薄膜
SB…ショットキーバリア
C12,C14…コンデンサ
Cm,Cs…コンデンサ容量
Claims (3)
- {A1}及び{A2}が、Mg,Al,Cr,Mn,Co,V,Fe,Ni,Cu,Zn,Ag,Ho,La,Y,Er,Nbからなる群より選ばれた元素であるとし、
{R1}x{M1}yOzの組成を有し、微量添加物元素{A1}を10モル%以下の割合で含むペロブスカイト構造相を基本とし、{R1}をSr,Ba,Caより選ばれる少なくとも1種の元素とし、{M1}をTiとする第1の誘電体層と、
該第1の誘電体層と電極との間に挿入され、第1の誘電体層と異なる{R2}p{M2}qOrの組成を有し、微量添加物元素{A2}を1モル%以下の割合で含むペロブスカイト構造相を基本とし、{R2}をSr,{M2}をZr,{A2}をMnとする第2の誘電体層とを積層するとともに、
前記第2の誘電体層の厚みを、トンネル電流が生じない厚さであって、ショットキーバリアが有効に機能する最小厚みに設定したことを特徴とする誘電体積層薄膜。 - 前記第2の誘電体層の誘電率温度係数が、前記第1の誘電体層の誘電率温度係数と逆符号であることを特徴とする請求項1記載の誘電体積層薄膜。
- 請求項1又は2記載の誘電体積層薄膜を含むことを特徴とする電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001234763A JP5087189B2 (ja) | 2001-08-02 | 2001-08-02 | 誘電体積層薄膜及びそれを利用した電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001234763A JP5087189B2 (ja) | 2001-08-02 | 2001-08-02 | 誘電体積層薄膜及びそれを利用した電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003045987A JP2003045987A (ja) | 2003-02-14 |
JP5087189B2 true JP5087189B2 (ja) | 2012-11-28 |
Family
ID=19066312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001234763A Expired - Fee Related JP5087189B2 (ja) | 2001-08-02 | 2001-08-02 | 誘電体積層薄膜及びそれを利用した電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5087189B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200009519A (ko) * | 2018-07-19 | 2020-01-30 | 삼성전기주식회사 | 적층형 커패시터 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100947064B1 (ko) * | 2003-08-13 | 2010-03-10 | 삼성전자주식회사 | 반도체 장치의 커패시터 및 이를 구비하는 메모리 장치 |
WO2008044573A1 (fr) * | 2006-10-05 | 2008-04-17 | Mitsui Mining & Smelting Co., Ltd. | Matériau de formation de couche de condensateur, procédé de fabrication d'un matériau de formation de couche de condensateur, et plaque de connexion imprimée comprenant un condensateur intégré obtenu à l'aide du matériau de formation de couche de condensateur |
TW201030781A (en) * | 2009-02-12 | 2010-08-16 | Lite On Capital Inc | Thin film capacitor |
KR102345115B1 (ko) * | 2018-07-19 | 2021-12-30 | 삼성전기주식회사 | 적층형 커패시터 |
KR20220006403A (ko) | 2020-07-08 | 2022-01-17 | 삼성전자주식회사 | 페로브스카이트 물질을 포함하는 커패시터, 이를 포함하는 반도체 장치 및 커패시터 제조방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6139780A (en) * | 1998-05-28 | 2000-10-31 | Sharp Kabushiki Kaisha | Dynamic random access memories with dielectric compositions stable to reduction |
JP4074894B2 (ja) * | 1998-10-06 | 2008-04-16 | ヤマハ株式会社 | 強誘電体メモリ及びその製造方法 |
JP3246483B2 (ja) * | 1999-07-01 | 2002-01-15 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP4977289B2 (ja) * | 2000-05-23 | 2012-07-18 | 株式会社アルバック | キャパシタ誘電体膜及びスパッタリングターゲット |
JP2001358303A (ja) * | 2000-06-14 | 2001-12-26 | Nec Corp | 薄膜キャパシタおよびその製造方法 |
-
2001
- 2001-08-02 JP JP2001234763A patent/JP5087189B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200009519A (ko) * | 2018-07-19 | 2020-01-30 | 삼성전기주식회사 | 적층형 커패시터 |
KR102105384B1 (ko) * | 2018-07-19 | 2020-04-28 | 삼성전기주식회사 | 적층형 커패시터 |
US10867749B2 (en) | 2018-07-19 | 2020-12-15 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor |
Also Published As
Publication number | Publication date |
---|---|
JP2003045987A (ja) | 2003-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5390072A (en) | Thin film capacitors | |
US5587870A (en) | Nanocrystalline layer thin film capacitors | |
US6060735A (en) | Thin film dielectric device | |
JPH07500457A (ja) | 電圧可変コンデンサ | |
US5907470A (en) | Dielectric thin film capacitor element | |
WO2015033791A1 (ja) | 圧電薄膜素子及びその製造方法 | |
US20100182730A1 (en) | Ferroelectric varactor with improved tuning range | |
US20010015448A1 (en) | Ferroelectric capacitor and semiconductor device | |
WO2004061881A1 (ja) | 薄膜コンデンサおよびその製造方法 | |
US7095067B2 (en) | Oxidation-resistant conducting perovskites | |
JP5087189B2 (ja) | 誘電体積層薄膜及びそれを利用した電子部品 | |
KR20070089638A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP2004031408A (ja) | 薄膜積層デバイス、回路および薄膜積層デバイスの製造方法 | |
JP2500611B2 (ja) | 高誘電率薄膜 | |
KR101018291B1 (ko) | 강유전체 박막 및 산화물이 첨가된 강유전체 박막을 포함하는 적층 구조체 및 그 제조 방법 | |
JP3347010B2 (ja) | 薄膜誘電体素子 | |
WO2004077561A1 (ja) | 電極層および誘電体層を含む積層体ユニット | |
JPH09252091A (ja) | 誘電体薄膜素子 | |
JP2004146615A (ja) | キャパシタ回路 | |
JPH10256085A (ja) | 容量可変素子、その駆動方法、及びその製造方法 | |
JP3286218B2 (ja) | 薄膜誘電体素子 | |
JP3480767B2 (ja) | 薄膜キャパシタ | |
JP3625417B2 (ja) | キャパシタ及びこれを用いた半導体装置 | |
US6503573B1 (en) | Bomb annealing of thin films | |
US20220406884A1 (en) | Thin film structure, capacitor including thin film structure, semiconductor device including thin film structure, and method of manufacturing thin film structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120314 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120801 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120908 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |