JP3625417B2 - キャパシタ及びこれを用いた半導体装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、キャパシタ及びこれを用いた半導体装置に係わり、特にペロブスカイト型構造の導電性酸化物膜及び誘電体膜を有するキャパシタ及びこれを用いた半導体装置に関する。
【０００２】
【従来の技術】
最近、記憶媒体として強誘電体薄膜を用いた記憶装置（強誘電体メモリ（ＦＲＡＭ））の開発が行われており、一部では既に実用化されている。強誘電体メモリは不揮発性であり、電源を落とした後も記憶内容が失われず、しかも強誘電体薄膜の膜厚が十分薄い場合には自発分極の反転が速く、ＤＲＡＭ並みに高速の書き込みおよび読み出しが可能であるなどの特徴を有している。また、１ビットのメモリセルを１つのトランジスタと１つの強誘電体キャパシタで作製することができるため、大容量化にも適している。
【０００３】
ここで、強誘電体メモリに用いる強誘電体膜には、（１）残留分極が大きい、（２）残留分極の温度依存性が小さい、（３）残留分極の長時間保持（リテンション）が可能である、などの特性を有することが求められている。
【０００４】
現在、強誘電体材料としては、主としてジルコン酸チタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３（ＰＺＴ））が用いられている。しかし、ＰＺＴはキュリー温度が高い（３００℃以上）ことや自発分極が大きいことにもかかわらず、主成分である鉛の拡散および蒸発が比較的低い温度で起こりやすい（５００℃程度）ことなどにより、プロセス制御が難しく、また微細化には対応しにくいと言われている。
【０００５】
ＰＺＴ以外ではチタン酸バリウム（ＢａＴｉＯ_３（ＢＴＯ））が代表的な強誘電体として知られている。ＢＴＯはＰＺＴと同じくペロブスカイト型結晶構造を持ち、キュリー温度は約１２０℃である。Ｐｂと比べるとＢａは蒸発しにくく、また結晶化した場合にペロブスカイト型以外の結晶構造をとることがほとんどないというような特徴を有している。しかしながら、ＢＴＯはＰＺＴと比べて残留分極が小さく、しかもキュリー温度が低いために残留分極の温度依存性が大きいなどの難点を有しており、これらに起因して強誘電体メモリへの適用はさほど検討されていない。
【０００６】
これに対して、本発明者らは先に、基板としてチタン酸ストロンチウム（ＳｒＴｉＯ_３（ＳＴＯ））単結晶を、下部電極として例えばルテニウム酸ストロンチウム（ＳｒＲｕＯ_３（ＳＲＯ））を、さらに誘電体としてＳＲＯよりやや大きな格子定数を持つチタン酸バリウムストロンチウム（Ｂａ_ｘＳｒ_１−ｘＴｉＯ_３（ＢＳＴＯ）を選択し、かつこれらを全てエピタキシャル成長させることによって、ＢＳＴＯのｃ軸長を人工的に制御できることを見出した。
【０００７】
本発明者らの研究によれば、ＳＴＯ基板上にＢａリッチ組成のＢＳＴＯをエピタキシャル形成することによって、強誘電キュリー温度を高温側にシフトさせ、室温領域で大きな残留分極を示し、かつ８５℃程度まで温度を上げても十分大きな残留分極を保持することが可能な、ＦＲＡＭに好適な強誘電体膜を実現できることを確認している。
【０００８】
また同様に、本発明者らの研究によれば、ＳＴＯ基板上にＳｒリッチ組成のＢＳＴＯをエピタキシャル形成することによって、多結晶膜でキャパシタを作製したときの誘電率（例えば膜厚２０ｎｍで誘電率２００程度）の数倍の８００以上に達する誘電率を有する薄膜キャパシタを作製することができ、ＤＲＡＭに好適な誘電特性が実現できることを実験的に確認している。
【０００９】
このようにエピタキシャル成長させた誘電体膜を有する薄膜キャパシタを用いて、ＦＲＡＭやＤＲＡＭなどの半導体メモリを構成することができ、それらの実用化が期待される。
【００１０】
ところで、半導体メモリとして実用化するためには、高々２０ｍｍ径程度の大きさの基板しか得られないＳＴＯ基板に代えて、Ｓｉ基板上にエピタキシャル成長膜を形成してキャパシタを作製することが必須である。しかしながら、Ｓｉ基板（ａ軸長ａ_０＝０．５４３ｎｍ）とＳＲＯやＢＳＴＯ（ａ_０＝０．３９〜０．４０ｎｍ）との間には大きな格子不整合が存在し、またＳｉ基板が酸化されやすいことなどから、Ｓｉ基板上に膜質の良好なエピタキシャル膜を作製することは非常に困難である。
【００１１】
このような問題に対しては、ＴｉＮにＡＩＮを固溶させた（Ｔｉ，Ａｌ）Ｎエピタキシャルバリア層を適用することが報告されている（ＩＥＥＥ−ＩＥＤＭ １９９６ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ ｐｐ．６９５−６９８）。（Ｔｉ，Ａｌ）Ｎエピタキシャルバリア層表面はＳｉ基板表面よりも酸化されにくい。ＴｉＮの格子定数は０．４２３ｎｍであり、ＡｌＮを３０％固溶させたときの格子定数は０．４２１ｎｍ程度とＳｉとの格子不整合は大きいが、結晶方位を工夫することにより（Ｔｉ，Ａｌ）Ｎエピタキシャルバリア層を形成することができる。更に良好な成膜を行うために、Ｎｉ、Ｃｏ、Ｍｎ、Ｒｕ、Ｐｄ、Ｃｒ、Ｙ、Ｅｒ、ＩｒなどのシリサイドをＳｉ基板と（Ｔｉ，Ａｌ）Ｎエピタキシャルバリア層との間に導入する方法も有効である。
【００１２】
ところが、この（Ｔｉ，Ａｌ）Ｎエピタキシャルバリア層上に直接、下部電極としてＳＲＯ、誘電体層としてＢＳＴＯ、上部電極としてＳＲＯを順にエピタキシャル形成してキャパシタを作製することは可能であるが、本発明者らによれば、作製したキャパシタの誘電特性は安定して良好なものとはならないことが見出された。
【００１３】
また、さらに良好な成膜プロセスを目指して（Ｔｉ，Ａｌ）Ｎエピタキシャルバリア層と下部電極ＳＲＯとの間にＰｔをエピタキシャル成長させる方法も試みられているが、Ｐｔの展延性から薄膜面内格子定数がばらつくこと、キャパシタ作製後の工程において、Ｐｔの触媒効果により（Ｔｉ，Ａｌ）Ｎの表面で酸化・還元反応が促進されてしまうこと、などのために誘電特性が著しく低下してしまうという問題が発生している。
【００１４】
さらにまた、様々な組成の導電性酸化薄膜を上部電極或いは下部電極として形成することにより、絶縁特性に優れた薄膜コンデンサを良好なプロセスで作製する発明（特開平４−１６７５５４号公報）が提案されているが、本発明者らによれば、かかる発明を採用した場合にも、下部電極の下地材料（シリコン基板、バリアメタル等）の酸化反応等を抑制することはできず、良好な誘電特性を有するキャパシタを作製することが困難であることが分かった。
【００１５】
【発明が解決しようとする課題】
以上述べたように、従来、シリコン基板上にペロブスカイト型構造の導電性酸化物膜を形成する場合、格子不整合やシリコン基板表面の酸化等によりシリコン基板上に膜質の良好なエピタキシャル膜を作製することが非常に困難であった。
【００１６】
また、（Ｔｉ，Ａｌ）Ｎエピタキシャルバリア層上に直接又はＰｔを介してペロブスカイト型構造の導電性酸化物膜を形成する場合には、作製したキャパシタの誘電特性は良好なものとはならなかった。
【００１７】
本発明は上記問題点に鑑みてなされたものであり、ペロブスカイト型構造の導電性酸化物膜を用いて良好な誘電特性を有するキャパシタ及びこれを用いた半導体装置を提供することを目的とするものである。
【００１８】
【課題を解決するための手段】
（構成）
前述した課題を解決するために、本発明の第１は、半導体基板上に順に積層された第１の電極、ペロブスカイト型構造の誘電体膜、及び第２の電極を具備するキャパシタであって、前記第１の電極が、（Ｂａ_ｕＳｒ_ｖＣａ_ｗ）（Ｔｉ_ｘＮｂ_ｙＶ_ｚ）Ｏ_３（ここで、ｕ＋ｖ＋ｗ＝１、ｕ≧０、ｖ≧０、ｗ≧０であり、かつｘ＋ｙ＋ｚ＝１、０．２≦ｘ≦０．７５、ｙ≧０．０５、ｚ≧０．０５である。）で表されるペロブスカイト型構造の導電性酸化物膜からなることを特徴とするキャパシタを提供する。
【００１９】
また、本発明の第２は、半導体基板上に順に積層された第１の電極、ペロブスカイト型構造の誘電体膜、及び第２の電極を具備するキャパシタであって、前記第１の電極が、（Ｂａ_ｕＳｒ_ｖＣａ_ｗ）（Ｔｉ_ｘＮｂ_ｙＶ_ｚＭ_ｓ）Ｏ_３（ここで、ＭはＺｒ、Ｈｆ、Ｔａ、Ｍｏ、Ｃｒ、Ｔｃ、Ｍｎ、Ｚｎ、Ｗ、Ｒｅ、Ｏｓ，Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｉｒから選ばれる少なくとも一つの元素であり、ｕ＋ｖ＋ｗ＝１、ｕ≧０、ｖ≧０、ｗ≧０であり、かつｘ＋ｙ＋ｚ＋ｓ＝１、０．２≦ｘ＋ｓ≦０．７５、ｙ≧０．０５、ｚ≧０．０５、０．０１≦ｓ≦０．１である。）で表されるペロブスカイト型構造の導電性酸化物膜からなることを特徴とするキャパシタを提供する。
【００２０】
かかる本発明の第１及び第２において、前記第１の電極は前記半導体基板上にエピタキシャル成長して設けられ、前記ペロブスカイト型構造の誘電体膜は前記第１の電極上にエピタキシャル成長して設けられていることが好ましい。
【００２３】
また、本発明の第３は、半導体基板上に順に積層された障壁導電層、第１の電極、ペロブスカイト型構造の誘電体膜、及び第２の電極を具備するキャパシタであって、前記第１の電極及び前記障壁導電層の少なくとも一つが、（Ｂａ_uＳｒ_vＣａ_w）（Ｔｉ_xＮｂ_yＶ_z）Ｏ₃（ここで、ｕ＋ｖ＋ｗ＝１、ｕ≧０、ｖ≧０、ｗ≧０であり、かつｘ＋ｙ＋ｚ＝１、０．２≦ｘ≦０．７５、ｙ≧０．０５、ｚ≧０．０５である。）で表されるペロブスカイト型構造の導電性酸化物膜からなることを特徴とするキャパシタを提供する。
【００２４】
また、本発明の第４は、半導体基板上に順に積層された障壁導電層、第１の電極、ペロブスカイト型構造の誘電体膜、及び第２の電極を具備するキャパシタであって、前記第１の電極及び前記障壁導電層の少なくとも一つが、（Ｂａ_uＳｒ_vＣａ_w）（Ｔｉ_xＮｂ_yＶ_zＭ_s）Ｏ₃（ここで、ＭはＺｒ、Ｈｆ、Ｔａ、Ｍｏ、Ｃｒ、Ｔｃ、Ｍｎ、Ｚｎ、Ｗ、Ｒｅ、Ｏｓ，Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｉｒから選ばれる少なくとも一つの元素であり、ｕ＋ｖ＋ｗ＝１、ｕ≧０、ｖ≧０、ｗ≧０であり、かつｘ＋ｙ＋ｚ＋ｓ＝１、０．２≦ｘ＋ｓ≦０．７５、ｙ≧０．０５、ｚ≧０．０５、０．０１≦ｓ≦０．１である。）で表されるペロブスカイト型構造の導電性酸化物膜からなることを特徴とするキャパシタを提供する。
【００２５】
かかる本発明の第３及び第４において、前記障壁導電層は前記半導体基板上にエピタキシャル成長して設けられ、前記第１の電極は前記障壁導電層上にエピタキシャル成長して設けられ、前記ペロブスカイト型構造の誘電体膜は前記第１の電極上にエピタキシャル成長して設けられていることが好ましい。
【００２８】
さらにまた、上述した本発明において、以下の構成を備えることが好ましい。
【００２９】
（１）前記障壁導電層は、ＴｉＮ若しくはＴｉＮとＡＮ（ここで、ＡはＡｌ、Ｖ、Ｍｏ、Ｎｂ、及びＴａから選ばれる少なくとも一つの元素）との固溶体からなること。なお、本発明の第３及び第４において、障壁導電層は、金属導電性を有するもので、下層の材料と上層の材料との間の反応を抑制したり、下層材料の酸化反応等を抑制するように作用する導電層のことをいう。
【００３０】
（２）前記第２の電極は前記誘電体膜上にエピタキシャル成長して積層されていること。
【００３１】
（３）前記ＶとＮｂの比率は、１≦Ｖ／Ｎｂ≦３であること。
【００３２】
（４）前記ペロブスカイト型構造の誘電体膜は、ＡＢＯ_３（ここで、ＡはＢａ、Ｓｒ、及びＣａから選ばれる少なくとも一つの元素を含み、ＢはＴｉ、Ｚｒ、Ｈｆ、Ｓｎから選ばれる少なくとも一つの元素を含む。）で表される誘電体膜であること。
【００３３】
また、本発明は上述したキャパシタと、このキャパシタに接続されたスイッチングトランジスタとを含むことを特徴とする半導体装置を提供する。
【００３４】
（作用）
本発明者らは、（Ｔｉ，Ａｌ）Ｎ上に直接ペロブスカイト構造の導電性酸化物を成膜することを考え、導電性酸化物膜として、（Ｂａ_ｕＳｒ_ｖＣａ_ｗ）（Ｔｉ_ｘＮｂ_ｙＶ_ｚ）Ｏ_３（ここで、ｕ＋ｖ＋ｗ＝１、ｕ≧０、ｖ≧０、ｗ≧０であり、かつｘ＋ｙ＋ｚ＝１、０．２≦ｘ≦０．７５、ｙ≧０．０５、ｚ≧０．０５である。）で表されるペロブスカイト型構造の導電性酸化物膜が非常に有効であることを見出した。
【００３５】
（Ｔｉ，Ａｌ）Ｎバリア層の上には、ＳｒＲｕＯ_３やＳｒＴｉＯ_３をエピタキシャル成長させることができるが、本発明者らは、前者のＳｒＲｕＯ_３のように（Ｔｉ，Ａｌ）Ｎバリア層の酸化を引き起こすような熱力学的に損な物質もあれば、後者のＳｒＴｉＯ_３のように（Ｔｉ，Ａｌ）Ｎバリア層の酸化を起こさず非常に安定であるため、成膜による界面での膨れ・剥がれが全く起きない物質もあることに着目した。
【００３６】
この界面での膨れ・剥がれを防ぐには、熱力学的な安定性を調べる必要があるが、様々な複雑な酸化物のデータが十分にとられていないのが現状である。そこで、本発明者らは第一原理計算によりＡｌＮ、ＴｉＮの酸化に対しての安定性を求めた。図２はこの安定性を示す特性図である。図２の縦軸はエンタルピーの符号を反転したもの（ｅＶ単位）、横軸は格子定数（オングストローム単位）である。ＡｌＮ、ＴｉＮの酸化が起こるエネルギーを、格子定数には関係なく、それぞれ実線２１、２２で示してある。この実線よりも上部にある場合にＴｉＮ、ＡｌＮの酸化に対して、エネルギー的に安定である。すなわちＡｌＮ、ＴｉＮの酸化を引き起こさないと考えれば良い。
【００３７】
図２には、ＳｒＴｉＯ_３、ＳｒＮｂＯ_３、ＳｒＶＯ_３、ＳｒＭｏＯ_３、ＳｒＣｒＯ_３、ＳｒＲｕＯ_３の各場合の計算結果が示されている。これより、ＡｌＮ、ＴｉＮの酸化が起こらないのは、ＳｒＴｉＯ_３、ＳｒＶＯ_３、ＳｒＮｂＯ_３であることが確認された。この結果から、非常に安定なＳｒＴｉＯ_３、ＳｒＮｂＯ_３、ＳｒＶＯ_３をベースにして、他の物質との混晶膜を作ることにより、安定で導電性のある薄膜を形成できる可能性があることが分かった。ここで、Ｓｒの一部をＢａ、Ｃａで置き換えた場合も同様の傾向があるので、格子定数だけが変化して行くと考えれば十分である。
【００３８】
それでは、更にどのような条件が必要になるかと言えば、どのような物質をドープすれば、導電性が効率良く発現するかどうかということである。それにはやはり第一原理計算によって指針が与えられる。簡単には、ペロブスカイト型酸化物のＢサイトを占める元素の中で、そのｄバンドレベルがＴｉ３ｄバンドの底近傍にあることが条件である。
【００３９】
計算によると、この条件に合うのは、ＳｒＶＯ_３、ＳｒＮｂＯ_３のみであった。Ｖの３ｄ−ｔ２ｇバンド及びＮｂの４ｄ−ｔ２ｇバンドは、Ｔｉの３ｄ−ｔ２ｇ（ｄｘｙ，ｄｙｚ，ｄｚｘ）バンドと大きな重なりを持ち、お互いに大きな相互作用を及ぼし合うことが分かった。例えば、ＳｒＴｉＯ_３のＴｉの１２．５％をＮｂで置換した場合のバンド構造を図３に示す。Ｎｂの４ｄ−ｔ２ｇ状態３１がＴｉの３ｄ−ｔ２ｇ状態３２と混成している様子が見て取れる。その後、Ｎｂドープ量が増すと、ＳｒＴｉＯ_３の伝導帯に電子が注入されていくようになる（リジッドバンド的に電子が注入されていく）。
【００４０】
それに対し、ＳｒＴｉＯ_３に少量のＭｏ、Ｃｒ、Ｒｕをドープした場合には、バンドギャップ中に準位が形成されるため、Ｔｉの３ｄとの軌道混成が殆ど出来ず、そのため物質全体に電子を供給するのではなく、それぞれの物質のＢサイト（それぞれ順にＭｏ、Ｃｒ、Ｒｕサイト）に電子が局在することになる。このため、十分な金属的導電性は得られないことになる。例えばＳｒＴｉＯ_３のＴｉの１２．５％をＲｕで置換した場合のバンド構造を図４に示す。Ｒｕの４ｄ−ｔ２ｇ状態３３がＴｉの３ｄ−ｔ２ｇ状態３４と混成せずバンドギャップ中に深く発生している様子が見て取れる。つまり、Ｒｕによるドープは効率が悪く、電気伝導には有効ではなく適切とは言えない。なお、図３及び図４において点線はフェルミエネルギーレベルを示している。
【００４１】
以上を踏まえて、Ｓｉ（１００）基板の表面にＲＦマグネトロンスパッタ法により膜厚２０ｎｍの（Ｔｉ_０．９Ａｌ_０．１）Ｎバリア層をエピタキシャル成長させ、膜厚２０ｎｍのＳｒ（Ｔｉ，Ｎｂ，Ｖ）Ｏ_３電極層をエピタキシャル成長させた。成膜時の基板温度は全て６００℃とした。（Ｔｉ，Ａｌ）Ｎバリア層は、ＴｉＮ及びＡｌＮ、若しくは（Ｔｉ，Ａｌ）Ｎといった窒化物ターゲットを用いてＡｒ雰囲気中で成膜を行った。Ｓｒ（Ｔｉ，Ｎｂ，Ｖ）Ｏ_３電極層は３つの酸化物ターゲットＳｒＴｉＯ_３、ＳｒＮｂＯ_３、ＳｒＶＯ_３を用いて、Ａｒ：Ｏ_２＝４０：１の混合ガス雰囲気中で同時にスパッターすることによって成膜を行った。
【００４２】
ここでは、面内組成均一性、導電性の測定を行った。測定は、成膜後、６００℃３０分、酸素０．０６Ｐａの下で処理した後に行っている。Ｓｒ（Ｔｉ，Ｎｂ，Ｖ）Ｏ_３電極の場合の実験結果を示すと、以下の表１乃至表５に示す通りである。Ｂサイトの元素の割合によって電極として適用できる範囲が示されている。
【００４３】
これらの表で、導電性の評価は、キャパシタとして通常要求される１００μΩ・ｃｍの比抵抗値を基準に判断されている。１００μΩ・ｃｍ以下の比抵抗値を有する場合を○、それを超える場合又は電極層の剥離等により比抵抗の測定が不可能な場合を×として示した。面内組成均一性に関しては、Ａサイト／Ｂサイト比が１．０から極端に大きく外れていないこと、Ｂサイト内部での組成比が大きくぶれていないことを条件とした。つまり、ペロブスカイト型の結晶構造を持った混晶が安定に出来ているかどうかをモニターしている。
【００４４】
【表１】

【００４５】
【表２】

【００４６】
【表３】

【００４７】
【表４】

【００４８】
【表５】

【００４９】
表１に示されるように、ＳｒＴｉＯ_３が２０％よりも少ない範囲では、ＳｒＮｂＯ_３及びＳｒＶＯ_３の量は相対的に非常に多くなるので、異なる酸化物が相互に混ざり合いにくくなり面内均一性が悪くなる。また、ＳｒＮｂＯ_３及びＳｒＶＯ_３の量が過剰となり面内均一性も悪いので、これらの酸化物が更に酸化しやすくなり、より高次の酸化物（Ｓｒ_２Ｎｂ_２Ｏ_７及びＳｒ_２Ｖ_２Ｏ_７等）が生成されて電極の剥がれ等が生ずるようになり、この結果、導電性が著しく劣化してしまう。
【００５０】
一方、表５に示されるように、ＳｒＴｉＯ_３が７５％よりも多い範囲では、比抵抗の高いＳｒＴｉＯ_３が過剰となるため、導電性が著しく劣化してしまうとともに、異なる酸化物が相互に混ざり合いにくくなり面内均一性が悪くなる。その結果、電極の剥がれ等も生じる場合がある。
【００５１】
また、表２乃至４に示されるように、ＳｒＮｂＯ_３又はＳｒＶＯ_３がそれぞれ５％よりも少なくなると、異なる酸化物が相互に混ざり合いにくくなり面内均一性が悪くなる。また、ＳｒＮｂＯ_３及びＳｒＶＯ_３のうち片方の酸化物の量が過剰となる結果、かかる酸化物が更に酸化しやすくなり、より高次の酸化物（Ｓｒ_２Ｎｂ_２Ｏ_７及びＳｒ_２Ｖ_２Ｏ_７等）が生成されるので、電極の剥がれ等が生ずるようになり導電性が著しく劣化してしまう。
【００５２】
図５に、この実験から求めた、電極としての適用範囲を示す。図５中、斜線部分が８インチ基板全面において組成均一性があり導電性を保持している組成範囲である。組成範囲を数値的に示すなら、Ｓｒ（Ｔｉ_ｘＮｂ_ｙＶ_ｚ）Ｏ_３（ここで、ｘ＋ｙ＋ｚ＝１、０．２≦ｘ≦０．７５、ｙ≧０．０５、ｚ≧０．０５である。）で表される範囲である。
【００５３】
また、ＡサイトのＳｒの一部をＢａやＣａで置き換えた場合にも、同様の結果であった。つまり、（Ｂａ_ｕＳｒ_ｖＣａ_ｗ）（Ｔｉ_ｘＮｂ_ｙＶ_ｚ）Ｏ_３（ここで、ｕ＋ｖ＋ｗ＝１、ｕ≧０、ｖ≧０、ｗ≧０であり、かつｘ＋ｙ＋ｚ＝１、０．２≦ｘ≦０．７５、ｙ≧０．０５、ｚ≧０．０５である。）で表されるペロブスカイト型構造の導電性酸化物膜が、耐酸化性（自らが酸化されにくい。）及び耐還元性（下地材料を酸化しにくい。）に非常に優れ、安定であり、電極の剥がれ等を起こさず、かつ高い導電性を持つ。
【００５４】
次に、厚さ２０ｎｍのＳｒ（Ｔｉ_ｘＮｂ_ｙＶ_ｚ）Ｏ_３電極を上記の通りに作り、その上に厚さ３０ｎｍの誘電体膜（ＢＴＯ）をエピタキシャル成長させ、そして上部電極として厚さ２０ｎｍのＳｒ（Ｔｉ_ｘＮｂ_ｙＶ_ｚ）Ｏ_３電極層をエピタキシャル成長させた。上記の通り、電極は３つの酸化物ターゲットＳｒＴｉＯ_３、ＳｒＮｂＯ_３、ＳｒＶＯ_３を用いて、Ａｒ：Ｏ_２＝４０：１の混合ガス雰囲気中で、同時にスパッターすることによって成膜を行った。なお、ＢＴＯ膜は、ＢＴＯ酸化物ターゲットを用いて、Ａｒ：Ｏ_２＝４０：１の混合ガス雰囲気中でスパッターすることによって成膜を行った。
【００５５】
この時に、Ｓｒ（Ｔｉ_ｘＮｂ_ｙＶ_ｚ）Ｏ_３電極層とＢＴＯ膜との間の格子定数の違いからＢＴＯ膜に面内圧縮応力が加わり、ＢＴＯ膜が膜厚方向に伸びる場合がある。このようにＢＴＯ膜が伸びている場合には、強誘電性が発揮されて分極と電圧の関係（室温）にヒステリシスカーブが得られることになる。それを観測して、残留分極量として、上述した表１乃至５にまとめてある。例えば誘電体膜としてＢＴＯを選択した場合は、下部電極の格子定数が３．９１ｎｍ以下になると、６０μＣ／ｃｍ^２以上の非常に大きな残留分極量が得られることが分かる。上記した（Ｂａ_ｕＳｒ_ｖＣａ_ｗ）（Ｔｉ_ｘＮｂ_ｙＶ_ｚ）Ｏ_３に対して残留分極量を調べた結果、ＳｒＶＯ_３とＳｒＮｂＯ_３の比率、即ちＶとＮｂの比率が１≦Ｖ／Ｎｂ≦３の場合に、４０〜６０μＣ／ｃｍ^２を上回る残留分極量が得られ、ＦＲＡＭとして使用するに十分な残留分極量を達成できることが分かった。
【００５６】
【発明の実施の形態】
以下、本発明を実施するための形態について図面を参酌しつつ詳細に説明する。
【００５７】
図１は、本発明によるキャパシタの一実施形態の構成を示す断面図である。同図において、１１はシリコン（Ｓｉ）基板であり、このＳｉ基板１１はポリシリコンやタングステンなどからなるプラグを有するものであってもよい。Ｓｉ基板１１上には、例えば図１に示すように、ＴｉＮまたはＴｉ_１−ｘＡｌ_ｘＮなどのＴｉＮとＭＮ（ただし、ＭはＡｌ、Ｖ、Ｍｏ、ＮｂおよびＴａから選ばれる少なくとも １種の元素を示す）との固溶体からなるバリア層１２が形成されている。この場合、バリア層１２はＳｉ基板１１に対してエピタキシャル成長させることが好ましい。バリア層１２は所望により省略することも可能である。
【００５８】
また、バリア層１２上には第１の電極層１３が形成されている。この第１の電極層１３は、（Ｂａ_ｕＳｒ_ｖＣａ_ｗ）（Ｔｉ_ｘＮｂ_ｙＶ_ｚ）Ｏ_３（ここで、ｕ＋ｖ＋ｗ＝１、ｕ≧０、ｖ≧０、ｗ≧０であり、かつｘ＋ｙ＋ｚ＝１、０．２≦ｘ≦０．７５、ｙ≧０．０５、ｚ≧０．０５である。）で表されるペロブスカイト型構造の導電性酸化バリア層１２から構成されている。この第１の電極層１３もバリア層１２に対してエピタキシャル成長させることが好ましい。
【００５９】
第１の電極層１３上には誘電体膜１４が形成されている。この誘電体膜１４も第１の電極層１３に対してエピタキシャル成長させることが特に好ましい。誘電体膜１４の構成材料としては、ペロブスカイト型結晶構造を有する誘電性材料が好適である。このような誘電性材料としては、ＡＢＯ_３で表されるペロブスカイト型酸化物が挙げられる。特に、ＢａＴｉＯ_３（ＢＴＯ）を主成分とし、そのＡサイト元素（Ｂａ）の一部をＳｒやＣａなどの元素で置換したり、またＢサイト元素（Ｔｉ）の一部をＺｒ、Ｈｆ、Ｓｎなどの元素で置換したペロブスカイト型酸化物が好ましく用いられる。Ａサイト元素の置換量は９５モル％以下とすることが好ましい。Ｚｒ、Ｈｆ、ＳｎなどによるＢサイト置換は、抗電界の低下などに寄与する。Ｂサイト元素の置換量は９０モル％以下とすることが好ましい。
【００６０】
エピタキシャル成長させたＢＴＯを主成分とし、Ｂサイト元素やＡサイト元素の一部を置換したペロブスカイト型酸化物は、Ｂサイト元素やＡサイト元素の置換量、さらには誘電体の格子定数と下地電極の格子定数との差に基づいて発生する歪量により、強誘電体もしくは常誘電体となる。従って、ペロブスカイト型酸化物の組成や歪量を適宜設定することによって、薄膜キャパシタの使用目的に応じた誘電体膜を得ることができる。
【００６１】
例えば、Ｂａ_ｘＳｒ_１−ｘＴｉＯ_３−（ＢＳＴＯ）の場合、Ｂａのモル分率ｘが０．３〜１の範囲であると強誘電性を示す。一方、Ｂａのモル分率ｘが０〜０．３の範囲であると常誘電性を示す。これらはＢサイト元素の置換量によっても変化する。また、Ｂサイト元素がＴｉ、Ｓｎ、Ｚｒ、Ｈｆ及びこれらの固溶系からなるペロブスカイト型酸化物、さらにはＢサイト元素として、Ｍｇ_１／３Ｔａ_２／３、Ｍｇ_１／３Ｎｂ_２／３、Ｚｎ_１／３Ｎｂ_２／３、Ｚｎ_１／３Ｔａ_２／３などが置換した複合酸化物、及びこれらの固溶系からなるペロブスカイト型酸化物を用いてもよい。この際、Ａサイト元素として、Ｂａ、又はその一部をＳｒやＣａなどの元素で置換したものなどが多く使用される。
【００６２】
誘電体膜１４は上記したＢＳＴＯなどに限られるものではなく、薄膜キャパシタの使用目的に応じて、強誘電体または常誘電体としての機能を有する種々のぺロブスカイト型酸化物を用いることができる。例えば、ＦＲＡＭに適用する場合には、所望によりＰｂ（Ｚｒ，Ｔｉ）Ｏ_３（ＰＺＴ）、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ_３（ＰＬＺＴ）、Ｂｉ−Ｓｒ−Ｔａ−Ｏ、Ｂｉ−Ｓｒ−Ｔｉ−Ｏなどの強誘電性ペロブスカイト型酸化物を用いることができる。また、ＤＲＡＭのキャパシタに適用する場合には、ＳｒＴｉＯ_３（ＳＴＯ）などの高誘電性ペロブスカイト型酸化物を用いることも可能である。
【００６３】
誘電体膜１４上には上部電極１５が形成されている。この上部電極１５も誘電体膜１４に対してエピタキシャル成長させることがキャパシタ特性を向上させる観点から好ましい。上部電極１５も特に限定されるものではないが、下部電極１３と同様な導電性ペロブスカイト型酸化物や貴金属（合金や酸化物を含む）などで構成することが好ましい。
【００６４】
上述した各構成要素によって、本実施形態の薄膜キャパシタ１６が構成されている。この薄膜キャパシタ１６は、例えば不揮発性メモリとしてのＦＲＡＭ（強誘電体メモリ）の電荷蓄積部、あるいは誘電率を増大させたＤＲＡＭの電荷蓄積部として使用される。
【００６５】
図６は、本発明によるキャパシタを用いた半導体記憶装置（ＤＲＡＭ若しくはＦＲＡＭ）の構成を示す断面図である。この図６に示すように、４１は第１導電型半導体基板、４２は素子間分離酸化膜、４３はゲート酸化膜、４４はワード線（ゲート）、４５、４７は層間絶縁膜、４６は第２導電型不純物拡散層（ソース・ドレイン）、４８はビット線、４９は平坦化用絶縁膜、５０は研磨停止層、５１は単結晶シリコンストレージノード（Ｓｉ基板１１に対応）、５２はエピタキシャルバリア金属層（バリア層１２に対応）、５３はエピタキシャル下部電極（下部電極１３に対応）、５４はエピタキシャル誘電体膜（誘電体膜１４に対応）、５５は上部電極（上部電極１５に対応）である。
【００６６】
このように、共通のＳｉ基板の別の領域にはＭＩＳＦＥＴ等のトランジスタが混載して形成されており、かかるトランジスタのソース・ドレインと本実施形態の薄膜キャパシタ１６とが直列に接続されて１ビットのメモリセルが組まれている。かかるメモリセルはマトリックス状に配置されてＦＲＡＭ、ＤＲＡＭ等の半導体記憶装置を構成する。
【００６７】
なお、ＦＲＡＭ、ＤＲＡＭ等の半導体装置の具体的なデバイス構造は特に限定されるものではなく、平面型、スタック型、トレンチ型（内堀り式、外堀り式）など、いかなる構造であってもよい。
【００６８】
【実施例】
次に、本発明の具体的な実施例およびその評価結果について述べる。
【００６９】
実施例１
Ｓｉ（１００）基板の表面にＲＦマグネトロンスパッタ法により、下から順に膜厚２０ｎｍの（Ｔｉ_０．９Ａｌ_０．１）Ｎバリア層、膜厚２０ｎｍのＳｒ（Ｔｉ_０．５Ｎｂ_０．１８Ｖ_０．３２）Ｏ_３下部電極、膜厚３０ｎｍのＢａＴｉＯ_３強誘電体膜、膜厚２０ｎｍのＳｒ（Ｔｉ_０．５Ｎｂ_０．１８Ｖ_０．３２）Ｏ_３上部電極をエピタキシャル成長させてキャパシタ構造を作成した。
【００７０】
成膜時の基板温度は全て６００℃とした。（Ｔｉ，Ａｌ）Ｎバリア層は、ＴｉＮ及びＡｌＮ、若しくは（Ｔｉ，Ａｌ）Ｎといった窒化物ターゲットを用いてＡｒ雰囲気中で成膜を行った。上部電極及び下部電極のＳｒ（Ｔｉ_０．５Ｎｂ_０．１８Ｖ_０．３２）Ｏ_３は酸化物ターゲット（ＳｒＴｉＯ_３、ＳｒＮｂＯ_３、及びＳｒＶＯ_３）を用いて、誘電体膜のＢａＴｉＯ_３はＢａＴｉＯ_３ターゲットを用いて、それぞれＡｒ：Ｏ_２ ＝４０：１の混合ガス雰囲気中で成膜を行った。
【００７１】
この時、下部電極及び上部電極のＳｒ（Ｔｉ_０．５Ｎｂ_０．１８Ｖ_０．３２）Ｏ_３は、ほぼ立方晶のぺロブスカイト構造を取っており、格子定数はａ軸＝ｃ軸＝０．３９０５ｎｍであった。ＢａＴｉＯ_３強誘電体膜は面内に歪みを持ち、面内格子定数が電極と同じａ軸＝０．３９０５ｎｍとなっていた。ＢａＴｉＯ_３膜は膜厚方向には大きく伸び、面垂直方向格子定数はおよそｃ軸＝０．４２ｎｍになっていた。こうして得られた膜の誘電特性を評価したところ、室温から４００℃の温度範囲で強誘電性を示し、室温での残留分極は６０μＣ／ｃｍ^２の値が得られ、良好な強誘電体薄膜キャパシタであることが分かった。このような強誘電体薄膜キャパシタはＦＲＡＭ用等として有用である。
【００７２】
一方、本発明との比較例として、下部電極にエピタキシャルＳｒＲｕＯ_３薄膜を用い、その上に誘電体薄膜としてエピタキシャルＢａＴｉＯ_３膜を形成した。この膜の格子定数ならびに誘電特性を評価したところ、ＢａＴｉＯ_３誘電体薄膜の面内格子定数は０．３９１ｎｍ、面垂直方向格子定数は０．４１６ｎｍであり、面垂直方向に伸びた、歪みを伴った強誘電体薄膜キャパシタができているが、剥がれ・膨れが生じて全体に雲った状態になってしまい、良好な強誘電特性を得ることはできなかった。
【００７３】
また、本実施例及び上記比較例それぞれの下部電極までを作成したものを取り出し、酸素０．０６Ｐａ、６００℃にてアニールを行った。良好な特性の得られたキャパシタ構造、即ち下部電極にＳｒ（Ｔｉ_０．５Ｎｂ_０．１８Ｖ_０．３２）Ｏ_３を使った場合では膨れ・剥がれが見られなかったが、比較例として作製したキャパシタ構造、即ち下部電極にＳｒＲｕＯ_３を使った場合では多くの膨れ・剥がれが発生する様子が見られた。この膨れ・剥がれが生ずる原因は、Ｓｒ（Ｔｉ_０．５Ｎｂ_０．１８Ｖ_０．３２）Ｏ_３がバリア層（Ｔｉ_０．９Ａｌ_０．１）Ｎの酸化を全く起こさない、安定な物質であるのに対し、ＳｒＲｕＯ_３はバリア層（Ｔｉ_０．９Ａｌ_０．１）Ｎの酸化に対し不安定であることによる。また、酸素アニールに際し、Ｓｒ（Ｔｉ_０．５Ｎｂ_０．１８Ｖ_０．３２）Ｏ_３の酸化が更に進み絶縁体になる可能性があるが、酸素０．０６Ｐａ、７００℃でのアニールを行っても、完全に導電性は保たれており、自らの酸化に関しても非常に安定であることが示された。
【００７４】
実施例２
Ｓｉ（１００）基板の表面にＲＦマグネトロンスパッタ法により、下から順に膜厚２０ｎｍの（Ｔｉ_０．９Ａｌ_０．１）Ｎバリア層、膜厚２０ｎｍのＳｒ（Ｔｉ_０．５Ｎｂ_０．１８Ｖ_０．３２）Ｏ_３下部電極、膜厚３０ｎｍの（Ｂａ_０．１Ｓｒ_０．９）ＴｉＯ_３誘電体膜、膜厚２０ｎｍのＳｒ（Ｔｉ_０．５Ｎｂ_０．１８Ｖ_０．３２）Ｏ_３上部電極をエピタキシャル成長させてキャパシタ構造を作成した。
【００７５】
成膜時の基板温度は全て６００℃とした。（Ｔｉ，Ａｌ）Ｎバリア層は、ＴｉＮ及びＡｌＮ、若しくは（Ｔｉ，Ａｌ）Ｎといった窒化物ターゲットを用いてＡｒ雰囲気中で成膜を行った。上部電極及び下部電極のＳｒ（Ｔｉ_０．５Ｎｂ_０．１８Ｖ_０．３２）Ｏ_３は酸化物ターゲット（ＳｒＴｉＯ_３、ＳｒＮｂＯ_３、及びＳｒＶＯ_３）を用いて、誘電体膜の（Ｂａ_０．１Ｓｒ_０．９）ＴｉＯ_３はＢａＴｉＯ_３及びＳｒＴｉＯ_３といった酸化物ターゲットを用いて、それぞれＡｒ：Ｏ_２ ＝４０：１の混合ガス雰囲気中で成膜を行った。
【００７６】
この時、下部電極及び上部電極のＳｒ（Ｔｉ_０．５Ｎｂ_０．１８Ｖ_０．３２）Ｏ_３は、ほぼ立方晶のぺロブスカイト構造を取っており、格子定数はａ軸＝ｃ軸＝０．３９０５ｎｍであった。（Ｂａ_０．１Ｓｒ_０．９）ＴｉＯ_３誘電体膜は面内に歪みを持ち、面内格子定数が電極と同じａ軸＝０．３９０５ｎｍとなっていた。（Ｂａ_０．１Ｓｒ_０．９）ＴｉＯ_３膜は膜厚方向に少し伸びており、面垂直方向格子定数はおよそｃ軸＝０．３９４ｎｍになっていた。こうして得られた膜の誘電特性を評価したところ、室温における誘電率が１０００を越えており、高い電荷蓄積能力を有していることが分かった。また、リーク電流も−２．５Ｖ〜＋２．５Ｖで１×１０^−８Ａ／ｃｍ^２以下と極めて低い値を示す良好なＤＲＡＭ用薄膜キャパシタであることが分かった。
【００７７】
一方、本発明との比較例として、下部電極にエピタキシャルＳｒＲｕＯ_３薄膜を用い、その上に誘電体薄膜としてエピタキシャル（Ｂａ_０．１Ｓｒ_０．９）ＴｉＯ_３膜を形成した。この膜の格子定数ならびに誘電特性を評価したところ、（Ｂａ_０．１Ｓｒ_０．９）ＴｉＯ_３誘電体薄膜の面内格子定数は０．３９１ｎｍ、面垂直方向格子定数は０．３９２ｎｍであり、面垂直方向に少し伸びた、歪みを伴った誘電体薄膜キャパシタができているが、剥がれ・膨れが生じて全体に雲った状態になってしまい、良好な誘電特性を得ることはできなかった。
【００７８】
実施例３
Ｓｉ（１００）基板の表面にＲＦマグネトロンスパッタ法により、下から順に膜厚２０ｎｍの（Ｔｉ_０．９Ａｌ_０．１）Ｎバリア層、酸素に対する障壁層としての膜厚２０ｎｍのＳｒ（Ｔｉ_０．５Ｎｂ_０．１８Ｖ_０．３２）Ｏ_３層、膜厚２０ｎｍのＳｒＲｕＯ_３下部電極、膜厚３０ｎｍのＢａＴｉＯ_３強誘電体膜、膜厚２０ｎｍのＳｒＲｕＯ_３上部電極をエピタキシャル成長させてキャパシタ構造を作成した。
【００７９】
成膜時の基板温度は全て６００℃とした。（Ｔｉ，Ａｌ）Ｎバリア層は、ＴｉＮ及びＡｌＮ、若しくは（Ｔｉ，Ａｌ）Ｎといった窒化物ターゲットを用いてＡｒ雰囲気中で成膜を行った。上部電極及び下部電極のＳｒＲｕＯ_３はＳｒＲｕＯ_３ターゲットを用いて、Ｓｒ（Ｔｉ_０．５Ｎｂ_０．１８Ｖ_０．３２）Ｏ_３層は酸化物ターゲット（ＳｒＴｉＯ_３、ＳｒＮｂＯ_３、及びＳｒＶＯ_３）を用いて、誘電体膜のＢａＴｉＯ_３はＢａＴｉＯ_３ターゲットを用いて、それぞれＡｒ：Ｏ_２ ＝４０：１の混合ガス雰囲気中で成膜を行った。
【００８０】
この時、下部電極及び上部電極のＳｒＲｕＯ_３は、正方晶のぺロブスカイト構造を取っており、格子定数はａ軸＝０．３９０５ｎｍ、ｃ軸＝３９１２ｎｍであった。ＢａＴｉＯ_３強誘電体膜は面内に歪みを持ち、面内格子定数が電極と同じａ軸＝０．３９０５ｎｍとなっていた。ＢａＴｉＯ_３膜は膜厚方向には大きく伸び、面垂直方向格子定数はおよそｃ軸＝０．４１９ｎｍになっていた。こうして得られた膜の誘電特性を評価したところ、室温から４００℃の温度範囲で強誘電性を示し、室温での残留分極は５８μＣ／ｃｍ^２の値が得られ、良好な強誘電体薄膜キャパシタであることが分かった。このような強誘電体薄膜キャパシタはＦＲＡＭ用等として有用である。
【００８１】
一方、本発明との比較例として、下部電極のエピタキシャルＳｒＲｕＯ_３薄膜を直接（Ｔｉ，Ａｌ）Ｎバリア層上に成膜した。この場合は、成膜の段階から膨れ・剥がれが生じ、その後の工程を実施することができなかった。本実施例のＳｒ（Ｔｉ_０．５Ｎｂ_０．１８Ｖ_０．３２）Ｏ_３、層は、酸素に対する障壁層として働き、（Ｔｉ，Ａｌ）Ｎバリア層の酸化を防止したために、成膜を進めることができたことが分かる。
【００８２】
実施例４
Ｓｉ（１００）基板の表面にＲＦマグネトロンスパッタ法により、Ｓｉ（１００）基板の表面に直接、酸素に対する障壁層としての膜厚２０ｎｍのＳｒ（Ｔｉ_０．５Ｎｂ_０．１８Ｖ_０．３２）Ｏ_３層を形成する。このＳｒ（Ｔｉ_０．５Ｎｂ_０．１８Ｖ_０．３２）Ｏ_３層は、酸化物ターゲット（ＳｒＴｉＯ_３、ＳｒＮｂＯ_３、及びＳｒＶＯ_３）を用いて成膜を行った。この時の雰囲気としては、最初にＡｒ雰囲気中で成膜を行った後、途中からＡｒ：Ｏ_２ ＝４０：１の混合ガス雰囲気に切り換えて成膜を行った。
【００８３】
次に、下から順に膜厚２０ｎｍのＳｒＲｕＯ_３下部電極、膜厚３０ｎｍのＢａＴｉＯ_３強誘電体膜、膜厚２０ｎｍのＳｒＲｕＯ_３上部電極をエピタキシャル成長させてキャパシタ構造を作成した。これらの成膜時の基板温度は全て６００℃とした。上部電極及び下部電極のＳｒＲｕＯ_３はＳｒＲｕＯ_３ターゲットを用いて、誘電体膜のＢａＴｉＯ_３はＢａＴｉＯ_３ターゲットを用いて、それぞれＡｒ：Ｏ_２ ＝４０：１の混合ガス雰囲気中で成膜を行った。
【００８４】
この時、下部電極及び上部電極のＳｒＲｕＯ_３は、正方晶のぺロブスカイト構造を取っており、格子定数はａ軸＝０．３９０５ｎｍ、ｃ軸＝３９１２ｎｍであった。ＢａＴｉＯ_３強誘電体膜は面内に歪みを持ち、面内格子定数が電極と同じａ軸＝０．３９０５ｎｍとなっていた。ＢａＴｉＯ_３膜は膜厚方向には大きく伸び、面垂直方向格子定数はおよそｃ軸＝０．４１９ｎｍになっていた。こうして得られた膜の誘電特性を評価したところ、室温から４００℃の温度範囲で強誘電性を示し、室温での残留分極は５８μＣ／ｃｍ^２の値が得られ、良好な強誘電体薄膜キャパシタであることが分かった。このような強誘電体薄膜キャパシタはＦＲＡＭ用等として有用である。
【００８５】
一方、本発明との比較例として、下部電極のエピタキシャルＳｒＲｕＯ_３薄膜を直接Ｓｉ（１００）基板の表面に成膜した。この場合は、成膜の段階から膨れ・剥がれが生じ、その後の工程を実施することができなかった。本実施例のＳｒ（Ｔｉ_０．５Ｎｂ_０．１８Ｖ_０．３２）Ｏ_３、層は、酸素に対する障壁層として働き、Ｓｉ（１００）基板表面の酸化を防止したために、成膜を進めることができたことが分かる。
【００８６】
実施例５
上記実施例１乃至４では、（Ｂａ_ｕＳｒ_ｖＣａ_ｗ）（Ｔｉ_ｘＮｂ_ｙＶ_ｚ）Ｏ_３（ここで、ｕ＋ｖ＋ｗ＝１、ｕ≧０、ｖ≧０、ｗ≧０であり、かつｘ＋ｙ＋ｚ＝１、０．２≦ｘ≦０．７５、ｙ≧０．０５、ｚ≧０．０５である。）で表されるペロブスカイト型構造の導電性酸化物膜が用いられているが、この導電性酸化物膜にさらに金属元素を少量添加した導電性酸化物膜を用いることも可能である。
【００８７】
即ち、（Ｂａ_ｕＳｒ_ｖＣａ_ｗ）（Ｔｉ_ｘＮｂ_ｙＶ_ｚＭ_ｓ）Ｏ_３（ここで、ＭはＺｒ、Ｈｆ、Ｔａ、Ｍｏ、Ｃｒ、Ｔｃ、Ｍｎ、Ｚｎ、Ｗ、Ｒｅ、Ｏｓ，Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｉｒから選ばれる少なくとも一つの元素であり、ｕ＋ｖ＋ｗ＝１、ｕ≧０、ｖ≧０、ｗ≧０であり、かつｘ＋ｙ＋ｚ＋ｓ＝１、０．２≦ｘ＋ｓ≦０．７５、ｙ≧０．０５、ｚ≧０．０５、０．０１≦ｓ≦０．１である。）で表されるペロブスカイト型構造の導電性酸化物膜を下部電極及び障壁導電層の少なくとも一方に対して用いることが可能である。
【００８８】
本実施例では、かかる導電性酸化物膜を下部電極及び上部電極に対して適用したキャパシタについて説明する。
【００８９】
まず、Ｓｉ（１００）基板の表面にＲＦマグネトロンスパッタ法により、下から順に膜厚２０ｎｍの（Ｔｉ_０．９Ａｌ_０．１）Ｎバリア層、膜厚２０ｎｍの（Ｂａ_ｕＳｒ_ｖＣａ_ｗ）（Ｔｉ_ｘＮｂ_ｙＶ_ｚＭ_ｓ）Ｏ_３下部電極、膜厚３０ｎｍのＢａＴｉＯ_３強誘電体膜、膜厚２０ｎｍの（Ｂａ_ｕＳｒ_ｖＣａ_ｗ）（Ｔｉ_ｘＮｂ_ｙＶ_ｚＭ_ｓ）Ｏ_３上部電極をエピタキシャル成長させてキャパシタ構造を作成した。
【００９０】
ここで、下部電極及び上部電極の（Ｂａ_ｕＳｒ_ｖＣａ_ｗ）（Ｔｉ_ｘＮｂ_ｙＶ_ｚＭ_ｓ）Ｏ_３の組成は以下の通りとした。
【００９１】
【表６】

【００９２】
【表７】

【００９３】
【表８】

【００９４】
成膜時の基板温度は全て６００℃とした。（Ｔｉ，Ａｌ）Ｎバリア層は、ＴｉＮ及びＡｌＮ、若しくは（Ｔｉ，Ａｌ）Ｎといった窒化物ターゲットを用いてＡｒ雰囲気中で成膜を行った。上部電極及び下部電極の（Ｂａ_ｕＳｒ_ｖＣａ_ｗ）（Ｔｉ_ｘＮｂ_ｙＶ_ｚＭ_ｓ）Ｏ_３は酸化物ターゲット（ＳｒＴｉＯ_３、ＳｒＮｂＯ_３、ＳｒＶＯ_３、及びＳｒＣｒＯ_３）を用いて、誘電体膜のＢａＴｉＯ_３はＢａＴｉＯ_３ターゲットを用いて、それぞれＡｒ：Ｏ_２ ＝４０：１の混合ガス雰囲気中で成膜を行った。
【００９５】
表７に示すように、ｘ＝０．１５、ｓ＝０．０５の時、ｙ＝０．０５、ｚ＝０．７５、及びｙ＝０．１０、ｚ＝０．７０、及びｙ＝０．３０、ｚ＝０．５０、及びｙ＝０．７５、ｚ＝０．０５の場合に、導電性が優れ面内均一性の良い下部電極及び上部電極を形成できることがわかる。
【００９６】
この場合の（Ｂａ_ｕＳｒ_ｖＣａ_ｗ）（Ｔｉ_ｘＮｂ_ｙＶ_ｚＭ_ｓ）Ｏ_３は、ほぼ立方晶のぺロブスカイト構造を取っており、格子定数はほぼａ軸＝ｃ軸＝０．３８５７〜０．３９８３ｎｍであった。ＢａＴｉＯ_３強誘電体膜は面内に歪みを持ち、面内格子定数がほぼ電極と同じａ軸＝０．３８５７〜０．３９８３ｎｍとなっていた。ＢａＴｉＯ_３膜は、ｙ＝０．０５、ｚ＝０．７５、及びｙ＝０．１０、ｚ＝０．７０、及びｙ＝０．３０、ｚ＝０．５０の場合、膜厚方向には大きく伸び、面垂直方向格子定数はおよそｃ軸＝０．４１５ｎｍ〜０．４２０ｎｍになっていた。こうして得られた膜の誘電特性を評価したところ、表７に示すように室温から４００℃の温度範囲で良好な強誘電性を示し、良好な強誘電体薄膜キャパシタであることが分かった。このような強誘電体薄膜キャパシタはＦＲＡＭ用等として有用である。
【００９７】
なお、ｙ＝０．７５、ｚ＝０．０５の場合には、形成された膜は常誘電性を示し、その誘電率は室温において１０００を越えており、高い電荷蓄積能力を有していることが分かった。また、リーク電流も−２．５Ｖ〜＋２．５Ｖで１×１０^−８Ａ／ｃｍ^２以下と極めて低い値を示す良好なＤＲＡＭ用薄膜キャパシタであることが分かった。
【００９８】
また、上述した方法で下部電極までを作成したものを取り出し、酸素０．０６Ｐａ、６００℃にてアニールを行った。上記の如く良好な特性の得られたキャパシタ構造を使った場合では膨れ・剥がれが見られなかった。
【００９９】
一方、本発明との比較例として、表７のｙ＝０、ｚ＝０．８０及びｙ＝０．８０、ｚ＝０の場合、並びに表６及び表８の場合は、良好な膜を形成することができなかった。これは以下の理由のためと思われる。
【０１００】
即ち、表６の場合は、（Ｂａ_ｕＳｒ_ｖＣａ_ｗ）（Ｔｉ_ｘＮｂ_ｙＶ_ｚＭ_ｓ）Ｏ_３中のＴｉの割合が０．１５と０．２０よりも少ないので、ＳｒＮｂＯ_３やＳｒＶＯ_３の酸化物がより高次の酸化物（Ｓｒ_２Ｎｂ_２Ｏ_７及びＳｒ_２Ｖ_２Ｏ_７等）へと酸化されやすく、かかる酸化を抑制する働きを有するＣｒも含有されていないため、その酸化の進行を防止することが困難である。したがって、この酸化による下部電極膜の剥がれ、これに伴う導電性劣化が著しい。
【０１０１】
また、表７の場合は、ＳｒＮｂＯ_３又はＳｒＶＯ_３がそれぞれ５％よりも少なくなる（ｙ＜０．０５、ｚ＜０．０５）と、異なる酸化物が相互に混ざり合いにくくなり面内均一性が悪くなる。また、ＳｒＮｂＯ_３及びＳｒＶＯ_３のうち片方の酸化物の量が過剰となる結果、かかる酸化物が更に酸化しやすくなり、より高次の上記酸化物が生成されるので、電極の剥がれ等が生ずるようになり導電性が著しく劣化してしまう。
【０１０２】
さらに、表８の場合は、Ｃｒの割合が０．１０を越えており、このため下地の（Ｔｉ_０．９Ａｌ_０．１）Ｎバリア層の酸化を抑制することが困難となり、このため膜剥がれが生じて導電性劣化も著しくなる。なお、ＳｒＮｂＯ_３又はＳｒＶＯ_３がそれぞれ５％よりも少なくなる（ｙ＜０．０５、ｚ＜０．０５）と、上述した問題も合わせて生ずるようになる。
【０１０３】
以上のように、（Ｂａ_ｕＳｒ_ｖＣａ_ｗ）（Ｔｉ_ｘＮｂ_ｙＶ_ｚ）Ｏ_３における元素ＭとしてＣｒを用いたが、ＭとしてはＺｒ、Ｈｆ、Ｔａ、Ｍｏ、Ｃｒ、Ｔｃ、Ｍｎ、Ｚｎ、Ｗ、Ｒｅ、Ｏｓ，Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｉｒから選ばれる少なくとも一つの元素を用いることが可能である。かかる元素Ｍは、少量であればその耐酸化性を向上することができ、またＳＴＯに比べれば比抵抗が小さいので導電性を改善することが可能である。元素Ｍが多くなると、相対的に（Ｂａ_ｕＳｒ_ｖＣａ_ｗ）（Ｔｉ_ｘＮｂ_ｙＶ_ｚ）Ｏ_３の量は少なくなり、下地材料の酸化等による電極の剥がれ等が生じたり、導電性の劣化が生じてしまう。かかる理由より、Ｍの割合ｓの範囲は０．０１≦ｓ≦０．１とすることが望ましい。
【０１０４】
なお、本発明は上記した実施例に限定されることはない。例えば、本発明は、上部電極及び下部電極の両方、又は下部電極のみに適用することが可能であり、下地のシリコン、ＴｉＮ、又はＴｉＮとＡＮ（ここで、ＡはＡｌ、Ｖ、Ｍｏ、Ｎｂ、及びＴａから選ばれる少なくとも一つの元素）との固溶体の酸化を防止しながら安定して成膜を行うことができ、性能の優れたキャパシタを構成することができる。
【０１０５】
さらにまた、ＦＲＡＭ、ＤＲＡＭ以外の半導体装置に対しても本発明を適用することができ、例えば、ＥＥＰＲＯＭのコントロールゲートとフローティングゲートとの間に形成される絶縁膜にも適用可能であり、これによりキャパシタ容量の増加、ひいてはコントロールゲートの制御性の向上を図ることが可能である。
【０１０６】
その他、本発明の趣旨を逸脱しない範囲で種々変形して実施することが可能である。
【０１０７】
【発明の効果】
本発明によれば、耐酸化性・耐還元性に優れ、十分な導電性を有する導電性酸化物により、下地の酸化を防止して膜剥がれ・膨れを抑制することができ、良好な強誘電特性、又は高誘電率等を有するキャパシタを提供することが可能である。
【図面の簡単な説明】
【図１】本発明によるキャパシタの一実施形態を示す断面図。
【図２】ペロブスカイト型構造の酸化物の格子定数と安定性との関係を示す特性図。
【図３】ＳＴＯのＢサイトの１２．５％をＮｂによって置換した場合のバンド構造を示す特性図。
【図４】ＳＴＯのＢサイトの１２．５％をＲｕによって置換した場合のバンド構造を示す特性図。
【図５】本発明によるキャパシタの導電性酸化物膜のＳｒＴｉＯ_３、ＳｒＮｂＯ_３、ＳｒＶＯ_３の割合を示す特性図。
【図６】本発明によるキャパシタを用いた半導体記憶装置の構成を示す断面図。
【符号の説明】
１１…シリコン（Ｓｉ）基板
１２…バリア層
１３…第１の電極層（下部電極）
１４…誘電体膜
１５…第２の電極層（上部電極）
１６…薄膜キャパシタ
２１…ＡｌＮの酸化が起こるエネルギーを示す線
２２…ＴｉＮの酸化が起こるエネルギーを示す線
３１…Ｎｂの４ｄ−ｔ２ｇ状態
３２…Ｔｉの３ｄ−ｔ２ｇ状態
３３…Ｒｕの４ｄ−ｔ２ｇ状態
３４…Ｔｉの３ｄ−ｔ２ｇ状態
４１…第１導電型半導体基板
４２…素子間分離酸化膜
４３…ゲート酸化膜
４４…ワード線（ゲート）
４５、４７…層間絶縁膜
４６…第２導電型不純物拡散層（ソース・ドレイン）
４８…ビット線
４９…平坦化用絶縁膜
５０…研磨停止層
５１…単結晶シリコンストレージノード
５２…エピタキシャルバリア金属層
５３…エピタキシャル下部電極
５４…エピタキシャル誘電体膜
５５…上部電極

Claims (11)

1. 半導体基板上に順に積層された第１の電極、ペロブスカイト型構造の誘電体膜、及び第２の電極を具備するキャパシタであって、前記第１の電極が、（Ｂａ_uＳｒ_vＣａ_w）（Ｔｉ_xＮｂ_yＶ_z）Ｏ₃（ここで、ｕ＋ｖ＋ｗ＝１、ｕ≧０、ｖ≧０、ｗ≧０であり、かつｘ＋ｙ＋ｚ＝１、０．２≦ｘ≦０．７５、ｙ≧０．０５、ｚ≧０．０５である。）で表されるペロブスカイト型構造の導電性酸化物膜からなることを特徴とするキャパシタ。
2. 半導体基板上に順に積層された第１の電極、ペロブスカイト型構造の誘電体膜、及び第２の電極を具備するキャパシタであって、前記第１の電極が、（Ｂａ_uＳｒ_vＣａ_w）（Ｔｉ_xＮｂ_yＶ_zＭ_s）Ｏ₃（ここで、ＭはＺｒ、Ｈｆ、Ｔａ、Ｍｏ、Ｃｒ、Ｔｃ、Ｍｎ、Ｚｎ、Ｗ、Ｒｅ、Ｏｓ，Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｉｒから選ばれる少なくとも一つの元素であり、ｕ＋ｖ＋ｗ＝１、ｕ≧０、ｖ≧０、ｗ≧０であり、かつｘ＋ｙ＋ｚ＋ｓ＝１、０．２≦ｘ＋ｓ≦０．７５、ｙ≧０．０５、ｚ≧０．０５、０．０１≦ｓ≦０．１である。）で表されるペロブスカイト型構造の導電性酸化物膜からなることを特徴とするキャパシタ。
3. 前記第１の電極は前記半導体基板上にエピタキシャル成長して設けられ、前記ペロブスカイト型構造の誘電体膜は前記第１の電極上にエピタキシャル成長して設けられていることを特徴とする請求項１又は２記載のキャパシタ。
4. 半導体基板上に順に積層された障壁導電層、第１の電極、ペロブスカイト型構造の誘電体膜、及び第２の電極を具備するキャパシタであって、前記第１の電極及び前記障壁導電層の少なくとも一つが、（Ｂａ_uＳｒ_vＣａ_w）（Ｔｉ_xＮｂ_yＶ_z）Ｏ₃（ここで、ｕ＋ｖ＋ｗ＝１、ｕ≧０、ｖ≧０、ｗ≧０であり、かつｘ＋ｙ＋ｚ＝１、０．２≦ｘ≦０．７５、ｙ≧０．０５、ｚ≧０．０５である。）で表されるペロブスカイト型構造の導電性酸化物膜からなることを特徴とするキャパシタ。
5. 半導体基板上に順に積層された障壁導電層、第１の電極、ペロブスカイト型構造の誘電体膜、及び第２の電極を具備するキャパシタであって、前記第１の電極及び前記障壁導電層の少なくとも一つが、（Ｂａ_uＳｒ_vＣａ_w）（Ｔｉ_xＮｂ_yＶ_zＭ_s）Ｏ₃（ここで、ＭはＺｒ、Ｈｆ、Ｔａ、Ｍｏ、Ｃｒ、Ｔｃ、Ｍｎ、Ｚｎ、Ｗ、Ｒｅ、Ｏｓ，Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｉｒから選ばれる少なくとも一つの元素であり、ｕ＋ｖ＋ｗ＝１、ｕ≧０、ｖ≧０、ｗ≧０であり、かつｘ＋ｙ＋ｚ＋ｓ＝１、０．２≦ｘ＋ｓ≦０．７５、ｙ≧０．０５、ｚ≧０．０５、０．０１≦ｓ≦０．１である。）で表されるペロブスカイト型構造の導電性酸化物膜からなることを特徴とするキャパシタ。
6. 前記障壁導電層は前記半導体基板上にエピタキシャル成長して設けられ、前記第１の電極は前記障壁導電層上にエピタキシャル成長して設けられ、前記ペロブスカイト型構造の誘電体膜は前記第１の電極上にエピタキシャル成長して設けられていることを特徴とする請求項４又は５記載のキャパシタ。
7. 前記障壁導電層は、ＴｉＮ若しくはＴｉＮとＡＮ（ここで、ＡはＡｌ、Ｖ、Ｍｏ、Ｎｂ、及びＴａから選ばれる少なくとも一つの元素）との固溶体からなることを特徴とする請求項４乃至６のいずれかに記載のキャパシタ。
8. 前記第２の電極は前記誘電体膜上にエピタキシャル成長して積層されていることを特徴とする請求項３又は６記載のキャパシタ。
9. 前記ＶとＮｂの比率は、１≦Ｖ／Ｎｂ≦３であることを特徴とする請求項１乃至８のいずれかに記載のキャパシタ。
10. 前記ペロブスカイト型構造の誘電体膜は、ＡＢＯ₃（ここで、ＡはＢａ、Ｓｒ、及びＣａから選ばれる少なくとも一つの元素を含み、ＢはＴｉ、Ｚｒ、Ｈｆ、Ｓｎから選ばれる少なくとも一つの元素を含む。）で表される誘電体膜であることを特徴とする請求項１乃至９のいずれかに記載のキャパシタ。
11. 請求項１乃至１０のいずれかに記載のキャパシタと、このキャパシタに接続されたスイッチングトランジスタとを含むことを特徴とする半導体装置。

Images