KR970030791A - 반도체 소자의 저항 제조방법 - Google Patents
반도체 소자의 저항 제조방법 Download PDFInfo
- Publication number
- KR970030791A KR970030791A KR1019950040295A KR19950040295A KR970030791A KR 970030791 A KR970030791 A KR 970030791A KR 1019950040295 A KR1019950040295 A KR 1019950040295A KR 19950040295 A KR19950040295 A KR 19950040295A KR 970030791 A KR970030791 A KR 970030791A
- Authority
- KR
- South Korea
- Prior art keywords
- resistor
- forming
- insulating film
- silicon layer
- polycrystalline silicon
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 저항 제조방법에 관한 것으로서, 저항체가 되는 다결정 실리콘층에 양의 온도계수를 갖는 공정과 음의 온도계수를 갖는 공정을 함께 진행한 후, 패턴닝하여 저항체를 형성하고, 콘택 및 저항을 형성하여 저항체를 구성하였으므로, 특정 저항값에서 온도 변화에 따른 저항값 변화가 방지되고, 저항체내의 불순물 농도가 일정하여 저항계수가 작아지므로 고온과 저온 모두에서 동작되는 반도체 소자의 동작 신뢰성이 향상된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2(a)도 내지 제2(d)도는 본 발명에 따른 반도체 소자의 저항 제조 공정도.
Claims (6)
- 저항 제조방법은 반도체 기판 상에 절연막을 형성하는 공정과, 상기 절연막 상에 다결정 실리콘층 형성하는 공정과, 상기 다결정 실리콘층에 양의 온도 계수와 음의 온도 계수를 갖게 하는 불순물을 함께 순차적으로 도핑하는 공정과, 상기 다결정 실리콘층을 패턴닝하여 소정 저항 값을 갖는 저항체를 형성하는 공정과, 상기 다결정 실리콘층에서 콘택으로 예정되어 있는 부분을 노출시키는 콘택 홀을 포함하는 충간절연막을 상기 구조의 전표면에 형성하는 공정과, 상기 콘택홀을 통해 다결정 실리콘층 패턴과 접촉되는 전극을 형성하는 공정을 구비하는 반도체 소자의 저항 제조방법.
- 제1항에 있어서, 상기 절연막을 산화막, 질화막, BPSG막 및 TEOS막으로 구성되는 군에서 임의로 선택되는 하나의 막으로 형성하는 반도체 소자의 저항 제조방법.
- 제1항에 있어서, 상기 양의 온도 계수를 갖도록 반도체 기판을 전기로에 탑재하고 POCl3가스 분위기에서 열처리하여 P를 확산시키는 반도체 소자의 저항 제조방법.
- 제1항에 있어서, 상기 음의 확산계수를 갖도록 반도체 기판에 As불순물 이온을 이온 주입한 후 활성화시키는 반도체 소자의 저항 제조방법.
- 제1항에 있어서, 상기 층간절연막을 TEOS, BPSG 및 PSG로 이루어지는 군에서 임의로 선택되는 하나의 물질로 형성하는 반도체 소자의 저항 제조방법.
- 반도체 기판 상에 절연막을 형상하는 공정과, 상기 절연막 상에 다결정 실리콘층 패턴으로된 저항체를 형성하는 공정과, 상기 저항체에 양의 온도 계수와 음의 온도 계수를 갖게 하는 불순물을 함께 순차적으로 도핑하는 공정을 하거나 혹은 공정순서를 달리함으로서도 본 공정의 온도에 따른 저항변화가 거의 없는 특성을 얻을 수 있는 공정과, 상기 저항체에서 콘택으로 예정되어 있는 부분을 노출시키는 콘택홀을 구비하는 층간절연막을 상기 구조의 전표면에 형성하는 공정과, 상기 콘택홀을 통하여 저항체와 접촉되는 전극을 형성하는 공정을 구비하는 반도체 소자의 저항 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950040295A KR100194596B1 (ko) | 1995-11-08 | 1995-11-08 | 반도체 소자의 저항 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950040295A KR100194596B1 (ko) | 1995-11-08 | 1995-11-08 | 반도체 소자의 저항 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970030791A true KR970030791A (ko) | 1997-06-26 |
KR100194596B1 KR100194596B1 (ko) | 1999-06-15 |
Family
ID=66587029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950040295A KR100194596B1 (ko) | 1995-11-08 | 1995-11-08 | 반도체 소자의 저항 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100194596B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030047604A (ko) * | 2001-12-11 | 2003-06-18 | 한국전기연구원 | 반도체 집적회로의 저 온도저항계수 저항체 제조방법 |
KR20160061973A (ko) * | 2013-09-27 | 2016-06-01 | 인텔 코포레이션 | 내장형 저항기들에 대해 조정가능한 온도 계수를 형성하는 방법들 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100699833B1 (ko) * | 2005-01-22 | 2007-03-27 | 삼성전자주식회사 | 균일한 저항값을 가진 저항소자 및 이를 이용한 반도체 소자 |
-
1995
- 1995-11-08 KR KR1019950040295A patent/KR100194596B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030047604A (ko) * | 2001-12-11 | 2003-06-18 | 한국전기연구원 | 반도체 집적회로의 저 온도저항계수 저항체 제조방법 |
KR20160061973A (ko) * | 2013-09-27 | 2016-06-01 | 인텔 코포레이션 | 내장형 저항기들에 대해 조정가능한 온도 계수를 형성하는 방법들 |
Also Published As
Publication number | Publication date |
---|---|
KR100194596B1 (ko) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4486942A (en) | Method of manufacturing semiconductor integrated circuit BI-MOS device | |
US5472888A (en) | Depletion mode power MOSFET with refractory gate and method of making same | |
KR940006248A (ko) | 반도체장치 및 그 제조방법 | |
EP0100897A2 (en) | Method for contacting a pn junction region | |
KR940006256A (ko) | 반도체 장치 및 그 제조 방법 | |
KR960000177B1 (ko) | 반도체 장치 및 그 제조방법 | |
EP0438693B1 (en) | Method of manufacturing semiconductor device | |
KR950004608A (ko) | 프로그램가능한 안티-퓨즈 소자(Antifuse element) 및 그 제조방법 | |
EP0144762A1 (en) | Methods for forming closely spaced openings and for making contacts to semiconductor device surfaces | |
US6372662B1 (en) | Method of oxidizing a silicon surface | |
JPH0818011A (ja) | 半導体装置及びその製造方法 | |
KR930005509B1 (ko) | Mos형 집적회로 | |
US4780428A (en) | Mosfet semiconductor device and manufacturing method thereof | |
KR970030791A (ko) | 반도체 소자의 저항 제조방법 | |
JP3283458B2 (ja) | 半導体装置の製造方法 | |
JP2809662B2 (ja) | 二重拡散型mosfet装置の製造方法 | |
KR970013206A (ko) | 반도체 디바이스 제조 방법 | |
JPH043419A (ja) | 半導体装置の製造方法 | |
JPH01169925A (ja) | 半導体装置の製造方法 | |
JP2005005678A (ja) | 半導体素子および該半導体素子の製造方法 | |
KR100211148B1 (ko) | 바이모오스 반도체 메모리장치의 제조방법 | |
JP2919218B2 (ja) | 半導体装置の製造方法 | |
KR960043123A (ko) | 반도체 장치의 폴리사이드 간의 층간접속방법 | |
JPH02278725A (ja) | 半導体装置及びその製造方法 | |
KR950024265A (ko) | 반도체 장치의 금속 콘택부 구조 및 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110131 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20111208 Year of fee payment: 20 |
|
EXPY | Expiration of term |