CN100431099C - 一种在单晶硅基底表面直接制备Cr-Si硅化物电阻薄膜的方法 - Google Patents

Abstract

本发明涉及一种在单晶硅基底表面直接制备Cr-Si硅化物电阻薄膜的方法，通过使用高Si含量的Cr-Si铸造合金靶材(原子比[Si]/[Cr]＞2)，利用磁控溅射法直接在单晶Si基底上制备电阻薄膜。所制备的高Si含量的Cr-Si薄膜不仅可以在较低的热处理温度使得薄膜电阻温度系数达到±100ppm/□之间，薄膜电阻率也比较高；而且薄膜中高Si含量能够有效抑制薄膜层与单晶Si基底之间的界面扩散，减少对基底的消耗，界面平整度好。同时采用该方法制备Cr-Si电阻薄膜，工艺简单易行，生产效率高，生产成本低，所制备的电阻薄膜表面平坦致密，热稳定性和电性能重复好，综合电性能优异。

Description

一种在单晶硅基底表面直接制备Cr-Si硅化物电阻薄膜的方法

技术领域

本发明涉及一种Cr-Si硅化物电阻薄膜的制备方法，尤其是一种采用磁控溅射方法在单晶硅基底表面直接制备Cr-Si硅化物电阻薄膜的方法，属于材料制备技术领域。

背景技术

Cr-Si系硅化物薄膜，作为精密薄膜电阻器材料已经广泛应用在微电子元器件和集成电路中。在集成电路的工艺中，为了提高器件性能、集成度及可靠性，薄膜电阻器大都集成在器件中。目前，在集成电路中应用的薄膜电阻器大多采用扩散形成、离子注入等方法来制备。其工艺是将金属Cr沉积或注入Si基底表面，通过高温退火处理后，即可在基片表面形成一层Cr-Si硅化物薄膜。该方法的优点是制作工艺简单，并且与其它后续工艺兼容性好。但是，由于制备中需要进行高温退火处理，这对亚微米和深亚微米电路是不利的，除了容易造成器件界面平整度差、基底消耗量大、热稳定性差、重复制造性不好、损耗非线性等缺点以外，更重要的是难以获得高的电阻值和低的电阻温度系数(TCR)。对于一些需要较高阻值薄膜元件的低功率设备，比如心脏起搏器、便携式电子设备等，扩散和离子注入法制备的薄膜元器件就很难满足其要求。针对上述缺点，目前通常的解决途径是：预先在Si基底表面制备绝缘中间层(例如SiO₂绝缘层)，然后再将薄膜沉积在中间层上，以克服或者削减上述现有技术存在的不足。然而中间层的加入不仅会导致薄膜制备成本的增加，而且由于薄膜电阻器对基底表面非常敏感，这样中间层本身又会带来新的缺点，从而会引出新的问题，限制了其应用范围。

经对现有技术文献的检索发现，目前在集成电路中应用的Cr-Si系硅化物薄膜大多仍然沉积在绝缘基底或具有绝缘阻挡层的Si基底上，研究结果表明在薄膜电阻温度系数趋近于零的情况下，磁控溅射法比扩散法和离子注入法制备的电阻薄膜的电阻率要高很多。对于采用磁控溅射方法将Cr-Si薄膜直接制备在单晶Si基底表面，尚未发现相关报道。S.F.Gong等在《ThinSolid Films》(薄固体膜，1992，Vol.208，91～92)上发表的“Electrical andstructural properties of thin films of sputtered CrSi₂”(磁控溅射的CrSi₂薄膜的电学和结构性能)论文中，使用粉末冶金法制备的CrSi₂靶材采用磁控溅射法在Si(100)基底上沉积了CrSi₂薄膜，研究了薄膜在热处理过程中电阻率的变化和微观结构的演变。该研究的特点是采用磁控溅射法直接制备了CrSi₂硅化物电阻薄膜，而不是传统的扩散法和离子注入法，但是制备过程中仍然采用在Si(100)基底表面预先沉积绝缘SiO₂中间层的方法来减少薄膜与基底之间的界面扩散。

发明内容

为克服现有技术存在的上述不足，本发明提供一种采用磁控溅射方法在单晶硅基底表面直接制备Cr-Si硅化物电阻薄膜的方法。

该方法通过使用高Si含量的Cr-Si铸造合金靶材(原子比[Si]/[Cr]＞2)，利用磁控溅射法直接在单晶Si基底上制备薄膜。高Si含量的Cr-Si薄膜不仅具有较高的电阻率，而且由于薄膜中Si含量非常高，能够有效抑制薄膜与基底之间的界面扩散，从而能在较低的热处理温度获得优异的综合电性能。利用本发明所制备的Cr-Si电阻薄膜具有综合电性能优异、表面平坦致密、界面平整度好、对基底消耗量小、工艺简单易行的特点。

本发明是通过以下技术方案实现的：一种在单晶硅基底表面直接制备Cr-Si硅化物电阻薄膜的方法，其特征在于经过下列工艺步骤：

(1)将预先制备的Cr-Si铸造合金靶材经打磨后，用分析纯丙酮和蒸馏水清洗，然后在120～160℃保温2～3小时，以去除表面油污等杂质；

(2)将抛光单晶Si片用氢氟酸∶水＝1∶50的体积比的氢氟酸溶液去除表面氧化物，再用分析纯丙酮和蒸馏水充分清洗，之后在80～90℃保温1～2小时；

(3)将步骤(1)和(2)的合金靶材及单晶Si基片放入磁控溅射仪中，在下列溅射条件下，先对靶材预溅射5min，去除表面杂质后，再对靶材进行溅射，即得薄膜，溅射条件：溅射室本底真空度为1×10^-4Pa，溅射功率300～350W，Ar气压力0.4～0.5Pa；

(4)将(3)步骤制成的薄膜放入热处理炉中加热，加热至薄膜的电阻温度系数达±100ppm/℃时，停止热处理，冷却至室温，得Cr-Si硅化物电阻薄膜。

所述步骤(1)中，Cr-Si合金靶材的制备是：靶材采用真空中频感应电炉熔炼，然后经熔模铸造在电炉内浇铸成型，随炉冷却至室温，采用线切割等手段将铸件加工成磁控溅射用靶材。

所述步骤(1)中，靶材成分即原子百分含量(at.％)为：Cr 17～26％；Si 70～80％；Ni 3～4％，其中Ni元素的加入主要是提高靶材的铸造、加工性能和薄膜的电性能稳定性。

所述步骤(1)中，靶材形状为圆柱形，或者矩形，或者其它形。

所述步骤(2)中，单晶Si基底的取向为(100)或(111)。

所述步骤(4)中，热处理气氛为空气、氩气或真空。

本发明的优点在于克服了现有Cr-Si电阻薄膜制备技术的缺点和局限性，利用高Si含量的Cr-Si铸造合金靶材在单晶Si基底表面直接制备薄膜，薄膜成分中由于Si含量比较高(原子比[Si]/[Cr]＞2)，不仅可以在较低的热处理温度使得Cr-Si薄膜电阻温度系数达到电子工业的要求，即电阻温度系数在±100ppm/℃之间，薄膜的电阻率也比较高，而且薄膜中高Si含量能够有效抑制薄膜层与单晶Si基底之间的界面扩散，减少对基底的消耗，界面平整度好。本发明工艺简单易行，生产效率高，生产成本低，所制备的Cr-Si电阻薄膜表面平坦致密，热稳定性和电性能重复好，综合电性能优异。

附图说明

图1为Cr-Si-Ni溅射薄膜的AFM表面形貌。

图2为(Cr-Si-Ni)/Si(100)薄膜溅射态和不同温度下退火处理180min的X射线衍射图谱。

图3为(Cr-Si-Ni)/Si(100)薄膜450℃热处理后的纵断面TEM形貌及选区电子衍射。

图4为(Cr-Si-Ni)/Si(100)薄膜在(a)溅射态和(b)600℃热处理后的AES深度分布曲线。

图5为(Cr-Si-Ni)/Si(100)薄膜电阻率和电阻温度系数与退火温度的关系。

具体实施方式

以下结合实施例对本发明的技术方案作进一步描述。

实施例1

(1)将原子百分含量为Cr 17％、Si 80％、Ni 3％的Cr-Si合金靶材，各合金元素的纯度要求大于99.9％，用真空中频感应电炉熔炼，然后经熔模铸造在电炉内浇铸成圆柱型铸件后，随炉冷却至室温，用线切割等手段加工成磁控溅射用靶材，靶材的尺寸为直径75mm、厚度6mm，溅射前将靶材表面用砂纸打磨，再用分析纯的丙酮和蒸馏水清洗，然后置入烘箱中，在150℃保温3h，以去除表面油污等杂质；

(2)采用抛光单晶Si片为基底，取向为(100)，在溅射前，按氢氟酸∶水＝1∶50的体积比配成氢氟酸溶液，并用它去除基底表面氧化物，然后使用分析纯的丙酮和蒸馏水充分清洗，放入烘箱中，在80℃保温1小时；

(3)将(1)和(2)步骤预处理过的合金靶材及单晶Si基片安装、放入磁控溅射仪中，先对靶材预溅射5min，去除表面杂质后，再对靶材溅射75min，从而制备成薄膜，溅射条件为：溅射室本底真空度为1×10^-4Pa，溅射功率300W，Ar气压力0.4Pa；

(4)将(3)步骤所得薄膜经电阻炉进行热处理，退火温度范围250～600℃，每间隔50℃测量一次，保温180min，热处理过程中持续通入Ar气保护；

(5)将薄膜试样随炉冷却至室温，即产品。

本实施例在Si(100)基底上制备了在电子工业中广泛使用的Cr-Si-Ni电阻薄膜，并主要考察了该薄膜的表面形貌、微观结构、界面扩散以及电性能与退火温度之间的关系。薄膜厚度采用表面轮廓仪进行测量，制得的薄膜厚度为300nm。

从图1中可以看出，薄膜的表面粗糙度(RMS)约为0.422nm，说明所制备的薄膜表面平坦致密。一般来说，表面平坦致密的薄膜在电学性能上往往表现出较好的重复性和精密性。

从图2薄膜的X射线衍射图谱中可以明显看出，薄膜在溅射态时呈非晶态结构；在热处理温度低于300℃时，从衍射图谱上可反映出微观结构仍然保持非晶态结构。当热处理温度高于300℃以后，薄膜中开始有CrSi₂晶化相析出；随着热处理温度的进一步升高，薄膜中晶化相的体积分数和尺寸不断增大。进一步采用TEM分析了薄膜中晶化相的分布和界面扩散情况，根据图3薄膜450℃热处理后的纵断面TEM形貌及选区电子衍射可以看出，薄膜中析出的CrSi₂纳米晶化相呈岛状结构弥散分布在残留非晶基体上。一般来说，完全不连续的岛状结构薄膜应该比部分不连续的岛状结构薄膜具有更高的电阻率。

采用俄歇能谱仪(AES)分析了薄膜热处理前后成分的深度分布曲线(图4)。图4-a为溅射态试样中Si、Cr、Ni和O元素的相对原子含量。可以看出，在薄膜与基底之间形成了成分的过渡，这主要是由于Si基底表面粗糙度引起的，该过渡层的宽度约为25nm；图4-b为薄膜在600℃热处理后的AES深度分布曲线。可以看出高温退火处理以后的薄膜与基底之间界面层宽度比溅射态时的试样界面层宽度明显增大了，该界面层的宽度约为36nm。与溅射态薄膜界面层的宽度相比，薄膜在高温退火后界面层增加了约11nm左右，这表明高Si含量的Cr-Si-Ni薄膜对Si基底消耗极少，界面扩散程度也非常的小，这对薄膜获得较好的电性能是非常有利的，也说明了所制备的薄膜在Si(100)基底上具有较好的热稳定性。

根据图5中薄膜电性能的测量结果可以看出，薄膜的室温电阻率随着退火温度的上升，呈先上升、后下降趋势。当退火温度低于300℃时，薄膜电阻率随着温度的上升，缓慢的增大；当退火温度高于300℃以后，薄膜电阻率增大速度加快；特别是退火温度500℃时，薄膜电阻率发生跃变，达到最大值；而后随着温度的进一步升高，电阻率反而快速下降。同时根据图还可以看出，对于Si(100)基底，热处理后薄膜的电阻率比溅射态的薄膜提高了1.53～6.98倍。对于薄膜的电阻温度系数，在溅射态为负值；在热处理温度低于300□时，电阻温度系数没有明显的变化；当热处理温度高于300℃以后，薄膜中由于CrSi₂晶化相的析出，且具有较正的电阻温度系数，因而薄膜的电阻温度系数由负值开始朝正值方向偏移，在热处理温度为410℃时，薄膜的电阻温度系数值趋近于零，之后随着热处理温度的继续升高，薄膜的电阻温度系数向正值方向继续增大。

实施例2

除靶材成分原子百分含量为Cr 26％、Si 70％、Ni 4％外，其余步骤均与实施例1相同，溅射时间控制在40min，经测量制得的薄膜厚度为150nm。与实施例1相比，所制薄膜微观结构随热处理温度变化趋势相同，薄膜中也析出CrSi₂晶化相，析出的纳米晶化相呈岛状结构弥散分布在残留非晶基体上；电性能随热处理温度的变化趋势结果表明，薄膜在热处理温度为425℃时，电阻温度系数值趋近于零。

上述结果表明，利用高Si含量的Cr-Si-Ni合金靶材(原子比[Si]/[Cr]＞2)在单晶Si基底表面直接制备的薄膜，不仅可以在较低的热处理温度(390～430℃)使得Cr-Si薄膜电阻温度系数达到电子工业的要求(电阻温度系数在±100ppm/℃之间)，而且薄膜的电阻率比溅射态也提高了3倍以上；同时可以看出薄膜对单晶Si基底的消耗非常小，界面平整度好、热稳定性好。本发明还具有工艺简单易行、生产成本低廉、生产效率高的特点。

Claims (6)

1、一种在单晶硅基底表面直接制备Cr-Si硅化物电阻薄膜的方法，其特征在于经过下列工艺步骤：

(1)将预先制备的Cr-Si铸造合金靶材经打磨后，用分析纯丙酮和蒸馏水清洗，然后在120～160℃保温2～3小时，以去除表面油污等杂质；

(2)将抛光单晶Si片用氢氟酸∶水＝1∶50的体积比的氢氟酸溶液去除表面氧化物，再用分析纯丙酮和蒸馏水充分清洗，之后在60～90℃保温1～2小时；

(3)将步骤(1)和(2)的合金靶材及单晶Si基片放入磁控溅射仪中，在下列溅射条件下，先对靶材预溅射5～10min，去除表面杂质后，再对靶材进行溅射，即得薄膜，溅射条件：溅射室本底真空度为1×10^-4Pa，溅射功率300～350W，Ar气压力0.4～0.5Pa；

(4)将(3)步骤制成的薄膜放入热处理炉中加热，加热至薄膜的电阻温度系数达±100ppm/℃时，停止热处理，冷却至室温，得Cr-Si硅化物电阻薄膜。

2、按权利要求1所述的制备Cr-Si硅化物电阻薄膜的方法，其特征在于所述步骤(1)中，Cr-Si合金靶材的制备是：靶材采用真空中频感应电炉熔炼，然后经熔模铸造在电炉内浇铸成型，随炉冷却至室温，采用线切割手段将铸件加工成磁控溅射用靶材。

3、按权利要求1所述的制备Cr-Si硅化物电阻薄膜的方法，其特征在于所述步骤(1)中，靶材成分即原子百分含量at.％为：Cr 17～26％；Si 70～80％；Ni 3～4％，其中Ni元素的加入主要是提高靶材的铸造、加工性能和薄膜的电性能稳定性。

4、按权利要求1所述的制备Cr-Si硅化物电阻薄膜的方法，其特征在于所述步骤(1)中，靶材形状为圆柱形，或者矩形，或者其它形。

5、按权利要求1所述的制备Cr-Si硅化物电阻薄膜的方法，其特征在于所述步骤(2)中，单晶Si基底的取向为(100)或(111)。

6、按权利要求1所述的制备Cr-Si硅化物电阻薄膜的方法，其特征在于所述步骤(4)中，热处理气氛为空气、氩气或真空。

Images