JPS6272118A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6272118A JPS6272118A JP21313185A JP21313185A JPS6272118A JP S6272118 A JPS6272118 A JP S6272118A JP 21313185 A JP21313185 A JP 21313185A JP 21313185 A JP21313185 A JP 21313185A JP S6272118 A JPS6272118 A JP S6272118A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- epitaxially grown
- nitride film
- silicon nitride
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
半導体基板に埋没領域を形成し、その上に窒化シリコン
膜の数原子層を被覆し、その窒化シリコン膜を介して半
導体層をエピタキシャル成長する。
膜の数原子層を被覆し、その窒化シリコン膜を介して半
導体層をエピタキシャル成長する。
［産業上の利用分野］
本発明は半導体装置の製造方法のうち、特に半導体層の
エピタキシャル成長方法に関する。
エピタキシャル成長方法に関する。
周知のように、ＩＣなどの半導体装置は極めて微細化さ
れ、高度に集積化されてきた。従って、半導体素子を構
成するすべての領域は高精度に形成することが重要であ
る。例えば、バイポーラトランジスタの製造工程の初期
にエピタキシャル成長工程があるが、その成長工程では
高濃度な埋込領域からのオートドープは回避できないも
のとされている。しかし、この埋込層からのオートドー
プが阻止されるならば、半導体装置は一層高精度に形成
が可能となり、そのようなオートドープの起こらない製
造方法が要望されている。
れ、高度に集積化されてきた。従って、半導体素子を構
成するすべての領域は高精度に形成することが重要であ
る。例えば、バイポーラトランジスタの製造工程の初期
にエピタキシャル成長工程があるが、その成長工程では
高濃度な埋込領域からのオートドープは回避できないも
のとされている。しかし、この埋込層からのオートドー
プが阻止されるならば、半導体装置は一層高精度に形成
が可能となり、そのようなオートドープの起こらない製
造方法が要望されている。
［従来の技術］
第ｚｌｂｔａ＋および（ｂｌは従来のエピタキシャル成
長方法の工程順断面図を示しており、まず、同図＋ａｌ
に示すように、ｐ型シリコン基板１の所望位置にドーズ
１２ｘｌＯ／ｄ程度の砒素（Ａｓ）をイオン注入して、
ｎ＋型の埋込領域２を形成する。
長方法の工程順断面図を示しており、まず、同図＋ａｌ
に示すように、ｐ型シリコン基板１の所望位置にドーズ
１２ｘｌＯ／ｄ程度の砒素（Ａｓ）をイオン注入して、
ｎ＋型の埋込領域２を形成する。
次いで、第２図（ｂ）に示すように、その上に濃度２Ｘ
１０ ／ｃｆｌ！程度のｎ型のシリコン層３を膜厚２
μｍ程度にエピタキシャル成長する。エピタキシャル成
長はシリコン基板を１０００〜１１００℃に加熱し、モ
ノシラン（ＳｉＨ４）にホスフィン（ＰＨ３）を添加し
た反応ガスを熱分解して成長させる方法である。このよ
うに、シリコン基板を高温に加熱する理由は、吸着原子
の表面泳動を活発にさせて、基板結晶に沿ったエピタキ
シャル成長を容易にするためである。
１０ ／ｃｆｌ！程度のｎ型のシリコン層３を膜厚２
μｍ程度にエピタキシャル成長する。エピタキシャル成
長はシリコン基板を１０００〜１１００℃に加熱し、モ
ノシラン（ＳｉＨ４）にホスフィン（ＰＨ３）を添加し
た反応ガスを熱分解して成長させる方法である。このよ
うに、シリコン基板を高温に加熱する理由は、吸着原子
の表面泳動を活発にさせて、基板結晶に沿ったエピタキ
シャル成長を容易にするためである。
［発明が解決しようとする問題点］
ところが、高温度にシリコン基板１を加熱すると、高濃
度なｎ＋型型埋領領域２らｎ型エピタキシャル成長層３
に不純物がオートドープ（Ａｕｔ。
度なｎ＋型型埋領領域２らｎ型エピタキシャル成長層３
に不純物がオートドープ（Ａｕｔ。
Ｄｏｐｉｎｇ ：這い上がり）を起こす問題があり、第
３図（ｂ）にそのオーＩ・ドープ領域４を示している。
３図（ｂ）にそのオーＩ・ドープ領域４を示している。
例えば、膜厚２μｍ程度のエピタキシャル成長層３への
オートドープ領域４は０．８μｍ前後の厚さとなる。
オートドープ領域４は０．８μｍ前後の厚さとなる。
そうすると、エピタキシャル成長層３の幅が狭くなり、
その結果として、バイポーラトランジスタのコレクタ輻
が狭くなることになって、甚だしい場合はベース・コレ
クタ短絡の不具合が起こるようになる。従って、従来よ
り、これを考慮して、エピタキシャル成長層３の幅を余
裕をもって十分に厚く形成する方法が採られている。第
３図は上記の不具合な問題点を図示したバイポーラトラ
ンジスタの断面図で、５はベース領域、Ｗはベース幅で
ある。
その結果として、バイポーラトランジスタのコレクタ輻
が狭くなることになって、甚だしい場合はベース・コレ
クタ短絡の不具合が起こるようになる。従って、従来よ
り、これを考慮して、エピタキシャル成長層３の幅を余
裕をもって十分に厚く形成する方法が採られている。第
３図は上記の不具合な問題点を図示したバイポーラトラ
ンジスタの断面図で、５はベース領域、Ｗはベース幅で
ある。
しかし、このように、エピタキシャル成長層３を厚く形
成すると、素子分離帯６や埋没領域２よりの引出し領域
７ （コレクタコンタクト）を深く形成しなければなら
ず、その形成が困難になる。
成すると、素子分離帯６や埋没領域２よりの引出し領域
７ （コレクタコンタクト）を深く形成しなければなら
ず、その形成が困難になる。
即ち、深い拡散には高温度、長時間の処理を要し、半導
体装置の微細化・高精度には逆行した形成方法となり、
事実、現在は、そのような形成方法によって形成されて
いる。
体装置の微細化・高精度には逆行した形成方法となり、
事実、現在は、そのような形成方法によって形成されて
いる。
本発明は、このような問題点を解消させて、オートドー
プを抑制する形成方法を提案するものである。
プを抑制する形成方法を提案するものである。
［問題点を解決するための手段］
その問題は、−導電型半導体基板の所望位置に異種導電
型埋込領域を形成し、次いで、５原子層以下の窒化シリ
コン膜を表面に被着した後、異種導電型半導体層をエピ
タキシャル成長するようにした製造方法によって解決さ
れる。
型埋込領域を形成し、次いで、５原子層以下の窒化シリ
コン膜を表面に被着した後、異種導電型半導体層をエピ
タキシャル成長するようにした製造方法によって解決さ
れる。
［作用］
即ち、本発明は、埋没領域を形成した半導体基板の上に
、窒化シリコン膜の数原子層を被覆し、その上に半導体
層をエピタキシャル成長する。
、窒化シリコン膜の数原子層を被覆し、その上に半導体
層をエピタキシャル成長する。
そうすると、埋没領域からのオートドープが押出されて
、エピタキシャル成長層の幅を薄く形成し、そこに形成
する半導体装置を微細化・高精度化することができる。
、エピタキシャル成長層の幅を薄く形成し、そこに形成
する半導体装置を微細化・高精度化することができる。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図＋８１〜（Ｃ）は本発明にかかるエピタキシャル
成長工程の工程順断面図を示しており、まず、同図（ａ
ｌに示すように、ｐ型シリコン基板１の所望領域に砒素
をイオン注入して、高濃度なｎ＋型型埋領領域２形成す
る。
成長工程の工程順断面図を示しており、まず、同図（ａ
ｌに示すように、ｐ型シリコン基板１の所望領域に砒素
をイオン注入して、高濃度なｎ＋型型埋領領域２形成す
る。
次いで、第１図（ｂｌに示すように、その上に、プラズ
マ窒化法によって１〜５原子層（５〜２０人）程度の窒
化シリコン膜１０を形成する。ここに、プラズマ窒化法
とは、シリコン基板の上面に窒素ガス（又は、アンモニ
アガス）を導入し、これをプラズマ化して反応させる法
である。また、プラズマ窒化法の代わりに、基板を加熱
して窒素と反応させる熱窒化法、あるいは、窒素にレー
ザーを照射して反応させるレーザー窒化法を用いても形
成できる。そうすれば、活性化窒素がシリコン表面に作
用して、極めて薄い窒化シリコン膜１０が形成される。
マ窒化法によって１〜５原子層（５〜２０人）程度の窒
化シリコン膜１０を形成する。ここに、プラズマ窒化法
とは、シリコン基板の上面に窒素ガス（又は、アンモニ
アガス）を導入し、これをプラズマ化して反応させる法
である。また、プラズマ窒化法の代わりに、基板を加熱
して窒素と反応させる熱窒化法、あるいは、窒素にレー
ザーを照射して反応させるレーザー窒化法を用いても形
成できる。そうすれば、活性化窒素がシリコン表面に作
用して、極めて薄い窒化シリコン膜１０が形成される。
次いで、第１図（Ｃ１に示すように、その上に、４度２
Ｘ１０ ／ｃｊ程度、膜厚１μｒｎのｎ型のシリコン
層１３をエピタキシャル成長する。エピタキシャル成長
は、従来と同じく、シリコン基板を高温度に加熱し、モ
ノシランにホスフィンを添加した反応ガスを熱分解して
成長させる方法である。
Ｘ１０ ／ｃｊ程度、膜厚１μｒｎのｎ型のシリコン
層１３をエピタキシャル成長する。エピタキシャル成長
は、従来と同じく、シリコン基板を高温度に加熱し、モ
ノシランにホスフィンを添加した反応ガスを熱分解して
成長させる方法である。
このような形成方法によれば、エピタキシャル成長層１
３への埋没領域からの這い上がりは窒化シリコン膜１０
によって抑制され、オートドープ領域は形成されなくな
る。一方、窒化シリコン膜１０は極めて薄い膜であるか
ら、シリコン基板の表面泳動は窒化シリコン膜１０に無
関係に、良好な結晶のエピタキシャル成長層重３が形成
される。
３への埋没領域からの這い上がりは窒化シリコン膜１０
によって抑制され、オートドープ領域は形成されなくな
る。一方、窒化シリコン膜１０は極めて薄い膜であるか
ら、シリコン基板の表面泳動は窒化シリコン膜１０に無
関係に、良好な結晶のエピタキシャル成長層重３が形成
される。
［発明の効果］
以上の説明から明らかなように、本発明によれば、従来
より薄いエピタキシャル成長層を精度良く形成すること
ができ、半導体装置の高精度化・微細化に大きく寄与す
るものである。
より薄いエピタキシャル成長層を精度良く形成すること
ができ、半導体装置の高精度化・微細化に大きく寄与す
るものである。
第１図（ａ）〜（Ｃ）は本発明にかかる形成工程順断面
図、第２図ｔａ）およびｆｂ）は従来の形成工程順断面
図、第３図は従来の問題点を示すバイポーラトランジス
タの断面図である。 図において、 １はｐ型シリコン基板、 ２はｎ＋型型埋領領域 ３．１３はエピタキシャル成長したｎ型シリコン層、４
はオートドープ領域、 １０は窒化シリコン膜 を示している。 じ２１シｉ ８訃“う１［；秀戎゛二に二１テウ；：）
’／＊ 孟Ｂ２Ｂｍ第１図 従車／ｌ形以゛１社椴酢肉図 ＠２図 幌来、ｌ−ｌデ９共２９」に１リシシス７の婢を図第３
図
図、第２図ｔａ）およびｆｂ）は従来の形成工程順断面
図、第３図は従来の問題点を示すバイポーラトランジス
タの断面図である。 図において、 １はｐ型シリコン基板、 ２はｎ＋型型埋領領域 ３．１３はエピタキシャル成長したｎ型シリコン層、４
はオートドープ領域、 １０は窒化シリコン膜 を示している。 じ２１シｉ ８訃“う１［；秀戎゛二に二１テウ；：）
’／＊ 孟Ｂ２Ｂｍ第１図 従車／ｌ形以゛１社椴酢肉図 ＠２図 幌来、ｌ−ｌデ９共２９」に１リシシス７の婢を図第３
図
Claims (1)
- 一導電型半導体基板の所望位置に異種導電型埋込領域を
形成し、次いで、５原子層以下の窒化シリコン膜を表面
に被着した後、異種導電型半導体層をエピタキシャル成
長するようにしたことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21313185A JPS6272118A (ja) | 1985-09-25 | 1985-09-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21313185A JPS6272118A (ja) | 1985-09-25 | 1985-09-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6272118A true JPS6272118A (ja) | 1987-04-02 |
Family
ID=16634086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21313185A Pending JPS6272118A (ja) | 1985-09-25 | 1985-09-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6272118A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0762484A1 (en) * | 1995-08-31 | 1997-03-12 | Texas Instruments Incorporated | Method of forming an epitaxial layer with minimal autodoping |
| JP2001189279A (ja) * | 1999-11-05 | 2001-07-10 | Fr Telecom | 窒素のバリアを形成することにより、半導体構成要素中へのホウ素の拡散を防止する方法、およびそのようにして得られた半導体構成要素 |
| JP2021072441A (ja) * | 2019-10-24 | 2021-05-06 | 信越半導体株式会社 | 半導体基板の製造方法及び半導体基板 |
| WO2023037838A1 (ja) * | 2021-09-09 | 2023-03-16 | 信越半導体株式会社 | 窒化物半導体基板の製造方法 |
-
1985
- 1985-09-25 JP JP21313185A patent/JPS6272118A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0762484A1 (en) * | 1995-08-31 | 1997-03-12 | Texas Instruments Incorporated | Method of forming an epitaxial layer with minimal autodoping |
| US6007624A (en) * | 1995-08-31 | 1999-12-28 | Texas Instruments Incorporated | Process for controlling autodoping during epitaxial silicon deposition |
| JP2001189279A (ja) * | 1999-11-05 | 2001-07-10 | Fr Telecom | 窒素のバリアを形成することにより、半導体構成要素中へのホウ素の拡散を防止する方法、およびそのようにして得られた半導体構成要素 |
| JP2021072441A (ja) * | 2019-10-24 | 2021-05-06 | 信越半導体株式会社 | 半導体基板の製造方法及び半導体基板 |
| WO2023037838A1 (ja) * | 2021-09-09 | 2023-03-16 | 信越半導体株式会社 | 窒化物半導体基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5504018A (en) | Process of fabricating bipolar transistor having epitaxially grown base layer without deterioration of transistor characteristics | |
| US4063967A (en) | Method of producing a doped zone of one conductivity type in a semiconductor body utilizing an ion-implanted polycrystalline dopant source | |
| US3887993A (en) | Method of making an ohmic contact with a semiconductor substrate | |
| US4479297A (en) | Method of fabricating three-dimensional semiconductor devices utilizing CeO2 and ion-implantation. | |
| JP2839018B2 (ja) | 半導体装置の製造方法 | |
| JP2947828B2 (ja) | 半導体装置の製造方法 | |
| US4516147A (en) | Semiconductor device having a substrate covered with a high impurity concentration first polycrystalline layer and then a lower impurity concentration second polycrystalline layer | |
| US6903439B2 (en) | Bipolar transistor | |
| JP2019004050A (ja) | エピタキシャルウェーハの製造方法 | |
| JPS6272118A (ja) | 半導体装置の製造方法 | |
| GB2033660A (en) | Manufacturing transistors having different characteristics | |
| JPS5917243A (ja) | 半導体装置の製造方法 | |
| JP5069854B2 (ja) | 半導体デバイスの製造方法 | |
| JPS6155250B2 (ja) | ||
| JPH021936A (ja) | バイポーラ半導体装置の製造方法 | |
| KR930010675B1 (ko) | Mbe를 이용한 반도체 소자 제조방법 | |
| Donahue et al. | Low Temperature Silicon Epitaxy Deposited by Very Low Pressure Chemical Vapor Deposition: II. Autodoping | |
| JPS5917529B2 (ja) | 半導体装置の製造方法 | |
| US3959810A (en) | Method for manufacturing a semiconductor device and the same | |
| JPH0653491A (ja) | 半導体装置の製造方法 | |
| JP3229026B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2707641B2 (ja) | 半導体装置 | |
| JPS5853500B2 (ja) | 不純物拡散方法 | |
| JPS6231113A (ja) | 半導体装置の製造方法 | |
| JPH0546097B2 (ja) |