JP2021072441A - 半導体基板の製造方法及び半導体基板 - Google Patents

半導体基板の製造方法及び半導体基板 Download PDF

Info

Publication number
JP2021072441A
JP2021072441A JP2020170262A JP2020170262A JP2021072441A JP 2021072441 A JP2021072441 A JP 2021072441A JP 2020170262 A JP2020170262 A JP 2020170262A JP 2020170262 A JP2020170262 A JP 2020170262A JP 2021072441 A JP2021072441 A JP 2021072441A
Authority
JP
Japan
Prior art keywords
single crystal
semiconductor
layer
silicon
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020170262A
Other languages
English (en)
Other versions
JP7224325B2 (ja
Inventor
美保 二井谷
Miho NIITANI
美保 二井谷
大士 若林
Hiroshi Wakabayashi
大士 若林
健人 山田
Taketo Yamada
健人 山田
吉田　和彦
Kazuhiko Yoshida
和彦 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd, Nagano Electronics Industrial Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of JP2021072441A publication Critical patent/JP2021072441A/ja
Application granted granted Critical
Publication of JP7224325B2 publication Critical patent/JP7224325B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/40—Coatings including alternating layers following a pattern, a periodic or defined repetition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/40—Coatings including alternating layers following a pattern, a periodic or defined repetition
    • C23C28/42—Coatings including alternating layers following a pattern, a periodic or defined repetition characterized by the composition of the alternating layers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/08—Germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】シリコン単結晶基板と半導体単結晶層との間に設ける絶縁膜を窒化シリコン膜とした場合でも、簡便な方法で生産性高く低コストで半導体基板を得ることができる半導体基板の製造方法及び半導体基板を提供することを目的とする。【解決手段】シリコン単結晶基板の表面に、絶縁膜と、半導体単結晶層とを順次形成することによって、前記絶縁膜上に前記半導体単結晶層を有する半導体基板を製造する方法であって、少なくとも、シリコン単結晶基板を、窒素ガス含有雰囲気下で熱処理し、絶縁膜として前記シリコン単結晶基板の表面に前記シリコン単結晶基板とエピタキシャルな関係を保持した窒化シリコン膜を形成する工程と、前記窒化シリコン膜上に半導体単結晶層をエピタキシャル成長する工程とを有する半導体基板の製造方法。【選択図】図１

Description

本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板等の、絶縁膜上に半導体単結晶層を有する半導体基板の製造方法及び半導体基板に関する。
半導体素子用の半導体基板の一つとして、絶縁膜であるシリコン酸化膜の上にシリコン層（以下、ＳＯＩ層と呼ぶことがある）を形成したＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板がある。このＳＯＩ基板は、デバイス作製領域となる基板表層部のＳＯＩ層が、埋め込み酸化膜層（ＢＯＸ層）により基板内部と電気的に分離されているため、寄生容量が小さく、耐放射性能力が高いなどの特徴を有する。そのため、高速・低消費電力動作、ソフトエラー防止などの効果が期待され、高性能半導体素子用の基板として有望視されている。
このＳＯＩ基板を製造する代表的な方法として、ウェーハ貼り合わせ法、ＳＩＭＯＸ法が挙げられる。ウェーハ貼り合わせ法は、例えば、２枚の単結晶シリコン基板（シリコンウェーハ）のうちの一方の表面に熱酸化膜を形成した後、この形成した熱酸化膜を介して２枚のウェーハを密着させ、結合熱処理を施すことによって結合力を高め、その後に片方のウェーハ（ＳＯＩ層を形成するウェーハ（以下、ボンドウェーハ））を鏡面研磨等により薄膜化することによって、ＳＯＩ基板を製造する方法である。この薄膜化の方法としては、ボンドウェーハを所望の厚さまで研削、研磨する方法や、ボンドウェーハの内部に水素イオン又は希ガスイオンの少なくとも１種類を注入してイオン注入層を形成しておき、貼り合わせた後にイオン注入層においてボンドウェーハを剥離するイオン注入剥離法と呼ばれる方法等がある。ＳＩＭＯＸ法は、単結晶シリコン基板の内部に酸素をイオン注入し、その後に高温熱処理（酸化膜形成熱処理）を行って注入した酸素とシリコンとを反応させてＢＯＸ層を形成することによってＳＯＩ基板を製造する方法である。
特許文献１，２には、シリコン単結晶基板の表面に、シリコン単結晶基板とエピタキシャルな関係を保持した酸化膜を形成し、その酸化膜上にエピタキシャル層を堆積することによって、ＳＯＩウェーハを作製することが記載されている。また、特許文献３には、イオン注入剥離法によるＳＯＩウェーハの製造方法において、埋め込み絶縁膜として窒化シリコン膜を使用できることが記載されている。
特許第５１６８９９０号公報 特許第５２０５８４０号公報 国際公開第２００４／０１０５０５号
ＳＯＩウェーハの製造方法として、上述のように貼り合わせ法があるが、２枚のウェーハを貼り合わせるため材料コストがかかり、製造工程の数が多いという問題がある。また、ＳＩＭＯＸ法においても、イオン注入や高温熱処理などの製造工程の数が多いという問題がある。形成されるＳＯＩ層とＢＯＸ層の品質、膜厚の自由度や均一性を考慮すると、前述したＳＯＩ基板の製造方法の中では、イオン注入剥離法が最も有望であるが、例えば、厚さ１０ｎｍのＳＯＩ層を得るためには、それよりも厚いＳＯＩ層を形成した後に、犠牲酸化処理を行って膜厚調整する必要があるため、工程が複雑となりコスト高は避けられない。
特許文献３に記載される、絶縁膜としての窒化シリコン膜は、酸化シリコン膜に比べて誘電率が大きいため、薄い膜厚で、ＳＯＩウェーハの埋め込み絶縁膜として機能するという利点がある。しかしながら、特許文献１，２には、埋め込み絶縁膜として窒化シリコン膜を形成することについては、開示も示唆もされていない。埋め込み絶縁膜として窒化シリコン膜を形成する場合に、簡便な方法で生産性高くＳＯＩ基板を得ることができる方法は知られていなかった。
本発明は、上記問題を解決するためになされたものであり、シリコン単結晶基板の表面に、絶縁膜と、該絶縁膜上の半導体単結晶層とを有する、ＳＯＩ基板のような半導体基板において、シリコン単結晶基板と半導体単結晶層との間に設ける絶縁膜を窒化シリコン膜とした場合でも、簡便な方法で、生産性高く、低コストで半導体基板を得ることができる半導体基板の製造方法及び半導体基板を提供することを目的とする。
本発明は、上記目的を達成するためになされたものであり、シリコン単結晶基板の表面に、絶縁膜と、半導体単結晶層とを順次形成することによって、前記絶縁膜上に前記半導体単結晶層を有する半導体基板を製造する方法であって、少なくとも、シリコン単結晶基板を、窒素ガス含有雰囲気下で熱処理し、絶縁膜として前記シリコン単結晶基板の表面に、前記シリコン単結晶基板とエピタキシャルな関係を保持した窒化シリコン膜を形成する工程と、前記窒化シリコン膜上に半導体単結晶層をエピタキシャル成長する工程とを有する半導体基板の製造方法を提供する。
このような半導体基板の製造方法によれば、簡便な方法で、生産性高く、低コストで半導体基板を提供することができる。
このとき、前記窒素ガス含有雰囲気下で熱処理する温度を８００℃以上とする半導体基板の製造方法とすることができる。
これにより、より安定して確実に生産性を落とすことなく窒化シリコン膜を形成することができる。
このとき、前記熱処理装置としてエピタキシャル成長装置を用い、前記窒化シリコン膜を形成した後、前記エピタキシャル成長装置内の雰囲気ガスを半導体単結晶層成長用ガスに切り替えて前記エピタキシャル成長を行う半導体基板の製造方法とすることができる。
これにより、極めて簡便な方法で、より効率的、高い生産性、低コストで、高品質な半導体基板を得ることができる。
このとき、前記半導体単結晶層を、Ｓｉ層、ＳｉＧｅ層、Ｇｅ層、化合物半導体層のいずれかとする半導体基板の製造方法とすることができる。
これにより、より良質な半導体単結晶層を有する半導体基板を得ることができる。
このとき、前記半導体単結晶層をＳｉ層とし、該Ｓｉ層のエピタキシャル成長用ガスをトリクロロシランとする半導体基板の製造方法とすることができる。
これにより、より高い生産性、低コストでＳＯＩ半導体基板を得ることができる。
このとき、前記窒化シリコン膜の膜厚を２ｎｍ以下とする半導体基板の製造方法とすることができる。
これにより、下地のシリコン単結晶基板とのエピタキシャルな関係を保持した窒化シリコン膜を、より安定して確実に得ることができる。
このとき、前記窒化シリコン膜と前記半導体単結晶層とを交互に複数層形成する半導体基板の製造方法とすることができる。
これにより、合計で必要とされるシリコン単結晶基板と最表面の半導体単結晶層間との絶縁耐圧まで調整することができる。同様に交互に複数層を積層することで、縦型多層メモリーの積層構造や３次元積層型の集積回路等も形成可能である。
このとき、前記シリコン単結晶基板として、あらかじめ窒素又は酸素をドープしたシリコン単結晶基板を用いる半導体基板の製造方法とすることができる。
これにより、窒化シリコン膜の形成、その後の半導体結晶層の形成熱履歴及びその後の追加熱履歴により、窒化シリコン層自体、酸窒化シリコン層又は酸化シリコン層が追加形成され、窒化シリコン層の初期形成厚さを、太らせることが可能になる。
このとき、前記シリコン単結晶基板として、面方位が（１１１）のシリコン単結晶基板を用いる半導体基板の製造方法とすることができる。
面方位が（１１１）であるシリコン単結晶基板の表面構造は、窒化シリコン膜（Ｓｉ３Ｎ４）の原子構造と類似しているため、シリコン単結晶基板とエピタキシャルな関係を保持した窒化シリコン膜を形成するのに好適に用いることができ、下地のシリコン単結晶基板とのエピタキシャルな関係を保持した窒化シリコン膜を、より安定して確実に得ることができる。
本発明は、また、シリコン単結晶基板の表面に、絶縁膜と、該絶縁膜上の半導体単結晶層とを有する半導体基板であって、前記絶縁膜は、前記シリコン単結晶基板とエピタキシャルな関係を保持した窒化シリコン膜であり、前記半導体単結晶層は、エピタキシャル成長層である半導体基板を提供する。
このような半導体基板によれば、簡便かつ低コストで得られる、高品質な半導体単結晶層を有する半導体基板となる。
このとき、前記半導体単結晶層がＳｉ層、ＳｉＧｅ層、Ｇｅ層、化合物半導体層のいずれかである半導体基板とすることができる。
これにより、より良質な半導体単結晶層を有するものとなる。
このとき、前記窒化シリコン膜の膜厚が２ｎｍ以下である半導体基板とすることができる。
これにより、より安定して確実に、下地のシリコン単結晶基板とのエピタキシャルな関係を保持した窒化シリコン膜となる。
このとき、前記窒化シリコン膜と前記半導体単結晶層とを交互に複数層有するものである半導体基板とすることができる。
これにより、合計で必要とされるシリコン単結晶基板と最表面の半導体単結晶層間との絶縁耐圧まで調整可能なものとなり、また、縦型多層メモリーの積層構造や３次元積層型の集積回路等も形成可能なものとなる。
このとき、前記シリコン単結晶基板の面方位が（１１１）である半導体基板とすることができる。
これにより、より安定して確実に、下地のシリコン単結晶基板とのエピタキシャルな関係を保持した窒化シリコン膜となる。
以上のように、本発明の半導体基板の製造方法によれば、簡便かつ低コストで、絶縁膜としての窒化シリコン膜と、高品質な半導体単結晶層を有する半導体基板を提供することが可能となる。
本発明に係る半導体基板の概念図を、製造フローと共に示す。 実施例１のＳＯＩウェーハ（半導体基板）の断面ＴＥＭ観察写真を示す。 図２の部分拡大図（格子像）を示す。 実施例２のＳＯＩウェーハ（半導体基板）の断面ＴＥＭ観察写真を示す。 図４の部分拡大図（格子像）を示す。
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
上述のように、シリコン単結晶基板と半導体単結晶層との間に設ける絶縁膜を窒化シリコン膜とした場合でも、簡便な方法で生産性高く半導体基板を得ることができる半導体基板の製造方法及び半導体基板が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、シリコン単結晶基板を窒素ガス含有雰囲気下で熱処理（熱窒化）を行うと、シリコン単結晶基板の表面に形成される窒化シリコン膜は、下地のシリコン単結晶基板とエピタキシャルな関係を保持したものとなることを発見した。そして、そのような窒化シリコン膜であれば、その膜の表面に半導体単結晶層をエピタキシャル成長できることを想到し、本発明を完成させた。
すなわち、シリコン単結晶基板の表面に、絶縁膜と、半導体単結晶層とを順次形成することによって、前記絶縁膜上に前記半導体単結晶層を有する半導体基板を製造する方法であって、少なくとも、シリコン単結晶基板を、窒素ガス含有雰囲気下で熱処理し、絶縁膜として前記シリコン単結晶基板の表面に、前記シリコン単結晶基板とエピタキシャルな関係を保持した窒化シリコン膜を形成する工程と、前記窒化シリコン膜上に半導体単結晶層をエピタキシャル成長する工程とを有する半導体基板の製造方法により、簡便かつ低コストで、絶縁膜としての窒化シリコン膜と、高品質な半導体単結晶層を有する半導体基板を提供できることを見出し、本発明を完成した。
本発明者らは、また、シリコン単結晶基板の表面に、絶縁膜と、該絶縁膜上の半導体単結晶層とを有する半導体基板であって、前記絶縁膜は、前記シリコン単結晶基板とエピタキシャルな関係を保持した窒化シリコン膜であり、前記半導体単結晶層は、エピタキシャル成長層である半導体基板により、低コストで簡便な方法で得られる、絶縁膜としての窒化シリコン膜と、高品質な半導体単結晶層を有する半導体基板となることを見出し、本発明を完成した。
以下、図面を参照して説明する。
本発明において、「エピタキシャルな関係を保持した窒化シリコン膜」とは、単結晶Ｓｉ層のような半導体単結晶層をエピタキシャル成長可能な程度の結晶性を有する窒化シリコン膜を意味する。
（半導体基板）
まず、本発明に係る半導体基板について説明する。図１（ｃ）に、本発明に係る半導体基板１０を示す。本発明に係る半導体基板１０は、少なくとも、シリコン単結晶基板１の表面に、絶縁膜として、エピタキシャルな関係を保持した窒化シリコン膜２と、該窒化シリコン膜２上の半導体単結晶層３とを有するものである。
シリコン単結晶基板１は、シリコン単結晶であれば特に限定されず、表面の配向、基板の抵抗率、導電型（ｐ又はｎ）、ドーパントの種類、直径（面積）、厚さ等は、用途に応じて適宜選択、設定できる。ＦＺ基板でも、ＣＺ基板でもよく、結晶中の酸素濃度等の物性も、特に限定されない。
シリコン単結晶基板１は、面方位が（１１１）のものであることが好ましい。面方位が（１１１）であるシリコン単結晶基板の表面構造は、窒化シリコン膜（Ｓｉ３Ｎ４）の原子構造と類似しているため、シリコン単結晶基板とエピタキシャルな関係を保持した窒化シリコン膜を形成するのに好適に用いることができる。
また、本発明に係る半導体基板において、例えば２ｎｍ以下の薄い窒化シリコン膜を広範囲（例えば、ウェーハ全面）に設けたものとする場合、シリコン単結晶基板上の窒化シリコン膜は、高い均一性を有するものとする必要がある。この場合、シリコン単結晶基板として、あらかじめシリコン単結晶基板にアニール処理を施したウェーハや、あらかじめシリコン単結晶基板にエピタキシャルシリコン層を設けたウェーハを用いることが好ましい。アニール処理やエピタキシャル成長によりウェーハの表面平坦度が改善されたものとなり、より高い均一性を有する窒化シリコン膜２とすることができる。
また、シリコン単結晶基板１を、面方位にオフアングルを持たせて原子ステップを導入したものとすることで、窒化シリコン膜のステップ成長速度を高め、窒化シリコン膜の均一性を改善することができる。同様に、シリコン単結晶基板全体又はその表面に、高濃度ドーパント、又は高濃度の酸素、又はそれらのシリコン析出物を有するものとした場合にも、それらの反応や歪等の影響により窒化シリコン膜のステップ成長速度を高め、高い均一性を有する窒化シリコン膜２とすることができる。
製造方法の詳細は後で述べるが、窒化シリコン膜２は、窒素ガス含有雰囲気での熱処理によるシリコンの窒化により形成されたものであり、シリコン単結晶基板１と「エピタキシャルな関係を保持した窒化シリコン膜」である。
上記のような窒化シリコン膜２は、膜厚が薄くなるほど下地のシリコン単結晶基板１とのエピタキシャルな関係を保持することが安定するため、膜厚を２ｎｍ以下とすることが好ましい。
また、窒化シリコン膜は、酸化シリコン膜に比べて高温ガスに対する耐エッチング特性が高いため、後述の半導体単結晶層３としてＳｉ層をエピタキシャル成長する際のＳｉ源としてトリクロロシランを用いることが可能となる。上述の特許文献１，２では、Ｓｉ単結晶層をエピタキシャル成長する際の原料ガスとしてモノシランガスを用いているが、本発明に係る半導体基板１０のように、絶縁膜を窒化シリコン膜とすると、その上にＳｉ層の半導体単結晶層３をエピタキシャル成長するときに、モノシランよりも安価であり、成長速度も高いトリクロロシランを用いることができるようになるため、量産時のコストメリットが得られる。
半導体単結晶層３は、エピタキシャル成長層である。この半導体単結晶層３は、ＳＯＩウェーハにおいていわゆるＳＯＩ層として機能するものである。半導体単結晶層３としては、下地のシリコン単結晶基板１と同一材料であるＳｉ層とすることが好ましいが、Ｓｉ層に限定されず、シリコン単結晶の格子定数に近い半導体単結晶層３であれば、エピタキシャル成長可能である。具体的には、ＳｉＧｅ層、Ｇｅ層、化合物半導体層（ＧａＮ層、ＡｌＮ層など）を挙げることができる。これらのものであれば、より良質な半導体単結晶層を得ることができる。なお、半導体単結晶層３の膜厚は特に限定されず、適用するデバイスの設計に応じて適宜設定できる。
また、窒化シリコン膜２と半導体単結晶層３とを交互に複数層有するものとすることもできる。２ｎｍ以下の窒化シリコン膜２一層の有する絶縁耐圧は、窒化シリコン膜２と半導体単結晶層３とを交互に複数層を積層する構造によって、合計で必要とされるシリコン単結晶基板と最表面の半導体単結晶層間との絶縁耐圧まで調整することができる。同様に交互に複数層を積層することで、縦型多層メモリーの積層構造や３次元積層型の集積回路等も形成可能である。
（半導体基板の製造方法）
次に、本発明に係る半導体基板の製造方法を、図１を参照しながら説明する。
まず、図１（ａ）に示すように、表面に窒化シリコン膜２及び半導体単結晶層３を順次形成するためのシリコン単結晶基板１を準備する。
このとき、あらかじめ窒素又は酸素をドープしたシリコン単結晶基板１を用いることもできる。このようなシリコン単結晶基板１を用いると、窒化シリコン膜２の形成、その後の半導体単結晶層３の形成熱履歴及びその後の追加熱履歴により、窒化シリコン層自体、酸窒化シリコン層又は酸化シリコン層が追加形成され、窒化シリコン膜２の初期形成厚さを、太らせることが可能になる。
また、上述のように、シリコン単結晶基板として、面方位が（１１１）のシリコン単結晶基板を用いることが好ましい。
さらに、例えば２ｎｍ以下といった薄い窒化シリコン膜を広範囲（例えば、ウェーハ全面）に形成するためには、シリコン単結晶基板上に形成する窒化シリコン膜の均一性を高める必要がある。あらかじめシリコン単結晶基板にアニール処理を施したり、シリコン単結晶基板にシリコン層をエピタキシャル成長しておいたりすることで、ウェーハの表面平坦度を改善し、基板上に形成する窒化シリコン膜の均一性を改善することができる。また、シリコン単結晶基板の面方位にオフアングルを持たせて原子ステップを導入したウェーハや、シリコン単結晶基板全体又はその表面に、高濃度ドーパント、高濃度の酸素又はそれらのシリコン析出物を有するウェーハを用いると、窒化シリコン膜のステップ成長速度を高め、窒化シリコン膜の均一性を改善することができる。
次に、以下のようにしてシリコン単結晶基板１の表面上に窒化シリコン膜２を形成する。まず、準備したシリコン単結晶基板１を、熱処理炉に投入する。そして、図１（ｂ）に示すように、シリコン単結晶基板１の表面に、シリコン単結晶基板１と「エピタキシャルな関係を保持した窒化シリコン膜２」を形成する。「エピタキシャルな関係を保持した窒化シリコン膜２」は、窒素ガス含有雰囲気で熱処理を行うことで形成することが可能である。具体的には、例えば、窒素ガスと水素ガスの混合ガス雰囲気で熱処理することで、エピタキシャルな関係を保持した窒化シリコン膜２を得ることができる。この際、窒素ガスの混合比率が低い場合には、熱処理温度を高温（例えば１１００℃以上）にすることが好ましいが、窒素ガスの混合比率を高くすることで８００℃程度の温度とすることもできる。８００℃以上の温度では、窒化シリコン膜がより安定して確実に生産性を落とすことなく形成できるため、好ましい。熱処理温度の上限は特に限定されず、理論的にはシリコン単結晶基板１の融点未満であればよいが、生産性や基板への熱的なダメージ等なども考慮すると、１３００℃程度以下とすることができる。
また、形成する窒化シリコン膜２の膜厚が薄くなるほど、より安定して確実に、下地のシリコン単結晶基板１とのエピタキシャルな関係を保持したものとなるため、窒化シリコン膜２の膜厚は、２ｎｍ以下とすることが好ましい。窒化シリコン膜２の膜厚の下限は、下地のシリコン単結晶基板１とのエピタキシャルな関係を保持している限り特に限定されないが、０．３ｎｍ以上とすることができる。
窒化シリコン膜２の形成後は、図１（ｃ）に示すように、エピタキシャル成長装置を用いて、窒化シリコン膜２上に半導体単結晶層３をエピタキシャル成長する。成長する半導体単結晶層３としては、上述のように、Ｓｉ層、ＳｉＧｅ層、Ｇｅ層、化合物半導体層（ＧａＮ層、ＡｌＮ層など）を挙げることができる。
また、窒化シリコン膜２と半導体単結晶層３の形成を交互に繰り返し、窒化シリコン膜２と半導体単結晶層３を交互に複数層形成することもできる。２ｎｍ以下の窒化シリコン膜２一層の有する絶縁耐圧は、窒化シリコン膜２と半導体単結晶層３とを交互に複数層を積層する構造によって、合計で必要とされるシリコン単結晶基板１と最表面の半導体単結晶層間との絶縁耐圧まで調整することができる。同様に交互に複数層を積層することで、縦型多層メモリーの積層構造や３次元積層型の集積回路等も形成可能となる。
半導体単結晶層３のエピタキシャル成長条件や、使用する原料ガスは、成長する半導体単結晶層３の種類に応じて適宜設定、選択できる。本発明に係る半導体基板１０は、絶縁膜として窒化シリコン膜２を備えており、窒化シリコン膜は酸化シリコン膜に比べて高温ガスに対する耐エッチング特性が高いため、Ｓｉ層やＳｉＧｅ層のように、Ｓｉを含有する半導体単結晶層３をエピタキシャル成長する際に、原料ガスとしてトリクロロシランを用いることが可能となる。そして、トリクロロシランはモノシランよりも安価であり、成長速度も速いため、量産時のコストメリットが得られる点で有利である。また、トリクロロシランはモノシランに比べて取り扱いの容易な材料であり、安全性が高く製造設備にかかるコストも低減できる。
以上のようにして、シリコン単結晶基板１の表面に、絶縁膜として、シリコン単結晶基板１とエピタキシャルな関係を保持した窒化シリコン膜２と、絶縁膜上のエピタキシャル成長層である半導体単結晶層３を有する半導体基板１０を得ることができる。このような半導体基板の製造方法であれば、貼り合わせ法のように２枚のウェーハを必要とすることがないため、材料コストの低減が可能となる。また、製造工程数も少なくでき、簡便な方法で、高い生産性を実現でき、全体としてのコスト低減が可能となる。
上述の半導体基板１０の製造方法における、シリコン単結晶基板１の表面を窒化して窒化シリコン膜２を形成するための熱処理装置としては、窒素ガス含有雰囲気下で熱処理を行い、シリコン単結晶基板１の表面を窒化することができる熱処理装置であれば、特に限定されない。例えば、ランプ加熱などを用いたＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ）装置や、バッチ式の抵抗加熱炉、基板にエピタキシャル成長を行うエピタキシャル成長装置などを用いることができる。なかでも、エピタキシャル成長装置を用いることが好ましい。
エピタキシャル成長装置を用いれば、エピタキシャル成長装置内で窒化のための熱処理を行い、シリコン単結晶基板１の表面上に窒化シリコン膜２を形成した後に、炉内の雰囲気ガスを半導体単結晶層３のエピタキシャル成長用ガスに切り替えることで、半導体単結晶層３のエピタキシャル成長を行うことが可能となる。これによって、窒化シリコン膜２の成長と半導体単結晶層３のエピタキシャル成長を、同一炉内で連続的に行うことができるため、極めて簡便な方法で、効率的に、高い生産性で、半導体基板１０を製造することが可能となる。また、窒化シリコン膜２の形成と、半導体単結晶層３のエピタキシャル成長を同じ装置で行うことができ、装置間の移動に伴う汚染が起こらないため、汚染レベルの低い高品質な半導体基板１０を得ることができる。
以下、実施例を挙げて本発明について詳細に説明するが、これは本発明を限定するものではない。
（実施例１）
シリコンウェーハ（シリコン単結晶基板）の表面に、シリコンウェーハとエピタキシャルな関係を保持した窒化シリコン膜（絶縁膜）、該窒化シリコン膜上のＳｉエピタキシャル成長層（半導体単結晶層／ＳＯＩ層）を有するＳＯＩウェーハ（半導体基板）を作製し、構造の評価を行った。製造条件は、以下のとおりである。
（ＳＯＩウェーハの構成）
Ｓｉウェーハ ： 直径２００ｍｍ、面方位（１００）、
ｐ型、１０Ωｃｍ
絶縁膜 ： 窒化シリコン
ＳＯＩ層 ： Ｓｉエピタキシャル成長層
（ＳＯＩウェーハの製造条件）
熱処理装置 ： 枚葉式エピタキシャル成長装置
窒化シリコン膜 ： Ｎ２ ２４ｓｌｍ ＋ Ｈ２ ３４ｓｌｍ
熱処理温度１１９０℃
熱処理時間３００秒
Ｓｉ（ＳＯＩ）層： トリクロロシラン １０ｓｌｍ
＋ Ｈ２ ３４ｓｌｍ
成長温度１０７０℃
成長時間６００秒
成長速度２．４μｍ／ｍｉｎ
得られたＳＯＩウェーハの断面を、透過型電子顕微鏡（ＴＥＭ）を用いて観察した。図２に、実施例１で製造したＳＯＩウェーハ（半導体基板）の断面ＴＥＭ観察写真を示す。図３は、図２の窒化シリコン膜近傍を拡大した格子像である。図２に示すように、ＳｉウェーハとＳＯＩ層（Ｓｉエピタキシャル成長層）との間に、１．４〜１．５ｎｍ程度の窒化シリコン膜が形成されたことがわかる。また、図３に示すように、Ｓｉウェーハの表面上には、Ｓｉウェーハとエピタキシャルな関係を保持した窒化シリコン膜（窒化シリコン膜の部分に観察される格子像）と、その窒化シリコン膜上にエピタキシャル成長したＳｉエピタキシャル成長層が形成されたことがわかる。なお、窒化シリコン膜の部分について、ＴＥＭ−ＥＤＸにより膜中の元素分析を行った結果、ＳｉとＮが検出されることを確認した。
（実施例２）
（ＳＯＩウェーハの構成）
Ｓｉウェーハ ： 直径１５０ｍｍ、面方位（１１１）、
ｐ型、５０Ωｃｍ
絶縁膜 ： 窒化シリコン
ＳＯＩ層 ： Ｓｉエピタキシャル成長層
（ＳＯＩウェーハの製造条件）
熱処理装置 ： 枚葉式エピタキシャル成長装置
窒化シリコン膜 ： Ｎ２ ２４ｓｌｍ ＋ Ｈ２ ３４ｓｌｍ
熱処理温度１１９０℃
熱処理時間３００秒
Ｓｉ（ＳＯＩ）層： トリクロロシラン １０ｓｌｍ
＋ Ｈ２ ３４ｓｌｍ
成長温度１１３０℃
成長時間１５秒
成長速度３．８μｍ／ｍｉｎ
得られたＳＯＩウェーハの断面を、透過型電子顕微鏡（ＴＥＭ）を用いて観察した。図４に、実施例２で製造したＳＯＩウェーハ（半導体基板）の断面ＴＥＭ観察写真を示す。図５は、図４の窒化シリコン膜近傍を拡大した格子像である。図４に示すように、ＳｉウェーハとＳＯＩ層（Ｓｉエピタキシャル成長層）との間に、０．９〜１．１ｎｍ程度の窒化シリコン膜が形成されたことがわかる。また、図５に示すように、Ｓｉウェーハの表面上には、Ｓｉウェーハとエピタキシャルな関係を保持した窒化シリコン膜（窒化シリコン膜の部分に観察される格子像）と、その窒化シリコン膜上にエピタキシャル成長したＳｉエピタキシャル成長層が形成されたことがわかる。なお、窒化シリコン膜の部分について、ＴＥＭ−ＥＤＸにより膜中の元素分析を行った結果、ＳｉとＮが検出されることを確認した。
以上のとおり、本発明の実施例によれば、シリコン単結晶基板の表面上に、シリコン単結晶基板とエピタキシャルな関係を保持した窒化シリコン膜と、Ｓｉエピタキシャル成長層とが形成された高品質のＳＯＩウェーハを、簡便かつ生産性の高い方法で得ることができた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…シリコン単結晶基板、 ２…窒化シリコン膜、 ３…半導体単結晶層、
１０…半導体基板。

Claims (14)

  1. シリコン単結晶基板の表面に、絶縁膜と、半導体単結晶層とを順次形成することによって、前記絶縁膜上に前記半導体単結晶層を有する半導体基板を製造する方法であって、少なくとも、
    シリコン単結晶基板を、窒素ガス含有雰囲気下で熱処理し、絶縁膜として前記シリコン単結晶基板の表面に、前記シリコン単結晶基板とエピタキシャルな関係を保持した窒化シリコン膜を形成する工程と、
    前記窒化シリコン膜上に半導体単結晶層をエピタキシャル成長する工程と、
    を有することを特徴とする半導体基板の製造方法。
  2. 前記窒素ガス含有雰囲気下で熱処理する温度を８００℃以上とすることを特徴とする請求項１に記載の半導体基板の製造方法。
  3. 前記熱処理装置としてエピタキシャル成長装置を用い、前記窒化シリコン膜を形成した後、前記エピタキシャル成長装置内の雰囲気ガスを半導体単結晶層成長用ガスに切り替えて前記エピタキシャル成長を行うことを特徴とする請求項１又は請求項２に記載の半導体基板の製造方法。
  4. 前記半導体単結晶層を、Ｓｉ層、ＳｉＧｅ層、Ｇｅ層、化合物半導体層のいずれかとすることを特徴とする請求項１から請求項３のいずれか一項に記載の半導体基板の製造方法。
  5. 前記半導体単結晶層をＳｉ層とし、該Ｓｉ層のエピタキシャル成長用ガスをトリクロロシランとすることを特徴とする請求項４に記載の半導体基板の製造方法。
  6. 前記窒化シリコン膜の膜厚を２ｎｍ以下とすることを特徴とする請求項１から請求項５のいずれか一項に記載の半導体基板の製造方法。
  7. 前記窒化シリコン膜と前記半導体単結晶層とを交互に複数層形成することを特徴とする請求項１から請求項６のいずれか一項に記載の半導体基板の製造方法。
  8. 前記シリコン単結晶基板として、あらかじめ窒素又は酸素をドープしたシリコン単結晶基板を用いることを特徴とする請求項１から請求項７のいずれか一項に記載の半導体基板の製造方法。
  9. 前記シリコン単結晶基板として、面方位が（１１１）のシリコン単結晶基板を用いることを特徴とする請求項１から請求項８のいずれか一項に記載の半導体基板の製造方法。
  10. シリコン単結晶基板の表面に、絶縁膜と、該絶縁膜上の半導体単結晶層とを有する半導体基板であって、
    前記絶縁膜は、前記シリコン単結晶基板とエピタキシャルな関係を保持した窒化シリコン膜であり、
    前記半導体単結晶層は、エピタキシャル成長層であることを特徴とする半導体基板。
  11. 前記半導体単結晶層がＳｉ層、ＳｉＧｅ層、Ｇｅ層、化合物半導体層のいずれかであることを特徴とする請求項１０に記載の半導体基板。
  12. 前記窒化シリコン膜の膜厚が２ｎｍ以下であることを特徴とする請求項１０又は請求項１１に記載の半導体基板。
  13. 前記窒化シリコン膜と前記半導体単結晶層とを交互に複数層有するものであることを特徴とする請求項１０から請求項１２のいずれか一項に記載の半導体基板。
  14. 前記シリコン単結晶基板の面方位が（１１１）であることを特徴とする請求項１０から請求項１３のいずれか一項に記載の半導体基板。
JP2020170262A 2019-10-24 2020-10-08 半導体基板の製造方法及び半導体基板 Active JP7224325B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019193547 2019-10-24
JP2019193547 2019-10-24

Publications (2)

Publication Number Publication Date
JP2021072441A true JP2021072441A (ja) 2021-05-06
JP7224325B2 JP7224325B2 (ja) 2023-02-17

Family

ID=75619294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020170262A Active JP7224325B2 (ja) 2019-10-24 2020-10-08 半導体基板の製造方法及び半導体基板

Country Status (7)

Country Link
US (1) US20230154748A1 (ja)
EP (1) EP4050132A4 (ja)
JP (1) JP7224325B2 (ja)
KR (1) KR20220090506A (ja)
CN (1) CN114586132A (ja)
TW (1) TW202134488A (ja)
WO (1) WO2021079745A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023037838A1 (ja) * 2021-09-09 2023-03-16 信越半導体株式会社 窒化物半導体基板の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6272118A (ja) * 1985-09-25 1987-04-02 Fujitsu Ltd 半導体装置の製造方法
JPH11265853A (ja) * 1998-01-16 1999-09-28 Mitsubishi Materials Corp 窒化物半導体層付き基板及びその製造方法
JP2008504715A (ja) * 2004-06-28 2008-02-14 ニトロネックス コーポレイション 窒化ガリウム材料及び方法
JP2008263025A (ja) * 2007-04-11 2008-10-30 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
JP2011222842A (ja) * 2010-04-13 2011-11-04 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
JP2014072428A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体結晶基板の製造方法、半導体装置の製造方法、半導体結晶基板及び半導体装置
JP2019129315A (ja) * 2018-01-26 2019-08-01 瀋陽硅基科技有限公司 半導体製品用絶縁層構造及びその作製方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1302034A (ja) 1969-06-13 1973-01-04
JP2000315790A (ja) * 1999-04-30 2000-11-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2004010505A1 (ja) 2002-07-18 2004-01-29 Shin-Etsu Handotai Co.,Ltd. Ｓｏｉウェーハおよびその製造方法
US7012016B2 (en) * 2003-11-18 2006-03-14 Shangjr Gwo Method for growing group-III nitride semiconductor heterostructure on silicon substrate
ITRM20120305A1 (it) * 2012-06-28 2013-12-29 Consiglio Nazionale Ricerche Procedimento per realizzare strati monoatomici di silicio cristallino su substrato di nitruro di silicio in forma cristallina beta
JP2015228432A (ja) * 2014-06-02 2015-12-17 信越半導体株式会社 Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6272118A (ja) * 1985-09-25 1987-04-02 Fujitsu Ltd 半導体装置の製造方法
JPH11265853A (ja) * 1998-01-16 1999-09-28 Mitsubishi Materials Corp 窒化物半導体層付き基板及びその製造方法
JP2008504715A (ja) * 2004-06-28 2008-02-14 ニトロネックス コーポレイション 窒化ガリウム材料及び方法
JP2008263025A (ja) * 2007-04-11 2008-10-30 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
JP2011222842A (ja) * 2010-04-13 2011-11-04 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
JP2014072428A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体結晶基板の製造方法、半導体装置の製造方法、半導体結晶基板及び半導体装置
JP2019129315A (ja) * 2018-01-26 2019-08-01 瀋陽硅基科技有限公司 半導体製品用絶縁層構造及びその作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023037838A1 (ja) * 2021-09-09 2023-03-16 信越半導体株式会社 窒化物半導体基板の製造方法

Also Published As

Publication number Publication date
US20230154748A1 (en) 2023-05-18
WO2021079745A1 (ja) 2021-04-29
KR20220090506A (ko) 2022-06-29
CN114586132A (zh) 2022-06-03
EP4050132A4 (en) 2023-11-22
JP7224325B2 (ja) 2023-02-17
EP4050132A1 (en) 2022-08-31
TW202134488A (zh) 2021-09-16

Similar Documents

Publication Publication Date Title
TWI293478B (en) Manufacturing method for semiconductor substrate and manufacturing method for semiconductor device
CN108028170B (zh) 贴合式soi晶圆的制造方法
JP5065676B2 (ja) 基板上に歪層を製造する方法及び層構造
JPH06507274A (ja) 準安定第１５族合金の酸化物および窒化物および第１５族元素の窒化物およびそれらから形成された半導体装置
JP2015503215A (ja) 炭化ケイ素エピタキシャル成長法
TW200941559A (en) Semiconductor substrate and method of making same
US10396182B2 (en) Silicon germanium-on-insulator formation by thermal mixing
US8906786B2 (en) Method for producing single crystal SiC substrate and single crystal SiC substrate produced by the same
JP5230116B2 (ja) 高配向性シリコン薄膜の形成方法、３次元半導体素子の製造方法及び３次元半導体素子
KR101340002B1 (ko) Ｓｏｉ웨이퍼의 제조방법
KR100611108B1 (ko) 박막 형성 방법
JP3875040B2 (ja) 半導体基板及びその製造方法ならびに半導体装置及びその製造方法
WO2021079745A1 (ja) 半導体基板の製造方法及び半導体基板
JP5168990B2 (ja) 半導体基板の製造方法
JP5292810B2 (ja) Ｓｏｉ基板の製造方法
KR20230132455A (ko) 에피택셜 웨이퍼의 제조방법
TWI407488B (zh) 電子裝置及其製程
JP2008166516A (ja) 半導体基板の製造方法
JPWO2021172531A5 (ja)
CN115692308A (zh) 一种半导体结构的制备方法及半导体结构
TW202040750A (zh) 形成rf絕緣體上覆矽元件之方法
JP2006253605A (ja) 半導体基板及び半導体装置並びにそれらの製造方法
JP2006203223A (ja) 半導体装置の製造方法
JP2011138956A (ja) シリコン半導体基板の製造方法
JP2008130726A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230207

R150 Certificate of patent or registration of utility model

Ref document number: 7224325

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150