JP2000315790A

JP2000315790A - 半導体装置およびその製造方法

Info

Publication number: JP2000315790A
Application number: JP11124541A
Authority: JP
Inventors: Hajime Kimura; 肇木村
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1999-04-30
Filing date: 1999-04-30
Publication date: 2000-11-14

Abstract

(57)【要約】【課題】膜厚の小さなゲート絶縁の膜質を改善するこ
とによって、電界効果型トランジスタを有する半導体装
置のさらなる微細化を実現する。【解決手段】シリコン原子等を照射することにより、
シリコン基板１００の主表面から２ｎｍ〜５ｎｍの深さ
にかけて格子欠陥部１０３を形成する。それにより、シ
リコン基板１００側の境界面に存在するシリコン原子と
結合する、ゲート窒化膜１２１ａ，１２１ｂの境界面に
存在するシリコン原子および窒素原子の数を増加させ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電界効果型トラン
ジスタを有する半導体装置およびその製造方法に関する
ものである。

【０００２】

【従来の技術】現在までに半導体装置は微細化の一途を
たどり、不揮発性メモリやロジック回路等に使用されて
いるトランジスタの大きさも縮小されてきている。それ
にともなって、図１３に示すようなシリコン基板１１０
０の主表面上に形成されたシリコン酸化膜からなるゲー
ト絶縁膜１１２１とゲート絶縁膜１１２１の上に形成さ
れた多結晶シリコン膜からなるゲート電極１１３１とに
より構成される電界効果型トランジスタは、ゲート電極
１１３１の配線幅が縮小されるとともに、ゲート絶縁膜
１１２１の膜厚も極めて薄くなってきている。そのた
め、ゲート絶縁膜１１２１の信頼性を保つために、膜厚
の均一性を維持しながら、ゲート絶縁膜１１２１の膜厚
を薄くするために、従来までの熱酸化膜ではなく、熱窒
化膜やＴａ₂Ｏ₅のような誘電率の高い材料の採用が進め
られている。

【０００３】

【発明が解決しようとする課題】通常、シリコン基板１
１００とシリコン酸化膜１１２０からなるゲート絶縁膜
１１２１とは、その境界面近傍では、図１４に示すよう
な状態となっている。すなわち、シリコン基板１１００
は、シリコン原子が規則正しく格子状に配列されてい
る。また、シリコン酸化膜１１２０からなるゲート絶縁
膜１１２１も、結晶状態部１１２０ａでは、シリコン原
子と酸素原子が規則正しく配列されている。ただし、シ
リコン基板１１００との境堺面近傍では、ゲート絶縁膜
１１２１を構成するシリコン酸化膜１１２０のシリコン
原子と酸素原子とが不規則に配列され、結晶を形成しな
いアモルファス状態部１１２０ｂとなっている。これ
は、ゲート絶縁膜１１２１を構成するシリコン酸化膜１
１２０とシリコン基板１１００との格子定数の相違に起
因して生じる現象である。

【０００４】上記の熱窒化膜またはＴａ₂Ｏ₅の格子定数
は、シリコン酸化膜よりさらにシリコン基板の格子定数
と大きく異なる。そのため、熱窒化膜またはＴａ₂Ｏ₅を
シリコン基板の上に形成すると、熱窒化膜またはＴａ₂
Ｏ₅とシリコン基板との境界面近傍では、格子形成がさ
れにくくなり、上記アモルファス状態部１１２０ｂのよ
うな、格子の不連続状態が生じ、シリコン酸化膜を用い
る場合よりもさらに結晶性が著しく損なわれやすい。そ
れにより、熱窒化膜またはＴａ₂Ｏ₅からなるゲート絶縁
膜とシリコン基板との境界面近傍では、格子の不連続状
態に起因したストレスが、シリコン酸化膜よりも大きく
発生する。膜厚が小さいゲート絶縁膜にとっては、この
ストレスが膜質に大きな悪影響を与える。そこで、熱窒
化膜またはＴａ₂Ｏ₅のようなシリコン基板と格子定数が
大きく異なる材料をゲート絶縁膜として使用する場合に
は、ゲート絶縁膜としてのシリコン窒化膜またはＴａ₂
Ｏ₅とシリコン基板との境界面における格子の不連続に
起因して発生するストレスを緩和することが重要な課題
となっている。

【０００５】本発明は上記の課題を解決するためになさ
れたものであり、その目的は、膜厚の小さなゲート絶縁
の膜質を改善することによって、電界効果型トランジス
タを有する半導体装置のさらなる微細化を実現すること
である。

【０００６】

【課題を解決するための手段】請求項１に記載の本発明
の半導体装置は、主表面から所定の深さにかけて格子欠
陥を有する半導体基板と、半導体基板の主表面に接して
形成された絶縁膜とを備えている。また、格子欠陥は、
半導体基板側の境界面に存在する原子と結合する、絶縁
膜側の境界面に存在する原子の数が増加するように形成
されている。

【０００７】このような構造にすることにより、半導体
基板側の境界面に存在する原子と結合する、絶縁膜側の
境界面に存在する原子の数が増加したため、半導体基板
と絶縁膜との格子の不連続性が緩和される。すなわち、
半導体基板と絶縁膜との境界面近傍において結晶性が良
くなる。それにより、半導体基板と格子定数に大きな相
違がある材料を絶縁膜に用いても、絶縁膜と半導体基板
との境界面で格子の不連続に起因して発生するストレス
が低減される。

【０００８】請求項２に記載の本発明の半導体装置は、
請求項１に記載の半導体装置において、半導体基板が、
複数の素子形成領域を有し、絶縁膜が、複数の素子形成
領域のそれぞれに形成され、格子欠陥が、複数の素子形
成領域のうち所定の素子形成領域にのみ形成されてい
る。

【０００９】このような構造にすることにより、絶縁膜
と半導体基板との境界面で格子の不連続に起因して発生
するストレスが低減されるという請求項１に記載の半導
体装置の作用効果とともに次にような作用効果がある。

【００１０】すなわち、複数の素子形成領域を有する本
発明の半導体装置においては、格子欠陥が形成された素
子形成領域と格子欠陥が形成されていない素子形成領域
とに、同一材質でかつ同一膜厚の絶縁膜を形成しても、
それぞれの絶縁膜の膜質を変化させることができる。そ
れにより、同一工程で絶縁膜を形成しても、それぞれの
素子形成領域に形成される絶縁膜の誘電率を異ならせる
ことが可能となる。

【００１１】請求項３に記載の本発明の半導体装置は、
請求項１または２に記載の半導体装置において、所定の
深さが主表面から１０ｎｍ以下である。

【００１２】上記した格子欠陥は、本来、半導体基板表
面を損傷させるものであるため、不必要な領域に設ける
ことは好ましくない。したがって請求項３に記載の半導
体装置のように、格子欠陥が形成される領域を、半導体
基板の主表面から１０ｎｍまでに留めることにより、半
導体基板が格子欠陥を有していても、半導体装置の特性
に大きな悪影響を与えることが抑制される。

【００１３】請求項４に記載の半導体装置は、請求項１
〜３のいずれかに記載の半導体装置において、半導体基
板がシリコン基板であり、絶縁膜がシリコン窒化膜また
は酸化タンタル膜を含んでいる。

【００１４】このように、シリコン基板と格子定数が大
きく異なるシリコン窒化膜または酸化タンタル膜をシリ
コン基板に接して形成する場合においては、半導体基板
側の境界面に存在する原子と結合する、絶縁膜側の境界
面に存在する原子の数が増加するような格子欠陥が形成
されていれば、境界面近傍の結晶性が向上するという上
記の効果が特に有効に発揮される。

【００１５】請求項５に記載の半導体装置は、請求項１
〜４のいずれかに記載の半導体装置において、絶縁膜
が、半導体基板とゲート電極との間に形成されるゲート
絶縁膜である。

【００１６】このような構造にすることにより、請求項
１に記載の半導体装置においては、ゲート絶縁膜を薄膜
化するために、格子定数が半導体基板と大きく異なる材
料をゲート絶縁膜に適用した場合においても、ゲート絶
縁膜と半導体基板との境界面に発生するストレスが緩和
される。それにより、ゲート絶縁膜を薄膜化しても、ゲ
ート絶縁膜の膜質を向上させることができるため、トラ
ンジスタを含む半導体装置の微細化が可能となる。ま
た、ゲート絶縁膜の膜質が向上するため、薄い膜厚で大
きな誘電率のゲート絶縁膜を形成することが可能とな
る。

【００１７】また、複数の素子形成領域を有する請求項
２に記載の半導体装置においては、それぞれの素子形成
領域に同一工程で形成されるゲート絶縁膜の膜質を変化
させることができる。それにより、同一工程で同一材
質、同一膜厚のゲート絶縁膜を形成しても、それぞれの
ゲート絶縁膜の誘電率を異ならせることが可能となる。
その結果、膜厚の異なるゲート絶縁膜の製造工程数を減
少させることが可能となる。

【００１８】請求項６に記載の本発明における半導体装
置の製造方法は、半導体基板の主表面から所定の深さに
かけて格子欠陥を形成する工程と、半導体基板の主表面
に接して絶縁膜を形成する工程とを備えている。また、
格子欠陥を形成する工程においては、半導体基板側の境
界面に存在する原子と結合する、絶縁膜側の境界面に存
在する原子の数が増加するように、格子欠陥が形成され
ている。

【００１９】このような製造方法を用いることにより、
半導体基板側の境界面に存在する原子と結合する、絶縁
膜側の境界面に存在する原子の数を増加させることがで
きる。そのため、半導体基板との不連続性が緩和された
絶縁膜を半導体基板に接して形成することができる。

【００２０】請求項７に記載の本発明おにける半導体装
置の製造方法は、請求項６に記載の半導体装置の製造方
法において、半導体基板に複数の素子形成領域を形成す
る工程をさらに備え、素子形成領域のうち所定の素子形
成領域にのみ格子欠陥を形成する。

【００２１】このような製造方法を用いることにより、
半導体基板側の境界面に存在する原子と結合する、絶縁
膜側の境界面に存在する原子の数を増加させることがで
きるため、半導体基板との不連続性が緩和された絶縁膜
を半導体基板に接して形成することができるという請求
項６に記載の作用効果を有するとともに、以下のような
作用効果がある。

【００２２】すなわち、複数の素子形成領域を有する本
発明の半導体装置の製造方法においては、格子欠陥が形
成された素子形成領域と格子欠陥が形成されていない素
子形成領域とに、同一材質、同一膜厚の絶縁膜を形成し
ても、それぞれの素子形成領域に形成される絶縁膜の膜
質を変化させることができる。それにより、同一工程で
絶縁膜を形成しても、それぞれの絶縁膜の誘電率を異な
らせることが可能となる。

【００２３】請求項８に記載の本発明における半導体装
置の製造方法は、請求項６または７に記載の半導体装置
の製造方法において、所定の深さが主表面から１０ｎｍ
以下である。

【００２４】このような製造方法を用いることにより、
格子欠陥は半導体基板に設けられた損傷であるが、半導
体の特性に悪影響を与えることがない程度に上記半導体
装置を形成できる。

【００２５】請求項９に記載の本発明にける半導体装置
の製造方法は、請求項６〜８のいずれかに記載の半導体
装置の製造方法において、格子欠陥を形成する工程が、
半導体基板の主表面に向かって、イオン、原子、また
は、分子を照射することにより行われる。

【００２６】このようなイオン、原子、または、分子を
照射する方法によれば、後工程で絶縁膜を形成するとき
に、半導体基板から脱離する物質を用いれば、半導体基
板内に異物として残らない。そのため、半導体基板に格
子欠陥を形成しても、トランジスタ特性に悪影響を与え
ることなく半導体装置を形成できる。

【００２７】請求項１０に記載の本発明における半導体
装置の製造方法は、請求項９に記載の半導体装置の製造
方法において、半導体基板がシリコン基板であり、イオ
ン、原子、または、分子を構成する物質がシリコンであ
る。

【００２８】このようなシリコン基板にシリコンを照射
する製造方法によれば、照射されたシリコンのイオン、
原子、または、分子は、シリコン基板の中に残るが、基
板がシリコンで形成されているため、半導体基板の半導
体特性に悪影響を与えるおそれは小さい。

【００２９】請求項１１に記載の本発明における半導体
装置の製造方法は、請求項９に記載の半導体装置の製造
方法において、イオン、原子、または、分子が不活性ガ
スのイオン、原子もしくは分子、または、アルファ線で
ある。

【００３０】このような製造方法を用いることにより、
不活性ガスのイオン、原子または分子、ならびに、アル
ファ線により照射されたアルファ粒子は、後工程におい
て、半導体基板の温度が上昇させられると、半導体基板
から脱離するため、半導体基板の半導体特性に悪影響を
与えるおそれを小さくすることができる。

【００３１】請求項１２に記載の本発明における半導体
装置の製造方法は、請求項９〜１１のいずれかに記載の
半導体装置の製造方法において、イオン、原子、また
は、分子を照射する工程における照射エネルギーが１Ｋ
ｅＶ以上５ＫｅＶ以下である。

【００３２】このような製造方法を用いることにより、
格子欠陥が形成される半導体基板の主表面からの深さを
所定の値に制御できる。

【００３３】請求項１３に記載の本発明における半導体
装置の製造方法は、請求項９〜１２のいずれかに記載の
半導体装置の製造方法において、格子欠陥を形成する領
域以外の領域にける半導体基板の主表面をマスク材で覆
い、イオン、原子または分子を照射する工程を行なう。

【００３４】このような製造方法を用いることにより、
所定の素子形成領域のみに格子欠陥を発生させることが
できる。

【００３５】請求項１４に記載の本発明における半導体
装置の製造方法は、請求項９〜１３のいずれかに記載の
半導体装置の製造方法において、格子欠陥を形成する前
記工程において、前記格子欠陥を形成する領域の前記半
導体基板上に緩衝膜を設け、該緩衝膜を介して、前記イ
オン、原子または分子を照射する。

【００３６】このような製造方法を用いることにより、
緩衝膜の厚さを調節することにより、照射されるイオ
ン、原子または分子が半導体基板の主表面から所定の深
さでとまるように制御できる。そのため、トランジスタ
特性に悪影響を与えるような格子欠陥を半導体基板内に
形成しないようにすることができる。

【００３７】請求項１５に記載の本発明における半導体
装置の製造方法は、請求項６〜１４のいずれかに記載の
半導体装置の製造方法において、ＮＯガスと酸素ガスと
を含んだ雰囲気中、ＮＯ₂ガスまたはＮＨ₃を含んだ雰囲
気中において、絶縁膜を形成する。

【００３８】このような製造方法を用いることにより、
格子欠陥が形成された素子形成領域と格子欠陥が形成さ
れていない素子形成領域とのゲート絶縁膜の結晶状態の
相違を利用して、膜種の異なるゲート絶縁膜を形成する
ことができる。すなわち、結晶性の悪い部分には窒素原
子が進入するが、結晶性の良い部分には窒素原子が進入
しないことを利用して、窒素密度の異なるゲート絶縁膜
を形成することが可能となる。

【００３９】請求項１６に記載の本発明における半導体
装置の製造方法は、請求項６〜１５のいずれかに記載の
半導体装置の製造方法において、シリコン窒化膜または
タンタルを有する酸化物を用いて、絶縁膜を形成する。

【００４０】このように、シリコン基板と格子定数が大
きく異なるシリコン窒化膜または酸化タンタル膜をシリ
コン基板に接して形成する場合においては、半導体基板
側の境界面に存在する原子と結合する、絶縁膜側の境界
面に存在する原子の数を増加させることができる格子欠
陥が形成されていれば、境界面近傍の結晶性を向上させ
る効果は大きくなる。

【００４１】請求項１７に記載の本発明における半導体
装置の製造方法は、請求項６〜１６のいずれかに記載の
半導体装置において、絶縁膜を形成する工程が、ゲート
絶縁膜を形成する工程である。

【００４２】このような製造方法を用いることにより、
請求項６に記載の半導体装置においては、ゲート絶縁膜
を薄膜化するために、格子定数が半導体基板と大きく異
なる材料をゲート絶縁膜に適用した場合においても、ゲ
ート絶縁膜と半導体基板との境界面に発生するストレス
を緩和することができる。それにより、ゲート絶縁膜を
薄膜化しても、ゲート絶縁膜の膜質を向上させることが
できるため、トランジスタを含む半導体装置の微細化が
可能となる。また、ゲート絶縁膜の膜質が向上するた
め、薄い膜厚で大きな誘電率のゲート絶縁膜を形成する
ことが可能となる。

【００４３】また、複数の素子形成領域を有する請求項
２に記載の半導体装置においては、それぞれの素子形成
領域に同一工程で形成されるゲート絶縁膜の膜質を変化
させることができる。それにより、同一工程で同一材
質、同一膜厚のゲート絶縁膜を形成しても、それぞれの
ゲート絶縁膜の誘電率を異ならせることが可能となる。
その結果、誘電率の異なる複数のゲート絶縁膜を有する
半導体装置の製造工程数を減少させることが可能とな
る。

【００４４】

【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。

【００４５】（実施の形態１）まず、本発明の実施の形
態１における電界効果型トランジスタを備える半導体装
置の製造方法を、図１〜図６を用いて説明する。まず、
図１に示すように、ＳＴＩ（Shallow Trench Isolati
on）法によりシリコン基板１００に分離酸化膜１０１を
形成する。本実施の形態においては、分離酸化膜１０１
の形成方法としてＳＴＩ法を用いたが、ＬＯＣＯＳ（LO
Cal Oxidation of Silicon）法を用いてもよい。

【００４６】次に、図２に示すように、シリコン基板１
００の主表面に対してシリコン原子１０２を、照射エネ
ルギー５ＫｅＶ程度、注入量１×１０¹¹ｃｍ^-2の条件で
照射する。このとき、図３に示すように、シリコン基板
１００の主表面から約２ｎｍ〜５ｎｍの深さにかけて、
格子欠陥部１０３が形成される。格子欠陥部１０３の深
さは、シリコン基板１００に与える損傷により、半導体
特性に悪影響を与えないようにするため、シリコン基板
１００の主表面から１０ｎｍを超えないように形成する
ことが望ましい。

【００４７】次に、図４に示すように、ＮＯガスと酸素
ガスとの混合ガス雰囲気下でゲート絶縁膜となるシリコ
ン窒化膜１２０を形成した後、シリコン窒化膜１２０の
上にゲート電極となる多結晶シリコン膜１３０を形成す
る。その後、図５に示すように、シリコン窒化膜１２０
および多結晶シリコン膜１３０をエッチングし、ゲート
窒化膜１２１ａ，１２１ｂとゲート電極１３１ａ，１３
１ｂを形成し、電界効果型トランジスタを完成する。

【００４８】このような製造方法を用いることにより、
シリコン基板１００にシリコン原子を照射する工程を有
するため、半導体基板１００の主表面から２ｎｍ〜５ｎ
ｍの深さに格子欠陥部１０３が形成される。このときの
シリコン基板１００とゲート窒化膜１２１ａ，１２１ｂ
との境界面近傍の結晶構造は、次のようなモデルで表さ
れる状態になっている。

【００４９】すなわち、図６に示すように、シリコン基
板１００においては、白丸で示されるシリコン原子が規
則正しく格子状に配列されている。また、シリコン窒化
膜１２０から形成されるゲート窒化膜１２１ａ，１２１
ｂも、結晶状態部１２０ａでは、白丸で示されるシリコ
ン原子と黒丸で示される窒素原子が規則正しく配列され
ている。また、シリコン基板１００とシリコン窒化膜１
２０から形成されるゲート窒化膜１２１ａ，１２１ｂと
の境界面近傍１２０ｂでは、アモルファス状態部は存在
しない。これは、シリコン基板１００側の境界面に存在
する原子と結合する、シリコン窒化膜１２０の境界面に
存在する原子の数を増加させるような格子欠陥１０３ａ
が形成されたためである。すなわち、格子欠陥１０３ａ
が存在しない状態においては、シリコン基板１００のシ
リコン原子が必要以上に存在し、ゲート窒化膜１２１
ａ，１２１ｂを構成するシリコン原子および窒素原子の
それぞれとシリコン基板１００の特定のシリコン原子と
が結合できない状態であるが、シリコン基板１００の余
分なシリコン原子が省かれることにより、シリコン窒化
膜１２０から形成されるゲート窒化膜１２１ａ，１２１
ｂを構成するシリコン原子および窒素原子のそれぞれと
シリコン基板１００の特定のシリコン原子とが結合し易
くなったためと考えられる。

【００５０】そのため、シリコン窒化膜１２０のように
シリコン基板１００との格子定数の差が大きな材料をゲ
ート絶縁膜として形成した場合に、境界面近傍において
結晶性が悪いことに起因して生じるストレスが抑制され
る。また、シリコン窒化膜１２０は、成膜レートが遅い
が、シリコン基板１００の表面に格子欠陥１０３ａが存
在すれば、外気中からの酸素原子または窒素原子の内部
への進入が容易になるため、成膜速度は大きくなる。

【００５１】本実施の形態では、照射する物質として、
シリコン原子１０２を用いたが、シリコンイオンまたは
シリコン分子を照射してもよい。シリコン原子、シリコ
ンイオンまたはシリコン分子はシリコン基板１００の中
に残った場合にも、シリコン基板１００と同じ原子から
なる物質であるため問題はない。本実施の形態において
は、シリコン基板１００にシリコン原子を照射したが、
シリコン原子に代えて、ネオン、アルゴン、または、ク
リプトンに代表される不活性ガスの原子をシリコンと同
様の条件で照射してもよい。ネオン、アルゴン、また
は、クリプトンの原子は後工程におけるシリコン基板１
００の熱処理時にシリコン基板１００から外部へ脱離す
るため、半導体基板の半導体特性に及ぼす悪影響を低減
することができる。

【００５２】また、上記シリコン原子に代えて、窒素イ
オン、窒素原子または窒素分子を照射してもよい。この
場合、ゲート絶縁膜を形成するための加熱処理工程で、
シリコン基板のシリコンと窒素とが反応してシリコン窒
化膜からなる変質層が形成されるおそれがある。そのた
め、照射エネルギーは、上記シリコンの場合と同様でよ
いが、注入量は、１×１０¹⁴／ｃｍ^-2を超えないように
しなければならない。この窒素原子もまた、ゲート絶縁
膜を形成するための加熱処理工程において、シリコン基
板１００から脱離するため、半導体基板の半導体特性に
悪影響を及ぼすおそれを小さく抑えることができる。

【００５３】また、シリコン原子を照射する代わり、図
７に示すように、矢印１０４で示す方向にアルファ線を
照射することによって格子欠陥を発生させてもよい。ア
ルファ崩壊で得られたアルファ線は、透過性は低いが、
照射エネルギーは約８ＭｅＶと極めて高いため、図８に
示すように、シリコン基板１００の主表面から奥深くま
で格子欠陥を発生さてしまう。また、α線はＲａまたは
Ｐｏの崩壊、すなわち、放射性物質がＨｅの原子核、い
わゆる、α粒子を放出していく過程を線源とするため、
半導体基板内に不純物汚染を引き起こすおそれがある。
そのため、線源を遠ざけた上で、照射エネルギーを減速
させるか、または、図７に示すように、シリコン基板１
００上に形成された厚いシリコン酸化膜またはシリコン
窒化膜からなる緩衝膜１０５を介して照射するようにす
るとよい。この緩衝膜１０５の膜厚は、シリコン基板１
００に発生させる格子欠陥の深さ、緩衝膜１０５に対す
るアルファ線の透過性および照射エネルギーによって決
定される。

【００５４】次に、本実施の形態における半導体装置の
製造方法を用いて形成される電界効果型トランジスタを
備える半導体装置を、図５を用いて説明する。本実施の
形態の半導体装置は、シリコン基板１００に形成された
複数の分離酸化膜１０１により複数の素子形成領域が形
成されている。また、素子形成領域には、所定の間隔を
有して形成されたソース／ドレイン領域（図示せず）が
形成されている。ソース／ドレイン領域の間にはチャネ
ル領域（図示せず）が存在している。チャネル領域およ
びソース／ドレイン領域を有する素子形成領域の上に
は、ゲート窒化膜１２１ａ，１２１ｂが形成され、ゲー
ト窒化膜１２１ａ，１２１ｂの上には、多結晶シリコン
膜からなるゲート電極１３１ａ，１３１ｂが形成されて
いる。

【００５５】また、素子形成領域には、シリコン基板１
０１の主表面から１０ｎｍの深さにかけて、シリコン基
板１００側の境界面に存在する原子と結合する、ゲート
窒化膜１２１ａからなるゲート絶縁膜側の境界面に存在
する原子の数を増加させるような格子欠陥部１０３が形
成されている。

【００５６】このような構造にすることにより、シリコ
ン基板１００とゲート窒化膜１２１ａ，１２１ｂとの境
界面では、シリコン基板１００側の境界面に存在する原
子と結合する、ゲート窒素膜１２１ａ，１２１ｂ側の境
界面に存在する原子の数が増加しているため、結晶性が
良好となる。そのため、シリコン基板１００とゲート窒
化膜１２１ａ，１２１ｂとの境界面での不連続性が緩和
される。それにより、シリコン窒化膜１２１ａ，１２１
ｂとシリコン基板１００との境界面で、格子状態が不連
続であることに起因して発生するストレスが抑制され
る。そのため、ゲート窒化膜１２１ａ，１２１ｂの膜厚
が小さくなっても、ゲート窒化膜１２１ａ，１２１ｂの
膜質が維持される。その結果、ゲート絶縁膜を薄膜化で
きるため、半導体装置をより微細化することができる。
また、上記のような構造にすることにより、ゲート絶縁
膜の膜質が改善されるため、薄い膜厚で大きな誘電率の
ゲート絶縁膜を形成することが可能となる。

【００５７】なお、格子欠陥を有する領域のシリコン基
板１００の主表面からの深さが所定の値に制限されてい
るため、シリコン基板１００が格子欠陥を有していて
も、シリコン基板１００の半導体特性に与える悪影響は
小さい。

【００５８】（実施の形態２）次に、本発明の実施の形
態２における半導体装置の製造方法を、図９〜図１２を
用いて説明する。本実施の形態においては、ゲート絶縁
膜の膜厚、膜種が異なるデュアルゲート絶縁膜を備える
半導体装置を製造する。まず、シリコン基板１００に分
離酸化膜１０１を形成することによって、複数の素子形
成領域を分離形成する。次に、所定の素子形成領域以外
の素子形成領域にレジスト膜１０８を形成する。その
後、図９に示すように、分離酸化膜１０１に挟まれた素
子形成領域に矢印１０９で示す方向にシリコンイオンを
照射する。それにより、図１０に示すように、格子欠陥
部１０３をシリコン基板１００の主表面から２ｎｍ〜５
ｎｍの深さにかけて形成する。この格子欠陥の構造は、
実施の形態１において図６を用いて示した構造と同様で
ある。その後、レジスト１０８を除去する。

【００５９】次に、図１１に示すように、ＮＯガスと酸
素ガスとの混合ガス雰囲気下でゲート絶縁膜となるシリ
コン窒化膜１２０を形成した後、シリコン窒化膜１２０
上にゲート電極となる多結晶シリコン膜１３０を形成す
る。その後、図１２に示すように、シリコン窒化膜１２
０および多結晶シリコン膜１３０をエッチングすること
により、ゲート窒化膜１２１ａ，１２１ｂおよびゲート
電極１３１ａ，１３１ｂをそれぞれ形成して、電界効果
トランジスタを完成する。

【００６０】このような製造方法を用いることにより、
実施の形態１において図６で示した格子欠陥１０３ａと
同様の格子欠陥が形成されるため、シリコン基板１００
とゲート窒化膜１２１ｂとの不連続性を緩和することが
できるとともに、以下のような作用効果がある。

【００６１】すなわち、本実施の形態における半導体装
置の製造方法においては、格子欠陥が形成された素子形
成領域と格子欠陥が形成されていない素子形成領域と
に、同一材質、同一膜厚の絶縁膜を形成しても、それぞ
れの素子形成領域に形成される絶縁膜の膜質を変化させ
ることができる。それにより、同一工程でゲート窒化膜
１２１ａ，１２１ｂを形成しても、ゲート窒化膜１２１
ａ，１２１ｂそれぞれの誘電率を異ならせることが可能
となる。その結果、異なる誘電率を有するゲート絶縁膜
を１工程で形成できるため、半導体装置の製造工程を短
縮することができる。

【００６２】また、異なる膜種のゲート絶縁膜を形成す
る場合においても、上記の製造方法によれば以下のよう
な効果がある。通常、シリコン基板のＳｉの格子定数
は、５．４３Åであり、シリコン酸化膜のＳｉＯ₂格子
定数４．９０Åである。それにより、ゲート絶縁膜とし
てシリコン酸化膜を用いた素子形成領域では、シリコン
基板１００とシリコン酸化膜とは、格子定数が相違する
ため、シリコン基板表面近傍のシリコン酸化膜は、ダン
グリングボンドを有する結晶性の悪い状態となる。した
がって、酸窒化を行なう場合には、このダングリングボ
ンドに窒素原子が、また、Ｗｅｔ酸化では水素原子が入
り込むことになる。

【００６３】しかしながら、上記のような、シリコン基
板の表面に格子欠陥を発生させてからゲート絶縁膜を形
成する素子形成領域では、シリコン酸化膜の結晶性が良
くなると、窒素原子が入り込む部位は極めて少なくなる
ため、窒素濃度が低いシリコン酸化膜、すなわち、酸素
濃度が高いシリコン酸化膜が形成される。これにより、
格子欠陥を有する素子形成領域と、格子欠陥を有しない
素子形成領域とにおいて、酸素濃度の異なる絶縁膜を形
成することが可能となる。その結果、それぞれの素子形
成領域において、膜種の異なるゲート絶縁膜を１工程で
形成することが可能となる。上記の酸窒化には、ＮＯガ
スと酸素ガスとの混合ガスを用いたが、その代わりに、
Ｎ₂Ｏガス雰囲気下でゲート絶縁膜を形成しても同様
に、酸素濃度が高いゲート酸化膜と酸素濃度が低いゲー
ト酸化膜とが１工程で形成される。

【００６４】また、上記酸窒化の代わりに、アンモニア
を含んだガス雰囲気下でゲート絶縁膜を形成してもよ
い。この方法においては、一度、熱酸化膜を形成した上
で、ＮＨ₃の雰囲気の下で処理することで、酸素原子と
窒素原子を置き換えることができる。このとき、シリコ
ン酸化膜の結晶性が良好であれば、窒素原子がシリコン
酸化膜の中に入っても反応せずに放出されるが、結晶性
の悪い膜においては、酸素原子と窒素原子の置き換えが
生じる。この方法を用いれば、格子欠陥を有する素子形
成領域と格子欠陥を有しない素子形成領域とで熱窒化膜
の純度をかえることが可能となる。その結果、半導体基
板の主表面に格子欠陥を有しない素子形成領域のゲート
酸化膜のみを純度が高い熱窒化膜に形成することが可能
となる。

【００６５】また、本実施形態ではゲート絶縁膜として
シリコン窒化膜を形成したが、シリコン窒化膜の代わり
にＴａ₂Ｏ₅膜を形成してもよい。このＴａ₂Ｏ₅膜は、Ｃ
ＶＤ法によって形成されるため、膜厚はすべての領域で
均一となり、かつ、格子欠陥が発生した領域では比較的
酸素濃度が高く、誘電率が低い膜を形成できる。このた
め、ＣＶＤ法によっても１度の成膜工程で大きく異なる
誘電率を有するゲート絶縁膜を有する半導体装置の形成
が可能となる。

【００６６】次に、本実施の形態における半導体装置の
製造方法を用いて形成される電界効果型トランジスタを
備える半導体装置を、図１２を用いて説明する。本実施
の形態の半導体装置は、実施の形態１において図５で示
した半導体装置と比較して、格子欠陥部１０３が一の素
子形成領域に形成され、他の素子形成領域には形成され
ていないことのみ異なる。すなわち、ゲート窒化膜１２
１ｂが形成されている素子形成領域には、シリコン基板
１０１の主表面から２ｎｍ〜５ｎｍの深さにかけて、格
子欠陥部１０３が形成されているが、ゲート窒化膜１２
１ａが形成されている素子形成領域には、格子欠陥部１
０３が形成されていない。

【００６７】このような構造にすることにより、実施の
形態１に記載の作用効果と同様に、シリコン基板１００
とゲート窒化膜１２１ｂとの境界面での格子状態の不連
続性が緩和されるが、シリコン基板１００とゲート窒化
膜１２１ａとの境界面での格子状態の不連続性が緩和さ
れない。それにより、ゲート窒化膜１２１ｂとシリコン
基板１００との境界面に発生するストレスが抑制される
が、ゲート窒化膜１２１ｂとシリコン基板１００との境
界面に発生するストレスが抑制されない。そのため、ゲ
ート窒化膜１２１ａ，１２１ｂのようにそれぞれ異なる
膜質のゲート絶縁膜をそれぞれの素子形成領域に形成す
ることができる。その結果、ゲート窒化膜１２１ｂの膜
厚が小さくなった場合においても、ゲート窒化膜１２１
ｂの膜質が維持されるとともに、ゲート窒化膜１２１
ａ，１２１ｂのようにそれぞれ異なる誘電率を有するゲ
ート絶縁膜をそれぞれの素子形成領域に１工程で形成す
ることが可能となる。

【００６８】なお、格子欠陥部１０３が形成されるシリ
コン基板１００の主表面からの深さが所定の値に制限さ
れているため、シリコン基板１００が格子欠陥を有して
いても、シリコン基板１００の半導体特性に悪影響を与
えることが抑制される。

【００６９】また、上記実施の形態１〜３においては、
シリコン基板を用いたが、半導体基板であればＧａＡｓ
等を用いた他の半導体基板であってもよい。また、ゲー
ト絶縁膜としてシリコン窒化膜およびＴａ₂Ｏ₅膜を用い
たが、半導体基板と格子間距離が大きく異なることに起
因するストレスを緩和するためであれば、他材料からな
るゲート絶縁膜を使用した場合にも、上記実施の形態１
または２に記載した半導体基板の主表面近傍に格子欠陥
が形成された半導体装置およびその製造方法を用いても
よい。

【００７０】また、今回開示された実施の形態はすべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は上記した説明ではなく特許
請求の範囲によって示され、特許請求の範囲と均等の意
味および範囲内でのすべての変更が含まれることが意図
される。

【００７１】

【発明の効果】請求項１に記載の本発明の半導体装置に
よれば、半導体基板側の境界面に存在する原子と結合す
る、絶縁膜側の境界面に存在する原子の数が増加したた
め、絶縁膜と半導体基板との境界面で格子の不連続に起
因して発生するストレスが低減される。

【００７２】請求項２に記載の本発明の半導体装置によ
れば、絶縁膜と格子欠陥が形成された半導体基板との境
界面で格子の不連続に起因して発生するストレスが低減
されるという請求項１に記載の効果とともに、それぞれ
の素子形成領域に形成された絶縁膜の膜質を変化させる
ことができるため、同一工程で複数の絶縁膜を形成して
も、それぞれの絶縁膜の誘電率を異ならせることが可能
となる。

【００７３】請求項３に記載の本発明の半導体装置によ
れば、格子欠陥が形成される領域を、半導体基板の主表
面から１０ｎｍまでに留めることにより、半導体基板が
格子欠陥を有していても、半導体装置の特性に悪影響を
与えることが抑制される。

【００７４】請求項４に記載の半導体装置によれば、半
導体基板側の境界面に存在する原子と結合する、絶縁膜
側の境界面に存在する原子の数が増加するような格子欠
陥が形成されていれば、境界面近傍に発生するストレス
を抑制する効果は大きくなる。

【００７５】請求項５に記載の半導体装置によれば、ゲ
ート絶縁膜を薄膜化しても、ゲート絶縁膜の膜質を向上
させることができるため、トランジスタを含む半導体装
置の微細化が可能となる。また、ゲート絶縁膜の膜質が
向上するため、薄い膜厚で大きな誘電率のゲート絶縁膜
を形成することが可能となる。さらに、同一工程で同一
材質、同一膜厚のゲート絶縁膜を形成しても、それぞれ
のゲート絶縁膜の誘電率を異ならせることが可能となる
ため、誘電率が異なる複数のゲート絶縁膜を有する半導
体装置の製造工程数を減少させることが可能となる。

【００７６】請求項６に記載の本発明における半導体装
置の製造方法によれば、半導体基板側の境界面に存在す
る原子と結合する、絶縁膜側の境界面に存在する原子の
数を増加することができるため、半導体基板との不連続
性が緩和された絶縁膜を形成することができる。

【００７７】請求項７に記載の本発明おにける半導体装
置の製造方法によれば、格子欠陥が形成された半導体基
板との絶縁膜との不連続性を緩和することができるとい
う請求項６に記載の効果と同様に、同一工程で同一材
質、同一膜厚の絶縁膜を形成しても、それぞれの絶縁膜
の誘電率を異ならせることが可能となる。

【００７８】請求項８に記載の本発明における半導体装
置の製造方法によれば、半導体の特性に悪影響を与える
ことがない程度に格子欠陥を有する半導体基板を備える
半導体装置を形成できる。

【００７９】請求項９に記載の本発明にける半導体装置
の製造方法によれば、半導体基板に格子欠陥を発生させ
るために、後工程で絶縁膜を形成する工程において半導
体基板から脱離する物質を用いれば、半導体基板に異物
として残らないため、半導体基板に格子欠陥を形成して
も、トランジスタ特性に悪影響を与えることなく半導体
装置を形成できる。

【００８０】請求項１０に記載の本発明における半導体
装置の製造方法によれば、シリコンで形成された基板に
シリコン原子等が照射されるため、半導体基板の半導体
特性に悪影響を与えるおそれは小さい。

【００８１】請求項１１に記載の本発明における半導体
装置の製造方法によれば、不活性ガスを構成するイオ
ン、原子または分子、ならびに、アルファ線により照射
されたアルファ粒子は、後工程において、半導体基板の
温度が上昇させられると、半導体基板から脱離するた
め、半導体基板の半導体特性に悪影響を与えるおそれは
小さい。

【００８２】請求項１２に記載の本発明における半導体
装置の製造方法によれば、格子欠陥が形成される半導体
基板の主表面からの深さを所定の値に制御できる。

【００８３】請求項１３に記載の本発明における半導体
装置の製造方法によれば、所定の素子形成領域のみに格
子欠陥を発生させることができる。

【００８４】請求項１４に記載の本発明における半導体
装置の製造方法によれば、緩衝膜の厚さを調節すること
により、照射されるイオン、原子または分子が半導体基
板の主表面から所定の深さでとまるように制御できるた
め、トランジスタ特性に悪影響を与えるような格子欠陥
を半導体基板内に形成しないうにすることができる。

【００８５】請求項１５に記載の本発明における半導体
装置の製造方法によれば、所定の領域にのみ密度の高い
シリコン窒化膜からなるゲート絶縁膜を形成することが
できる。

【００８６】請求項１６に記載の本発明における半導体
装置の製造方法によれば、特定の絶縁膜を用いて本半導
体装置の製造方法を使用することにより、境界面近傍の
結晶性を向上させる効果を大きくすることができる。

【００８７】請求項１７に記載の本発明における半導体
装置の製造方法によれば、ゲート絶縁膜を薄膜化して
も、ゲート絶縁膜の膜質を向上させることができるた
め、トランジスタを含む半導体装置の微細化が可能とな
る。また、ゲート絶縁膜の膜質が向上するため、薄い膜
厚で大きな誘電率のゲート絶縁膜を形成することが可能
となる。さらに、同一工程で同一材質、同一膜厚のゲー
ト絶縁膜を形成しても、それぞれのゲート絶縁膜の誘電
率を異ならせることが可能となるため、誘電率の異なる
複数のゲート絶縁膜を有する半導体装置の製造工程数を
減少させることが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態１に記載の半導体装置の
製造方法において、シリコン基板に素子形成領域と素子
分離領域とを形成するために、トレンチ分離により、分
離酸化膜を形成した直後の断面の状態を示す図である。

【図２】本発明の実施の形態１に記載の半導体装置の
製造方法において、シリコン基板の素子形成領域の主表
面にシリコン原子を照射しているときの断面の状態を示
す図である。

【図３】本発明の実施の形態１に記載の半導体装置の
製造方法において、シリコン基板の素子形成領域の主表
面に格子欠陥が形成された直後の断面の状態を示す図で
ある。

【図４】本発明の実施の形態１に記載の半導体装置の
製造方法において、シリコン窒化膜の上に多結晶シリコ
ン膜を形成した直後の断面の状態を示す図である。

【図５】本発明の実施の形態１に記載の半導体装置の
製造方法において、多結晶シリコン膜およびシリコン窒
化膜をエッチングすることにより、ゲート電極およびゲ
ート絶縁膜を形成した直後の断面の状態を示す図であ
る。

【図６】本発明の実施の形態１および２に記載の半導
体装置における、半導体基板とゲート絶縁膜との境界面
近傍の結晶構造を示した図である。

【図７】本発明の実施の形態１に記載の半導体装置の
製造方法において、シリコン基板の上に緩衝膜を形成し
た直後の断面の状態を示す図である。

【図８】本発明の実施の形態１に記載の半導体装置の
製造方法において、シリコン基板の主表面から所定の深
さにかけて、アルファ粒子により格子欠陥が形成された
直後の断面の状態を示す図である。

【図９】本発明の実施の形態２に記載の半導体装置の
製造方法において、表面が露出している一方の素子形成
領域にシリコンを注入した直後の断面の状態を示す図で
ある。

【図１０】本発明の実施の形態２に記載の半導体装置
の製造方法において、一方の素子形成領域における半導
体基板の主表面から所定の深さにかけて格子欠陥を形成
した直後の断面の状態を示す図である。

【図１１】本発明の実施の形態２に記載の半導体装置
の製造方法において、シリコン窒化膜の上に多結晶シリ
コン膜を形成した直後の断面の状態を示す図である。

【図１２】本発明の実施の形態２に記載の半導体装置
の製造方法において、多結晶シリコン膜およびシリコン
窒化膜をエッチングすることにより、ゲート電極および
ゲート絶縁膜を形成した直後の断面の状態を示す図であ
る。

【図１３】従来の半導体装置における、半導体基板の
上にゲート絶縁膜およびゲート電極が形成された状態を
示す図である

【図１４】従来の半導体装置における、半導体基板と
ゲート絶縁膜との境界面近傍における結晶構造を示した
図である。

【符号の説明】１００シリコン基板、１０１分離酸化膜、１０２
シリコン原子の照射方向を示す矢印、１０３格子欠陥
部、１０３ａ格子欠陥、１０４ α線の照射方向を示
す矢印、１０５緩衝膜、１０６ α線の照射方向を示
す矢印、１０７アルファ粒子、１２０シリコン窒化
膜、１２１ａ，１２１ｂゲート窒化膜、１３０多結
晶シリコン膜、１３１ａ，１３１ｂゲート電極。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 27/088 Ｆターム(参考） 4M104 AA01 BB01 CC05 DD28 DD91 EE03 EE14 EE17 GG09 GG14 GG16 HH20 5F040 DA00 DA19 DC01 EA08 EA09 EC07 ED03 ED04 ED05 ED07 EK01 EK05 FC15 5F048 AA05 AB01 AB03 BA01 BB05 BB11 BB17 BG01 BG12 BG13 5F058 BA20 BC03 BC08 BE07 BF29 BF30 BJ01 BJ10

Claims

【特許請求の範囲】

【請求項１】主表面から所定の深さにかけて格子欠陥
を有する半導体基板と、前記半導体基板の前記主表面に接して形成された絶縁膜
とを備え、前記格子欠陥は、前記半導体基板側の境界面に存在する
原子と結合する、前記絶縁膜側の境界面に存在する原子
の数が増加するように形成された、半導体装置。
【請求項２】前記半導体基板が、複数の素子形成領域
を有し、前記絶縁膜が、前記複数の素子形成領域のそれぞれに形
成され、前記格子欠陥が、前記複数の素子形成領域のうち所定の
素子形成領域にのみ形成された、請求項１に記載の半導
体装置。
【請求項３】前記所定の深さが前記主表面から１０ｎ
ｍ以下である、請求項１または２に記載の半導体装置。
【請求項４】前記半導体基板がシリコン基板であり、
前記絶縁膜がシリコン窒化膜または酸化タンタル膜を含
む、請求項１〜３のいずれかに記載の半導体装置。
【請求項５】前記絶縁膜が、半導体基板とゲート電極
との間に形成されるゲート絶縁膜である、請求項１〜４
のいずれかに記載の半導体装置。
【請求項６】半導体基板の主表面から所定の深さにか
けて格子欠陥を形成する工程と、前記半導体基板の前記主表面に接して絶縁膜を形成する
工程とを備え、前記格子欠陥を形成する前記工程においては、前記半導
体基板側の境界面に存在する原子と結合する、前記絶縁
膜側の境界面に存在する原子の数が増加するように、前
記格子欠陥が形成される、半導体装置の製造方法。
【請求項７】半導体基板に複数の素子形成領域を形成
する工程をさらに備え、前記素子形成領域のうち所定の素子形成領域にのみ前記
格子欠陥を形成する、請求項６に記載の半導体装置の製
造方法。
【請求項８】前記所定の深さが前記主表面から１０ｎ
ｍ以下である、請求項６または７に記載の半導体装置の
製造方法。
【請求項９】前記格子欠陥を形成する前記工程が、前
記半導体基板の前記主表面に向かって、イオン、原子、
または、分子を照射することにより行われる、請求項６
〜８のいずれかに記載の半導体装置の製造方法。
【請求項１０】前記半導体基板がシリコン基板であ
り、前記イオン、原子、または、分子を構成する物質が
シリコンである、請求項９に記載の半導体装置の製造方
法。
【請求項１１】前記イオン、原子、または、分子が不
活性ガスのイオン、原子もしくは分子、または、アルフ
ァ線である、請求項９に記載の半導体装置の製造方法。
【請求項１２】前記イオン、原子、または、分子を照
射する前記工程における照射エネルギーが１ＫｅＶ以上
５ＫｅＶ以下である、請求項９〜１１のいずれかに記載
の半導体装置の製造方法。
【請求項１３】前記格子欠陥を形成する領域以外の領
域にける前記半導体基板の主表面をマスク材で覆い、イ
オン、原子または、分子を照射する前記工程を行なう、
請求項９〜１２のいずれかに記載の半導体装置の製造方
法。
【請求項１４】前記格子欠陥を形成する前記工程にお
いて、前記格子欠陥を形成する領域の前記半導体基板上
に緩衝膜を設け、該緩衝膜を介して、前記イオン、原子
または分子を照射する、請求項９〜１３のいずれかに記
載の半導体装置の製造方法。
【請求項１５】ＮＯガスと酸素ガスとを含んだ雰囲気
中、ＮＯ₂ガスまたはＮＨ₃を含んだ雰囲気中において、
前記絶縁膜を形成する、請求項６〜１４のいずれかに記
載の半導体装置の製造方法。
【請求項１６】シリコン窒化膜またはタンタルを有す
る酸化物を用いて、前記絶縁膜を形成する、請求項６〜
１５のいずれかに記載の半導体装置の製造方法。
【請求項１７】前記絶縁膜を形成する前記工程が、ゲ
ート絶縁膜を形成する工程である、請求項６〜１６のい
ずれかに記載の半導体装置の製造方法。