DE3588127T2 - Halbleiteranordnung mit einer dielektrischen Schicht - Google Patents

Halbleiteranordnung mit einer dielektrischen Schicht

Info

Publication number
DE3588127T2
DE3588127T2 DE3588127T DE3588127T DE3588127T2 DE 3588127 T2 DE3588127 T2 DE 3588127T2 DE 3588127 T DE3588127 T DE 3588127T DE 3588127 T DE3588127 T DE 3588127T DE 3588127 T2 DE3588127 T2 DE 3588127T2
Authority
DE
Germany
Prior art keywords
silane
oxygen
reaction
arsine
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3588127T
Other languages
English (en)
Other versions
DE3588127D1 (de
Inventor
Gareth Wayne Berkeley Ashwell
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
British Telecommunications PLC
Original Assignee
British Telecommunications PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by British Telecommunications PLC filed Critical British Telecommunications PLC
Publication of DE3588127D1 publication Critical patent/DE3588127D1/de
Application granted granted Critical
Publication of DE3588127T2 publication Critical patent/DE3588127T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

  • Diese Erfindung betrifft Halbleiteranordnungen und Verfahren zu deren Herstellung.
  • Bei der Herstellung integrierter Schaltungen und anderer Halbleiteranordnungen ist es erforderlich, dielektrische Schichten zwischen den verschiedenen Leiterschichten vorzusehen. In einer typischen integrierten Schaltung, wie der im Schnitt in Figur 1 gezeigten, gibt es mehrere dielektrische Schichten, von denen jede eine unterschiedliche Zusammensetzung haben kann. In der Figur wurde ein Siliziumsubstrat 1 oberflächenoxidiert, um eine (dielektrische) Silziumdioxidschicht 2 vorzusehen, auf der Polysiliziumgates und Zwischenverbindungen 3 erzeugt werden. Die erste dielektrische Schicht 4 von Interesse isoliert die Polysiliziumbereiche von nachfolgenden Bereichen mit Ausnahme an den Punkten (Kontaktfenstern) 9, 9', wo sie entfernt wird, um Kontakt mit einer Metallisierungsschicht 5 zu schaffen, die als nächste abzuscheiden ist. Nach der Festlegung des Metallisierungsmusters kann eine zweite dielektrische Schicht 6 die letzte Schicht sein oder, wie im gezeigten Beispiel, von einer weiteren Metallisierungsschicht 7 gefolgt werden, die mit der ersten 5 mit Hilfe von Kontaktfenstern 9" (an dieser Stelle üblicherweise als Durchgänge ("vias") bezeichnet) wie zuvor verbunden ist. Auf die letzte Metallisierungsschicht folgend kann eine abschließende dielektrische Schicht 8 abgeschieden werden, und diese dient zur Vermeidung des Eindringens von Wasser und anderen Verunreinigungen und widersteht auch Oberflächenkratzern.
  • Die Zusammensetzungen der dielektrischen Schichten, insbesondere der Schichten 4 und 6, sind von Interesse. Die Schicht 4 ist allgemein ein mit Phosphor dotierter Siliziumdioxidglas(PSG-)-Film, kann aber auch ein undotierter Siliziumdioxidglas(USG-)-Film sein. Diese Glasfilme, die üblicherweise durch chemische Dampfabscheidung (CVD) aufgebracht werden, werden weit in der Mikroelektronikindustrie als dielektrische Schichten zwischen verschiedenen Leiterniveaus verwendet. Ungünstigerweise leiden die meisten der Glasabscheideverfahren unter schlechter Stufenbedeckung; und zwar ergeben sie eine schlechte Bedeckung vertikaler topographischer Bereiche (wie z.B. Gates und Spuren usw.) Dieses Problem der Stufenbedeckung wird ausführlich in der Veröffentlichung "The step coverage of undoped and phosphorus-doped SiO&sub2; glass films" von R. M. Levin und K. Evans Lutterodt, J. Vac. Sol. Technol. BI(1), Jan-Mar 1983, S. 54 abgehandelt.
  • Die Basis für die CVD-Glasabscheideverfahren ist die Reaktion von Silan und Sauerstoff:
  • SiH&sub4; + 2O&sub2; T SiO&sub2; + 2H&sub2;O.
  • Dies ist eine homogene Gasphasenreaktion: Das Produkt wird in der Gasphase gebildet und kondensiert dann auf irgendeiner angrenzenden Oberfläche. Es tritt die Neigung dazu auf, daß die Seiten jeder Stufe durch den oberen Teil der Stufe überdeckt werden und daher das Produkt auf dem oberen Teil der Stufe schneller wächst. Ein seitliches Wachstum von den Oberecken der Stufe schirmt die Flächen darunter ab, und daher ist der Überhang selbst-fortdauernd. Wenn eine Metallisierungsschicht nachher auf dem Bereich abgeschieden wird, kann die Schicht unter dem Überhang diskontinuierlich werden.
  • Das Problem schlechter Stufenbedeckung kann gemildert werden, wenn Phosphingas den Reaktionsstoffen zugesetzt wird. Phosphin ändert nicht den Abscheidemechanismus, fügt jedoch einige Prozent Phosphorpentoxid der Siliziumdioxidschicht hinzu, wodurch diese zu einem Phosphorsilikatglas (PSG) umgewandelt wird. Dieses PSG hat einige Vorteile gegenüber USG:
  • (i) Es schmilzt bei niedrigeren Temperaturen, die mit der Halbleiterverarbeitung kompatibel sind, und im Fall der Erhitzung auf etwa 1000 ºC fließt das Glas, und die Oberflächenspannung gleicht den Überhang und den einspringenden Teil aus, so daß sich eine glatte Bedeckung ergibt;
  • (ii) die Eigenbeanspruchung im Film ist niedriger;
  • (iii) die Phosphoratome gettern irgendwelche Alkaliionen, die sonst den Film durchdringen könnten.
  • Der Hauptnachteil dieses Verfahrens ist, daß Phosphorsäure aus der Schicht unter Korrosion der Metallisierung aussikkern kann.
  • PSG ist jedoch zur Verwendung als die zweite dielektrische Schicht 6 nicht geeignet: Die Metallisierung 5 ist allgemein Aluminium und, wie aus der Figur ersichtlich ist, in Kontakt mit elementarem Silizium in den Kontaktfenstern 9, 9'; wenn die Scheibentemperatur auf über etwa 570 ºC gesteigert wird, bildet sich ein Aluminium/Silizium-Eutektikum (Schmelzpunkt 577 ºC) mit der sich daraus ergebenden Zerstörung der Anordnung. Diese Wirkung begrenzt die Abscheidetemperaturen und nachfolgenden Verarbeitungstemperaturen für die dielektrischen Schichten 6 und 8 auf unter 570 ºC. Es wird jedoch bevorzugt, daß die Anordnungstemperatur unter etwa 500 ºC gehalten wird, da Festzustands- Reaktionen zwischen Aluminium und Silizium bei etwa 500 ºC beginnen, nachteilige Auswirkungen in einigen Anordnungen zu verursachen. Die einzigen Verfahren, die unter dieser Temperatur verwendet werden können, sind: (a) Plasmaunterstützte Abscheidung von Siliziumdioxid oder Siliziumnitrid; oder (b) die Abscheidung von Polyimidharz. Plasmaunterstützung ist verhältnismäßig teuer, und es gibt Probleme mit einer Instabilität in unter Verwendung solcher Verfahren erzeugten Anordnungen. Polyimid ist relativ billig und leicht verwendbar, und es wird daher begünstigt. Die dielektrischen Schichten 6 und 8 sind daher normalerweise Polyimid. Es gibt dabei jedoch noch einige zu beachtende Verläßlichkeits- und Herstellungsprobleme mit Polyimid, die eine universale Akzeptanz verhinderten.
  • Alternative Reaktionen wurden bei einer Anstrengung verwendet, um formgleiche überzüge (die keine Wärmebehandlung nach der Abscheidung zum Erhalten einer befriedigenden Oberfläche erfordern) aus Siliziumdioxid zu erzeugen. Formgleiche Überzüge können erwartet werden, wenn homogene Gasphasenreaktionen eliminiert werden, und dies wird in den folgenden zwei Reaktionssystemen erreicht:
  • SiH&sub2;Cl&sub2; + 2N&sub2;O T SiO&sub2; + flüchtige Stoffe
  • SiH&sub4; + 4NO T SiO&sub2; + 2N&sub2; + 2H&sub2;O
  • Diese beiden Systeme ergeben formgleiche Überzüge, doch treten, da sie stabiler sind, die Reaktionen nur im Temperaturbereich von 650 bis 950 ºC auf. Diese Temperatur kann etwas verringert werden, indem man einen Teil der benötigten Energie mittels eines Gasphasenplasmas einführt. Ungünstigerweise ist die Einrichtung zur Erzeugung geeigneter Plasmas sehr aufwendig, und außerdem kann das Plasma gewisse elektrische Instabilitäten in irgendeine in dieser Weise erzeugte Anordnung einführen.
  • Man kann aus dem obigen ersehen, daß ein Bedarf an einem Verfahren zur Erzeugung eines formgleichen dielektrischen Überzugs besteht, das unter 550 ºC und vorzugsweise unter 500 ºC durchgeführt werden kann und das nicht die Verwendung einer Plasmaanlage erfordert.
  • Die vorliegende Erfindung basiert auf unserer überraschenden Beobachtung, daß es möglich ist, die Silan/Sauerstoff- Reaktion durch Verhindern der homogenen Gasphasenreaktionen so zu modifizieren, daß nur die heterogenen Oberflächenreaktionen derart auftreten, daß die erhaltenen Siliziumdioxidbasis-Überzüge formgleich sind und keine Wärmebehandlung vor der Metallisierung erfordern, wobei die Reaktion bei Temperaturen unter 500 ºC ohne die Verwendung eines Plasmas abläuft.
  • Die Idee des Verhinderns der Gasphasenreaktionen einer Silan-Sauerstoff-Mischung ist an sich nicht neu; der Gegenstand wurde zuerst durch H. J. Emeleus und K. Stewart in ihrer Veröffentlichung "The oxidation of silicon hydrides" in J. Chem. Soc., 5. 1182 (1935) ausführlich untersucht. In dieser Veröffentlichung berichteten sie über ihre Untersuchung der Gasphasenkinetik, wobei sie fanden, daß mehrere Stoffe die Gasphasenreaktionen hindern würden; von den untersuchten Stoffen war Ethylen der wirksamste.
  • Middelhoek und Klinkhamer (fifth international conference of the Electrochemical Society, 1975, S. 19-29) verwendeten die von Emeleus und Stewart erhaltenen Ergebnisse und versuchten, die homogenen Reaktionen mit Ethylen zu verhin dern. In ihrer Veröffentlichung geben sie an, daß Ethylen als Inhibitor der homogenen Gasphasenreaktionen brauchbar ist.
  • Jedoch berichten in einer jüngeren Veröffentlichung - RCA Review, Vol 37, No. 1, März 1976, S. 3 - S. 54 - Kern, Schnable und Fisher, daß Ethylen als selektiver Inhibitor der homogenen Reaktion nur bei sehr niedrigen O&sub2;: SiH&sub4;-Verhältnissen, also bei Verhältnissen, die sie als normalerweise für eine Filmabscheidung nicht brauchbar halten, wirksam ist. Versuche (deren Ergebnisse in einer privaten Mitteilung von Middelhoek an Kern bestätigt wurden) von Kern et al. zeigen, daß Ethylen bei für eine Filmabscheidung geeigneteren O&sub2;:SiH&sub4;-Verhältnissen nicht als selektiver Inhibitor wirkt.
  • Es ist aus der Veröffentlichung von Kern et al. klar, daß eine selektive Unterdrückung der homogenen Reaktion erwünscht wäre, um die Qualität von USG- und PSG-Schichten zu verbessern; jedoch wird kein solcher Unterdrückungsstoff vorgeschlagen.
  • Wir machten die überraschende Beobachtung, daß Arsenwasserstoff viel wirksamer als Inhibitor bei der Silan-Sauerstoff-Reaktion als Ethylen wirkt und daß es möglich ist, ein Siliziumdioxidbasis-Arsensilikatglas als formgleichen Überzug zu erzeugen.
  • Arsensilikatgläser fanden eine begrenzte Verwendung bei der Halbleiteranordnungsherstellung, doch eine solche Verwendung beschränkte sich hauptsächlich auf die Verwendung als Dotierquellen. Ein typisches Beispiel einer solchen Verwendung kann in der PCT-Patentanmeldung Nr. WO 82/01380 der NCR-Corporation mit dem Titel "Process for forming a polysilicon gate integrated circuit device" gefunden werden. Nach der NCR-Anmeldung wird eine ASG-Schicht durch Aufbringen einer Lösung eines mit Arsen dotierten Polymers in Alkohol auf die Anordnung mit nachfolgendem Drehüberziehen zur Erzeugung einer gleichmäßigen Schicht hergestellt. Die Anordnung wird dann ausgebacken, um die Lösungsmittel auszutreiben, wobei das ASG übrig bleibt. Diese ASG-Schicht wird dann photolithographisch maskiert und geätzt, um eine Maskierschicht zur Verwendung während des p-Typ-Dotierens zu erzeugen. Anschließend wirkt die ASG-Maske als eine Dotierquelle von n-Typ-Atomen.
  • Arsenionen diffundieren von der ASG-Schicht (Maske) in darunter liegende Silizium- und Polysiliziumschichten während eines Hochtemperatur-Ausbackschrittes zur Erzeugung von n&spplus;- Bereichen.
  • Anschließend wird die ASG-Schicht (Maske) durch Ätzen in Flußsäure völlig entfernt. Die restlichen Verarbeitungsschritte, Bilden einer Oxidschicht, von Durchgängen, einer Metallisierungsschicht und einer Passivierungsschicht, sind herkömmlich und hier nicht von Interesse.
  • Man kann sehen, daß die NCR-Anmeldung, die die Verwendung einer ASG-Schicht als einer kombinierten Maske und Dotierquelle betrifft, die vor Vollendung der Herstellung der Anordnung entfernt wird, sehr verschieden von der vorliegenden Erfindung ist und die Lösung von Problemen bezweckt, die von denen, um die es bei der vorliegenden Erfindung geht, sehr verschieden sind.
  • Eine Ausnahme von der allgemeinen Verwendung von ASG als Dotierquelle ist im US-Patent 4 355 454 von Tasch et al. offenbart, das die Verwendung eines mit Arsen dotierten Glases als Isolierschicht über Polysiliziumgates und Zwischenverbindungen erläutert. Das ASG wird bei etwa 500 ºC unter Verwendung von Silan, Sauerstoff und Arsenwasserstoff abgeschieden. Nachdem die mit Arsen dotierte Schicht abgeschieden ist, wird sie auf etwa 850 bis 900 ºC erhitzt, um die Schicht fließfähig zu machen und der Oberfläche der Scheibe eine glattere Topologie zu geben. Bei Anordnungen mit Vielniveau-Zwischenverbindungen von Polysilizium sowie bei denen mit nur Einniveau-Zwischenverbindungen von Polysilizium wird das ASG erst abgeschieden, nachdem die letzte Polysiliziumschicht abgeschieden wurde.
  • Es ist klar, daß es Tasch et al. nicht gelang festzustellen, daß es möglich ist, Arsenwasserstoff zur Steuerung der Silan-Sauerstoff-Reaktion zu verwenden, um formgleiche Überzüge aus ASG zu erzeugen. Nirgends wird auf den Reaktionstyp eingegangen, und es gibt keine Erwähnung der Formgleichheit, einer Eigenschaft, die sicher erwähnt worden wäre, wenn Tasch et al. sie erzeugt hätten. Bei den beschriebenen und beanspruchten Verfahren wird das ASG erhitzt, um es fließfähig zu machen, d.h. ein Schritt, der unnötig sein würde, wenn die Schicht formgleich ware. Da das Fließfähigmachen ein Erhitzen auf 850-900 ºC beinhaltet, ist es klar, daß ein solches Verfahren nicht angewendet werden kann, um mit Arsen dotiertes Glas über Metallisierungsschichten abzuscheiden.
  • Gemäß einem ersten Gesichtspunkt der vorliegenden Erfindung erfolgt bei einer Reaktion einer Silan, Sauerstoff und Arsenwasserstoff aufweisenden Mischung in einem chemischen Dampfabscheideverfahren ohne Plasmaunterstützung zur Erzeugung eines Arsensilikatglases auf einem Substrat die Verwendung des Arsenwasserstoffs in einer ausreichenden Konzentration und bei solchen Reaktionsbedingungen, daß homogene Gasphasenreaktionen zwischen Silan und Sauerstoff unterbunden werden, so daß das Arsensilikatglas als ein formgleicher Überzug auf dem Substrat erzeugt wird.
  • Vorzugsweise wird die Reaktion bei einer Temperatur unter 500 ºC durchgeführt.
  • Vorzugsweise liegt das Volumenverhältnis von Silan zu Arsenwasserstoff im Bereich von 3,8:1 bis 11,7:1 beim Volumenverhältnis von Sauerstoff zu Silan im Bereich von 18,5:1 bis 41:1.
  • Gemäß einem zweiten Gesichtspunkt der vorliegenden Erfindung handelt es sich um ein Verfahren zur Erzeugung eines Arsensilikatglases in einem chemischen Dampfabscheideverfahren ohne Plasmaunterstützung, welches Verfahren die Reaktion einer Reaktionsmittelmischung aus Silan, Sauerstoff und Arsenwasserstoff vorsieht, dadurch gekennzeichnet, daß die Reaktion in der Gegenwart eines Verdünnungsgases stattfindet und daß die Reaktionsbedingungen und die Zusammensetzung der Reaktionsmittelmischung derart gewählt werden, daß das Arsensilikatglas als ein formgleicher Überzug als Ergebnis einer vorwiegend heterogenen Reaktion erzeugt wird, und daß der Reaktortyp und die Reaktionsbedingungen derart sind, daß in der Abwesenheit von Arsenwasserstoff die Reaktion zwischen Silan und Sauerstoff vorwiegend homogen ist.
  • Gemäß dem dritten Gesichtspunkt der vorliegenden Erfindung wird ein Verfahren zur Erzeugung eines formgleichen Arsensilikatglasüberzugs in einem chemischen Dampfabscheideverfahren mit Reaktionen zwischen Silan und Sauerstoff ohne Plasmaunterstützung vorgesehen, wobei die Reaktionsmischung Arsenwasserstoff enthält und die Reaktionen zwischen Silan und Sauerstoff vorwiegend von heterogener Art sind, was erreicht wird, indem die Gaskonzentrationen so gewählt werden, daß sie in solchen Bereichen liegen, daß das Volumenverhältnis von Silan zu Arsenwasserstoff zwischen 3,8 zu 1 und 11,7 zu 1 ist und das Volumenverhältnis von Sauerstoff zu Silan zwischen 18,5 zu 1 und 41 zu 1 ist, und wobei der Reaktortyp und die Reaktionsbedingungen derart sind, daß in der Abwesenheit von Arsenwasserstoff die Reaktion zwischen Silan und Sauerstoff vorwiegend homogen ist.
  • Die Erfindung wird nun lediglich beispielsweise unter Hinweis auf die beigefügten Zeichnungen näher beschrieben, wobei:
  • Figur 1 einen Vertikalschnitt durch eine integrierte Vielniveau-Schaltungsanordnung zeigt;
  • Figur 2 eine schematische Darstellung der bei der vorliegenden Erfindung verwendeten Vorrichtung ist;
  • Figur 3 ein Diagramm ist, das zeigt, wie Änderungen beim Arsenwasserstoff-Silan-Strömungsdurchsatz die Abscheidungsgeschwindigkeit mit der Temperatur beeinflussen;
  • Figur 4 ein Diagramm der Abscheidegeschwindigkeit gegen die Temperatur für das Silan-Sauerstoff-System und das Silan- Arsenwasserstoff-Sauerstoff-System ist;
  • Figur 5 eine Abtastelektronenmikroskop (SEM)-Photographie ist, die eine Stufe zeigt, die mit einem gemäß der Erfindung erzeugten formgleichen Überzug bedeckt ist;
  • Figur 6 eine SEM-Photographie ist, die eine schlechte Stufenbedeckung zeigt;
  • Figur 7 das Durchgangsbildungsverfahren mit PSG zeigt;
  • Figur 8 das Durchgangsbildungsverfahren mit gemäß der Erfindung erzeugtem ASG zeigt; und
  • Figur 9 eine SEM-Photographie ist, die in ASG gemäß der Erfindung erzeugte Kontaktfenster zeigt.
  • Wie vorher erläutert wurde, ist Figur 1 ein Vertikalschnitt durch eine typische integrierte Vielniveauschaltung. In bekannten Anordnungen können die dielektrischen Schichten 4, 6 und 8 PSG, Polyimid und Polyimid sein, oder die Schicht 4 kann PSG sein, und die Schichten 6 und 8 können plasmaabgeschiedenes Siliziumdioxid oder Siliziumnitrid sein. In Anordnungen gemäß der Erfindung können irgendeine oder sämtliche der Schichten 4, 6 und 8 ASG sein. Vorzugsweise sind mindestens die erste 4 und die zweite dielektrische Schicht 6 aus ASG.
  • Das ASG wird in einem chemischen Dampfabscheide (CVD)- Verfahren erzeugt, wie es in einer handelsüblichen CVD- Maschine durchgeführt werden kann. Maschinen, die für die Silan-Sauerstoff-Reaktion zur CVD von Siliziumdioxid ausgelegt sind, wie z.B. der von Tempress-Unicorp hergestellte PYROX-Reaktor, sind zur Durchführung der ASG-Abscheidung besonders geeignet, obwohl auch andere Maschinen geeignet sein können. Für die Zwecke der Beschreibung wird angenommen, daß ein PYROX-Reaktor zu verwenden ist, und ein solcher Reaktor ist schematisch in Figur 2 gezeigt.
  • Der PYROX-Reaktor, der für chargenweises Verarbeiten von Plättchen vorgesehen ist, hat einen wassergekühlten 102 Reaktorkopf 100, innerhalb dessen ein drehbarer kreisrunder Tisch 101 ist, auf dem zu behandelnde Plättchen 103 angeordnet sind. Der Tisch 1011 der einen Graphitplättchenträger 104 aufnimmt, wird während der Verarbeitung von unterhalb erhitzt, wobei die Temperatur des Tisches 101 und damit der Plättchen mittels eines (nicht dargestellten) Thermoelements gemessen wird. In den zu erläuternden Versuchen wurden 7,62 cm(drei Inch)-Plättchen verwendet. Die Plättchen wurden auf mit Siliziumcarbid überzogenen Graphitaufnehmern 99 gehalten&sub1; die in einem Kreis von zwölf um den äußeren Ring eines Trägers von achtzehn Plättchen angeordnet waren.
  • Der Reaktorkopf besteht aus vier konzentrischen Zonen, die, von außen zum Mittelpunkt, mit A, B, C und D bezeichnet sind. Der Gasstrom zu jeder dieser Zonen kann justiert werden, um die Bedingungen innerhalb des Reaktorkopfes zu ändem. Getrennte Strömungssteuerventile 105, 106 und 107 und Druckmesser 108, 109 und 110 sind für die Zonen A, B und C vorgesehen; der Strom zur Zone D ist nicht unabhängig steuerbar. Die Zusammensetzung des zum Reaktorkopf eingespeisten Gases kann durch Strömungssteuerventile 111-116 in jeder von sechs Strömungsleitungen justiert werden, wobei die Strömungsdurchsätze in jeder der Strömungsleitungen mit Hilfe von Schwimmkörper 123-128 enthaltenden Rotadurchflußmessern 117-122 überwacht werden. Im vorliegenden Fall werden nur fünf Strömungsleitungen benötigt:
  • Während der ganzen Versuche wurden die Zonendrücke auf Werten gehalten, die beim Abscheiden von USG oder PSG normalerweise verwendet werden:
  • ZONE A 89,63 kPa (13 p.s.i.)
  • ZONE B 75,84 kPa (11 p.s.i.)
  • ZONE C 82,74 kPa (12 p.s.i.)
  • ZONE D - nicht direkt meßbar.
  • Die Ergebnisse für bei Platten(Plättchen)-Temperaturen zwischen 400 und 450 ºC durchgeführte Reaktionen sind in Figur 3 gezeigt. Diese Figur zeigt, wie die Temperatur die Dünnfilmabscheidegeschwindigkeit für fünf verschiedene Totalhydridströmungsdurchsätze (19, 29, 75, 110, 130 cm³/min) bei konstant gehaltenem Sauerstoffströmungsdurchsatz von 2500 cm³/min und bei jeweils bei 38 l/min gehaltenen Haupt- Stickstoff - und Verdünnungs-Stickstoff-Strömungsdurchsätzen beeinflußt.
  • Es ist lehrreich, die mit Silan-Arsenwasserstoff-Sauerstoff erhaltenen Abscheide/Temperatur-Kurven mit den mit dem Silan-Sauerstoff-System erhaltenen zu vergleichen. In Figur 4 werden Beispiele von beiden verglichen. Die Kurve für Silan-Arsenwasserstoff-Sauerstoff (für 75 cm³ Gesamthydridströmung, SiH&sub4;:Arsenwasserstoff-Verhältnis 61:14) zeigt die zwei Bereiche, die dieses System als eine heterogene Reaktion kennzeichnen. Im niedrigen Temperaturbereich, wo es kinetische Steuerung gibt, zeigt die Abscheidegeschwindigkeit den exponentiellen Anstieg mit der Temperatur, der durch die Arrhenius-Geschwindigkeitsgleichung vorhergesagt wird:
  • mit einer gewissen Temperaturänderung von A (wie durch die Eyring-Geschwindigkeitsgleichung vorausgesagt) . Im zweiten Bereich (Diffusionsgrenze) wird die Abscheidegeschwindigkeit durch die Diffusionsgeschwindigkeit der Reaktionsstoffe durch eine sehr dünne verarmte Zone nahe der Oberfläche begrenzt, die den Umrissen der Oberfläche folgt. Durch Vergleich zeigt das Silan-Sauerstoff-System eine sehr geringe Abhängigkeit der Abscheidegeschwindigkeit von der Temperatur (im dargestellten Beispiel ist sie praktisch konstant bei 9 x 10&supmin;¹&sup0; µm (9 A) je ºC, was im Vergleich mit den 29 x 10&supmin;¹&sup0; µm (29 A) je ºC bis 63 x 10&supmin;¹&sup0; µm (63 A) je ºC für das gezeigte Arsenwasserstoff-Silan-Sauerstoff-Beispiel klein ist, und das Fehlen jeder Diffusionsgrenze zeigt, daß eine homogene Gasphasenreaktion abläuft. Die Bedeutung der heterogenen Reaktion ist, daß die Abscheidegeschwindigkeit durch die Oberflächentemperatur und nicht durch die Geometrie der Oberfläche gesteuert wird, und daher kann man erwarten, daß eine solche Reaktion formgleiche Oxidüberzüge ergibt. Figur 5 zeigt einen solchen formgleichen Überzug 50 aus ASG über einer 1 µm hohen Aluminiumbahn 51 mit nahezu vertikalen Seitenwänden 52. Dies sollte mit Figur 6 verglichen werden, die einen typischen nichtformgleichen Überzug 60 zeigt, der als Ergebnis einer homogenen Reaktion zwischen Silan und Sauerstoff erzeugt wurde. Die Ergebnisse der homogenen Reaktion sind als Überhänge 61 an den Seiten der Bahn 51 zu sehen; solche Überhänge sind typisch für die nichtformgleiche Abscheidung, die homogene Reaktionen kennzeichnet.
  • Der formgleiche ASG-Überzug, wie er in Figur 5 gezeigt ist, wurde mit den im folgenden Beispiel gegebenen Instrumenteinstellungen erzeugt: BEISPIEL
  • Die Zonendrücke wurden wie oben bei 89,63 kPa (13 psi) Zone A, 75,84 kPa (11 psi) Zone B und 82,74 kPa (12 psi) Zone C gehalten. Plattentemperatur = 450 ºC. 7,62 cm(3 Inch)-Siliziumplättchen im äußeren Kreis einer 18-Plättchen-Platte angeordnet.
  • Dünnfilmabscheidegeschwindigkeit von ASG = 0,575 µm (575 A)/min. Man fand, daß das unter diesen Bedingungen abgeschiedene Glas eine Eigenzugbeanspruchung von 5 kNcm&supmin;² (5 x 10 Dyn cm&supmin;²) hatte.
  • Das Glas hatte eine Zusammensetzung von 12 Mol-% As&sub2;O&sub3; und 88 Mol-% SiO&sub2;.
  • Befriedigende formgleiche überzüge wurden mit Silan: Arsenwasserstoff-Verhältnissen zwischen etwa 3,8:1 und 11,7:1 erzeugt. Eine Abscheidegeschwindigkeit/Temperatur-Kurve für einen Silanströmungsdurchsatz von 60 cm³/min und einen Arsenwasserstoffströmungsdurchsatz von 10 cm³/min (bei 2500 cm³/min O&sub2;, Haupt-N&sub2; = 38 l/min, und Verdünnungs-N&sub2; = 38 l/min) ist in Figur 3a gezeigt.
  • Es wurde gefunden, daß allgemein ein Anstieg der Sauerstoff- und/oder Silankonzentration eine homogene Reaktion begünstigt und ein Anstieg der Arsenwasserstoffkonzentration eine heterogene Reaktion begünstigt.
  • Die folgenden Gasmischungen, die unter den oben dargelegten Bedingungen verwendet wurden, ergaben, wie gefunden wurde, den angegebenen Reaktionstyp:
  • Der As&sub2;O&sub3;-Gehalt der unter heterogenen Reaktionsbedingungen erzeugten Gläser war, wie folgt:
  • Versuch A 6 % bei 400 ºC, 4 % bei 450 ºC
  • Versuch C 3 % bei 400 ºC, 2 % bei 450 ºC.
  • Es ist nach Erzeugung der ersten dielektrischen Schicht und vor Erzeugung der Kontaktfenster 9, 9" üblich, einen Rückseitengetterschritt zum Einfangen von Natrium- und anderen unerwünschten Ionen durchzuführen, die ansonsten die Anordnungsleistung und -verläßlichkeit ungünstig beeinträchtigen würden. Wenn die erste dielektrische Schicht 2 aus PSG ist, sieht das Getterverfahren eine Erhitzung der Anordnung in einer Atmosphäre von Phosphoroxychlorid (POCl&sub3;) und Sauerstoff vor, um eine Schicht aus Phosphorpentoxid P&sub2;O&sub2; von etwa 0,4 µm (400 A) Dicke auf der gesamten Oberfläche der Scheibe zu erzeugen. Die P&sub2;O&sub5;-Schicht wirkt als eine Dotierquelle von Phosphoratomen, die die Rückseite der Scheibe (die PSG- und SiO&sub2;-Schichten schützen die Vorderseite der Scheibe) stark dotieren, wenn sie auf etwa 1000 ºC erhitzt wird. Dieses starke Dotieren schädigt das Siliziumgitter der Scheibe unter Bildung von Lagen, die als Fallen für die unerwünschten Ionen wirken, die bei dieser Temperatur beweglich sind. Wenn die Scheibe abgekühlt wird, werden die unerwünschten Ionen an den Lagen gefangen, zu denen sie während des Erhitzungsschritts wanderten, die (wegen der Wirkungen der PSG- und SiO&sub2;-Schichten) zur Rückseite der Scheibe hin sind, also von der Frontseite der Scheibe, wo die aktiven Bereiche zu bilden sind, weit entfernt. Die P&sub2;O&sub5;-Schicht wird durch Ätzen in verdünntem HF nach Bildung der Kontaktfenster entfernt.
  • Da dieser Getterschritt normalerweise ein wesentlicher Schritt bei der Anordnungs-Herstellung ist, muß die erste dielektrische Schicht geeignet sein, dem Rückseitengetterverfahren standzuhalten. Eine Auswertung der Wärmestabilität der gemäß der Erfindung erzeugten ASG-Schichten zeigte, daß sie geeignet sind, den beim Rückseitengettern vorkommenden Temperaturzyklus ohne Verlust ihrer Integrität auszuhalten.
  • Ein überraschender und vorteilhafter Nebeneffekt des Rück seitengetterverfahrens ist, daß bei dem auf das Gettern folgenden Ätzschritt das ASG dazu neigt, eine glattere Topographie zu entwickeln. Das Ergebnis ist dem gleichwertig, das beobachtet wird, wenn PSG oder ASG (das durch Hitze zum Fließen gebracht werden kann, wenn es über etwa 7-10 % As&sub2;O&sub3; enthält) durch Erhitzen zum Fließen gebracht wird. Dieser Glättungseffekt ist vorteilhaft, da, obwohl ein formgleicher Überzug frei von Überhängen sein wird, er Steilseitenmerkmale haben wird, die etwas Schwierigkeit während einer Metallisierung oder anschließend verursachen können (obwohl derartige Schwierigkeiten dazu neigen, im Vergleich mit denen, bei einer nicht formgleichen, nicht zum erneuten Fließen gebrachten Schicht, minimal zu sein) Der "wieder zum Fließen gebrachte" Topographietyp ist allgemein frei von Steilseitenmerkmalen und hat niedrige Stufenwinkel, die Probleme sowohl während der Metallisierung als auch bei der nachfolgenden Verarbeitung minimieren.
  • Es wird angenommen, daß der folgende Mechanismus für den Glättungseffekt während des Ätzens verantwortlich ist. Wenn die Scheibe in der POCl&sub3;-Atmosphäre zum Rückseitengettern erhitzt wird, diffundiert Phosphor (als P&sub2;0&sub5;) in die dielektrische Schicht, wobei die Menge, die zu irgendeinem Punkt diffundiert, von der Topographie an diesem Punkt abhängt. Wo die Oberfläche der Scheibe konvex ist, wie z.B. an der Oberecke einer Stufe, hat das Dielektrikum ein großes Oberflächen/Volumen-Verhältnis, und die diffundierenden Phosphoratome neigen dazu, konvergenten Bahnen zu folgen. Umgekehrt hat, wo die Scheibe konkav ist, wie z.B. am Fuß einer Stufe, das Dielektrikum ein kleines Oberflächen/Volumen-Verhältnis, und die diffundierenden Phosphoratome folgen divergenten Bahnen. Infolgedessen hat, wo die Scheibe konvex ist, das Dielektrikum einen höheren Phosphorgehalt, während die konkaven Teile einen niedrigeren Phosphorgehalt haben. Da die Ätzgeschwindigkeit von ASG (und PSG) mit wachsendem P&sub2;O&sub5;-Gehalt (und As&sub2;O&sub3;-Gehalt) wächst, werden die konvexen Teile schneller als die konkaven Teile geätzt, was zu einer Glättung der Topographie führt.
  • Eine weitere, als Ergebnis des Rückseitengetterns bei Verwendung eines ASG-Dielektrikums festgestellte Änderung ist, daß es eine Verarmung des Arsengehalts im Oberflächenbereich der Schicht gibt.
  • ASG-Schichten, die wie oben erzeugt wurden, fand man, haben andere Vorteile als nur die Eignung zur Bildung formgleicher Überzüge bei relativ niedrigen Temperaturen. Insbesondere wurde gefunden, daß die Ätzeigenschaften von ASG denen von PSG überlegen sind.
  • PSG wird häufig zur Bildung der ersten dielektrischen Schicht über den Polysiliziumgates und Bahnen einer integrierten Schaltung verwendet, d.h. der Schicht 4 über Gates 3 der Figur 1. Unter der Schicht 4 und den Gates 3 ist eine SiO&sub2;-Schicht 2, die durch Oberflächenoxidation des Substrats 1 erzeugt wurde. Wenn es erwünscht ist, Kontaktfenster zum darunterliegenden Silizium, wie bei 9' in Figur 1, zu bilden&sub1; ist es erforderlich, sowohl das PSG als auch das SiO&sub2; zu ätzen Ungünstigerweise ist die Atzgeschwindigkeit von PSG beträchtlich höher als die Ätzgeschwindigkeit von SiO und dies bedeutet, daß das Unterschneiden des Fensters in der PSG-Schicht ein Problem ist.
  • Dies ist in Figur 7 veranschaulicht. Figur 7a zeigt die Struktur zu Beginn des Ätzens, wobei die Kontaktfensterlagen durch Löcher 20 in einer Maske 21 markiert sind, die über der PSG-Schicht 4 abgeschieden wurde. Während das Ätzmittel das PSG auflöst, wächst das Kontaktfenster 22 seitlich und vertikal. In Figur 7b, die die Situation in dem Augenblick zeigt, wo das Ätzen vertikal so weit wie bis zur SiO&sub2;-Schicht fortgeschritten ist, kann gesehen werden, daß sich das Kontaktfenster 22 seitlich sehr erheblich unter Erzeugung eines sehr weiten Lochs ausgebreitet hat, dessen obere Enden 23, 23' sich weit jenseits der Kanten des Lochs 20 in der Maske erstrecken. In Figur 7c, die die Situation zeigt, nachdem das SiO&sub2; geätzt wurde, kann man sehen, daß eine beträchtlich größere seitliche Ausbreitung erfolgt ist. Ein solches Kontaktfenster ist für hochdichte Schaltungen unannehmbar, da es die Verwendung von unannehmbar breiten Leiterbahnen und Zwischenverbindungen erfordern würde. Die Figuren 7d und 7e zeigen, wie das Problem gegenwärtig behandelt wird. In diesem Verfahren werden zwei Ätzschritte zur Erzeugung der Kontaktfenster verwendet. Ein erstes Ätzen wird verwendet, um den in Figur 7b gezeigten Zustand, d.h. Bildung des Durchgangslochs im PSG, zu erreichen. Das erste Ätzen wird dort unterbrochen, die erste Maske wird entfernt, und eine zweite Maske 25 wird über dem PSG aufgebracht, siehe Figur 7d. Diese zweite Maske 25 deckt die Seiten des Durchgangslochs ab und schützt das PSG vor dem zweiten Ätzen
  • Auf das Aufbringen der zweiten Maske 25 folgend wird das zweite Ätzen durchgeführt; das erhaltene Kontaktfenster ist in Figur 7e gezeigt. Dieses Kontaktfenster, obwohl nicht ideal, hat eine sehr viel geringere Seitenausbreitung als die in Figur 7c gezeigte und eignet sich für übliche hochdichte Schaltungen.
  • Die in dieser Weise erzeugten Kontaktfenster haben Basisdurchmesser von bis zu etwa 4,5 µm - 5 µm und sind an der Grenze dessen, was für die Verwendung mit einer 3 µm-Leiterbahnbreitengeometrie annehmbar ist. Es wäre sehr wünschenswert, in der Lage zu sein, kleinere Kontaktfenster als dies zu erzeugen. Es wäre auch sehr erwünscht, Kontaktfenster zu erzeugen, ohne ein Maske-Atz-Maske-Ätz-Verfahren anwenden zu müssen.
  • Figur 8a zeigt eine der nach Figur 7a ähnliche Anordnung mit der Ausnahme, daß die PSG-Schicht 4 durch eine ASG- Schicht 44 ersetzt wurde. Es wurde gefunden, daß die Ätzgeschwindigkeit von ASG (mindestens für gemäß der Erfindung abgeschiedenes ASG) der der SiO&sub2;-Schicht 2 sehr ähnlich ist. Es ist daher möglich, Kontaktfenster in einem einzigen Ätzschritt ohne ernstliches Unterschneiden zu ätzen Aus Figur 8b kann man ersehen, daß das Kontaktfenster nur sehr wenig im Vergleich mit Figur 7c verbreitert ist.
  • In dieser Weise erzeugte Kontaktfenster, so wurde gefunden, besitzen nicht nur eine gute Form, sondern sie sind auch allgemein von geringerer Größe als die mit PSG erzeugten. Basisdurchmesser waren in der Größenordnung von 3,6-3,7 µm für Fenster, die in diesem Einschrittverfahren erzeugt wurden. Figur 9a ist eine SEM-Photographie eines solchen Kontaktfensters. Man kann aus den Figuren 8b und 9a ersehen, daß das Kontaktfenster einen steileren Hang (60 in Figur 9a) in einem Bereich zu seiner oberen Kante hin hat. Dieser Hang ist das Ergebnis des an Arsen verarmten Oberflächenbereichs (der während des oben erwähnten Rückseitengetterverfahrens erzeugt wurde), der langsamer als die Masse des ASG geätzt wird. Es wurde gefunden, daß dieses Merkmal die Fensterabmessung enger festlegt.
  • Figur 9b ist eine SEM-Photographie eines wie oben erzeugten Kontaktfensters, das geätzt wurde, um die während des Rückseitengetterverfahrens erzeugte P&sub2;O&sub5;-Schicht zu entfernen. Man kann sehen, daß das Kantenprofil des Kontaktfensters eingeebnet wurde. Es wurde gefunden, daß die Metallisierung der wie oben erzeugten Kontaktfenster besonders leicht ist.
  • Obwohl die Erfindung bezüglich der Verwendung auf Siliziumplättchen beschrieben wurde, ist ihre Verwendung keineswegs auf Silizium beschränkt, beispielsweise könnte sie auch auf Galliumarsenid, Indiumphosphid und andere Halbleitermatenalien Anwendung finden.
  • Anordnungen, die unter Verwendung von ASG als Untermetall- Dielektrikum hergestellt wurden, so fand man, haben eine etwa gleichartige Leistung wie die, die mit unter Verwendung von PSG hergestellten äquivalenten Anordnungen gefunden wurde.
  • Die Verwendung von ASG über ASG anstelle von Polyimid über PSG oder Plasmaoxid über PSG ergibt offenbar eine sehr stark verbesserte Verläßlichkeit. Bei beschleunigten Alterungsroutineversuchen, die bei 85 ºC in 85 % relativer Feuchte durchgeführt wurden, zeigten Plättchen mit ungeschütztem ASG über ASG keine Verschlechterung nach 1000 Stunden. Gleichartige Konstruktionen mit Verwendung von Polyimid über PSG hielten nur 40 bis 120 Stunden, was auch für Anordnungen mit Verwendung von Plasmaoxid über PSG gilt.

Claims (14)

1. Bei einer Reaktion einer Silan, Sauerstoff und Arsenwasserstoff aufweisenden Mischung in einem chemischen Dampfabscheideverfahren ohne Plasmaunterstützung zur Erzeugung eines Arsensilikatglases auf einem Substrat erfolgt die Verwendung des Arsenwasserstoffs in einer ausreichenden Konzentration und bei solchen Reaktionsbedingungen, daß homogene Gasphasenreaktionen zwischen Silan und Sauerstoff unterbunden werden, so daß das Arsensilikatglas als ein formgleicher überzug auf dem Substrat erzeugt wird.
2. Verfahren zur Erzeugung eines Arsensilikatglases in einem chemischen Dampfabscheideverfahren ohne Plasmaunterstützung, welches Verfahren die Reaktion einer Reaktionsmittelmischung aus Silan, Sauerstoff und Arsenwasserstoff vorsieht, dadurch gekennzeichnet, daß die Reaktion in der Gegenwart eines Verdünnungsgases stattfindet und daß die Reaktionsbedingungen und die Zusammensetzung der Reaktionsmittelmischung derart gewählt werden, daß das Arsensilikatglas als ein formgleicher Überzug als Ergebnis einer vorwiegend heterogenen Reaktion erzeugt wird und daß der Reaktortyp und die Reaktionsbedingungen derart sind, daß in der Abwesenheit von Arsenwasserstoff die Reaktion zwischen Silan und Sauerstoff vorwiegend homogen ist.
3. Verfahren nach Anspruch 2, wobei das Volumenverhältnis von Silan zu Arsenwasserstoff im Bereich von 3,8 1 bis 11,7 : 1 beim Volumenverhältnis von Sauerstoff zu Silan im Bereich von 18,5 : 1 bis 106 1 ist.
4. Verfahren zur Erzeugung eines formgleichen Arsensilikatglasüberzeugs in einem chemischen Dampfabscheideverfahren mit Reaktionen zwischen Silan und Sauerstoff ohne Plasmaunterstützung, wobei die Reaktionsmischung Arsenwasserstoff enthält und die Reaktionen zwischen Silan und Sauerstoff vorwiegend von heterogener Art sind, was erreicht wird, indem die Gaskonzentrationen so gewählt werden, daß sie in solchen Bereichen liegen, daß das Volumenverhältnis von Silan zu Arsenwasserstoff zwischen 3,8 : 1 und 11,7 : 1 ist und das Volumenverhältnis von Sauerstoff zu Silan zwischen 18,5 1 und 41 1 ist, und wobei der Reaktortyp und die Reaktionsbedingungen derart sind, daß in der Abwesenheit von Arsenwasserstoff die Reaktion zwischen Silan und Sauerstoff vorwiegend homogen ist.
5. Verfahren nach irgendeinem der Ansprüche 2 bis 4, wobei die Reaktion bei einer Temperatur unter 500 durchgeführt wird.
6. Verfahren nach Anspruch 3, wobei die Reaktion bei einer Temperatur zwischen 400 ºC und 550 ºC durchgeführt wird.
7. Verfahren zur Herstellung einer Halbleiteranordnung, welches Verfahren den Schritt der Erzeugung einer Arsensilikatglasschicht als eines formgleichen Überzugs gemäß dem Verfahren nach irgendeinem der Ansprüche 2 bis 6 enthält.
8. Verfahren nach Anspruch 7, wobei die Haibleiteranordnung auf einem Siliziumsubstrat gebildet wird.
9. Verfahren nach Anspruch 7 oder Anspruch 8, wobei die Arsensilikatglasschicht über einer Metallisierungsschicht liegt.
10. Verfahren nach Anspruch 9, wobei die Metallisierungsschicht Aluminium aufweist.
11. Verfahren nach Anspruch 9 oder Anspruch 10, wobei die Metallisierungsschicht in physikalischem Kontakt mit einem Haibleiterbereich der Anordnung ist.
12. Verfahren nach irgendeinem der Ansprüche 7 bis 11, das weiter den Schritt der Abscheidung einer Metallisierungsschicht über dem Arsensilikatglas aufweist.
13. Verfahren nach Anspruch 12, das weiter den Schritt der Abscheidung einer zusätzlichen Arsensilikatglasschicht über der im Anspruch 12 genannten Metallisierungsschicht aufweist.
14. Verfahren nach Anspruch 12 oder Anspruch 13, wobei die im Anspruch 12 genannte Metallisierungsschicht Aluminium aufweist.
DE3588127T 1984-01-18 1985-01-10 Halbleiteranordnung mit einer dielektrischen Schicht Expired - Fee Related DE3588127T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB848401250A GB8401250D0 (en) 1984-01-18 1984-01-18 Semiconductor fabrication

Publications (2)

Publication Number Publication Date
DE3588127D1 DE3588127D1 (de) 1996-11-21
DE3588127T2 true DE3588127T2 (de) 1997-02-27

Family

ID=10555133

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3588127T Expired - Fee Related DE3588127T2 (de) 1984-01-18 1985-01-10 Halbleiteranordnung mit einer dielektrischen Schicht

Country Status (8)

Country Link
US (2) US4731346A (de)
EP (1) EP0150088B1 (de)
JP (1) JPH079903B2 (de)
AT (1) ATE144350T1 (de)
CA (1) CA1266805A (de)
DE (1) DE3588127T2 (de)
GB (1) GB8401250D0 (de)
IE (1) IE56660B1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2623812B2 (ja) * 1989-01-25 1997-06-25 日本電気株式会社 半導体装置の製造方法
US5034801A (en) * 1989-07-31 1991-07-23 W. L. Gore & Associates, Inc. Intergrated circuit element having a planar, solvent-free dielectric layer
US5285102A (en) * 1991-07-25 1994-02-08 Texas Instruments Incorporated Method of forming a planarized insulation layer
DE69311184T2 (de) * 1992-03-27 1997-09-18 Matsushita Electric Ind Co Ltd Halbleitervorrichtung samt Herstellungsverfahren
EP0564136B1 (de) * 1992-03-31 1998-06-03 STMicroelectronics, Inc. Planarisierungsverfahren von einer integrierten Schaltung
US5500557A (en) * 1992-04-30 1996-03-19 Sgs-Thomson Microelectronics, Inc. Structure and method for fabricating integrated circuits
US5479042A (en) * 1993-02-01 1995-12-26 Brooktree Corporation Micromachined relay and method of forming the relay
JP2934565B2 (ja) * 1993-05-21 1999-08-16 三菱電機株式会社 半導体製造装置及び半導体製造方法
JPH0845936A (ja) * 1994-05-31 1996-02-16 Texas Instr Inc <Ti> ダミーリードを用いた高速ｌｓｉ半導体装置およびその信頼性改善方法
US5559052A (en) * 1994-12-29 1996-09-24 Lucent Technologies Inc. Integrated circuit fabrication with interlevel dielectric
US5817571A (en) * 1996-06-10 1998-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multilayer interlevel dielectrics using phosphorus-doped glass
US6194301B1 (en) 1999-07-12 2001-02-27 International Business Machines Corporation Method of fabricating an integrated circuit of logic and memory using damascene gate structure
US7270940B2 (en) * 2002-12-18 2007-09-18 International Business Machines Corporation Method of structuring of a substrate

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3925572A (en) * 1972-10-12 1975-12-09 Ncr Co Multilevel conductor structure and method
JPS6032974B2 (ja) * 1977-03-16 1985-07-31 株式会社日立製作所 半導体装置の製造方法
JPS5534444A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Preparation of semiconductor device
JPS5544713A (en) * 1978-09-26 1980-03-29 Toshiba Corp Semiconductor device
DE2936724A1 (de) * 1978-09-11 1980-03-20 Tokyo Shibaura Electric Co Halbleitervorrichtung und verfahren zu ihrer herstellung
US4355454A (en) * 1979-09-05 1982-10-26 Texas Instruments Incorporated Coating device with As2 -O3 -SiO2
US4319260A (en) * 1979-09-05 1982-03-09 Texas Instruments Incorporated Multilevel interconnect system for high density silicon gate field effect transistors
JPS56150830A (en) * 1980-04-25 1981-11-21 Hitachi Ltd Semiconductor device
JPS59174544A (ja) * 1983-03-25 1984-10-03 Nippon Electric Glass Co Ltd 半導体被覆用ガラス
JPH0630355B2 (ja) * 1983-05-16 1994-04-20 ソニー株式会社 半導体装置
US4535528A (en) * 1983-12-02 1985-08-20 Hewlett-Packard Company Method for improving reflow of phosphosilicate glass by arsenic implantation
US4548671A (en) * 1984-07-23 1985-10-22 Rca Corporation Method of making a charge-coupled device imager which includes an array of Schottky-barrier detectors

Also Published As

Publication number Publication date
GB8401250D0 (en) 1984-02-22
IE56660B1 (en) 1991-10-23
CA1266805A (en) 1990-03-20
EP0150088B1 (de) 1996-10-16
US5130782A (en) 1992-07-14
JPH079903B2 (ja) 1995-02-01
ATE144350T1 (de) 1996-11-15
US4731346A (en) 1988-03-15
IE850104L (en) 1985-07-18
EP0150088A2 (de) 1985-07-31
JPS60246642A (ja) 1985-12-06
DE3588127D1 (de) 1996-11-21
EP0150088A3 (de) 1985-08-28

Similar Documents

Publication Publication Date Title
DE10016340C1 (de) Verfahren zur Herstellung von flaschenförmigen Tiefgräben zur Verwendung in Halbleitervorrichtungen
DE2449688C3 (de) Verfahren zur Herstellung einer dotierten Zone eines Leitfähigkeitstyps in einem Halbleiterkörper
DE69032234T2 (de) Halbleiteranordnung mit einem durch Verfliessen gefüllten Graben
DE69133316T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE4326211B4 (de) Chemisches Bedampfungsverfahren zum Herstellen einer Konformen Schicht aus Titansilicid auf einem Halbleiterwafer
DE3588127T2 (de) Halbleiteranordnung mit einer dielektrischen Schicht
DE3853351T2 (de) Siliciumcarbidsperre zwischen einem Siliciumsubstrat und einer Metallschicht.
DE69311184T2 (de) Halbleitervorrichtung samt Herstellungsverfahren
DE19844102C2 (de) Herstellverfahren für eine Halbleiterstruktur
DE69122069T2 (de) Verfahren zur Herstellung eines aufgedampften Films
EP0491976A1 (de) Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen
DE3300323C2 (de)
DE3108377A1 (de) Verfahren zum herstellen von halbleiterschaltkreisen
DE3515135A1 (de) Verfahren zur abscheidung von borphosphorsilicatglas auf silicium-wafern
DE60005875T2 (de) Herstellungsverfahren für einen porösen Siliziumdioxid-Film
DE2813673A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE2617293C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2031235C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2224515B2 (de) Verfahren zum verdichten von silikatglaesern
DE69132505T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Bipolartransistor
DE69023582T2 (de) Verfahren zur Herstellung eines Halbleiterelementes mittels Ionen-Implantation.
DE2439535A1 (de) Verfahren zum eindiffundieren aktiver stoerelemente in halbleitermaterialien
DE69528420T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung mit einer Voroxidationstufe
DE19648082C2 (de) Verfahren zur Einebnung einer Halbleitereinrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee