KR980005805A - 반도체 소자의 금속층간 절연막 형성방법 - Google Patents

반도체 소자의 금속층간 절연막 형성방법 Download PDF

Info

Publication number
KR980005805A
KR980005805A KR1019960022782A KR19960022782A KR980005805A KR 980005805 A KR980005805 A KR 980005805A KR 1019960022782 A KR1019960022782 A KR 1019960022782A KR 19960022782 A KR19960022782 A KR 19960022782A KR 980005805 A KR980005805 A KR 980005805A
Authority
KR
South Korea
Prior art keywords
film
interlayer insulating
insulating film
forming
sog
Prior art date
Application number
KR1019960022782A
Other languages
English (en)
Other versions
KR100223289B1 (ko
Inventor
박민규
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960022782A priority Critical patent/KR100223289B1/ko
Publication of KR980005805A publication Critical patent/KR980005805A/ko
Application granted granted Critical
Publication of KR100223289B1 publication Critical patent/KR100223289B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속층간 절연막 형성 방법에 관한 것으로 산소( O2) 플라즈마(Plasma) 에 의한 SOG(Spin-On-Glass)막의 속실을 방지하기 위하여 SOG막을 형성한 후 SOG막내에 인(P) 이온과 같은 불순물 이온을 주입하므로써 콘택 홀을 형성한 후 식각 마스크로 사용된 감광막을 제거하는 과정에서 산소(O2) 플라즈마와의 반응에 의한 SOG막의 손실이 방지되어 금속의 층덮힘이 양호하게 이루어질 수 있으며, 노출된 SOG막의 표면에 보호막이 형성되어 외부로부터 수분의 흡착이 방지된다. 따라서 SOG막의 특성으로 인한 불량의 발생이 감소되어 소자의 수율이 증대되며, 소자의 신뢰성이 향상될 수 있는 반도체 소자의 금속층간 절연막 형성 방법에 관한 것이다.

Description

반도체 소자의 금속층간 절연막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a 내지 제2d도는 본 발명에 따른 반도체 소자의 금속층간 절연막 형성 방법을 설명하기 위한 소자의 단면도.

Claims (7)

  1. 반도체 소자의 금속층간 절연막 형성 방법에 있어서, 절연층이 형성된 실리콘 기판상에 하부 금속배선을 형성한 후 전체 상부면에 제1금속층간 절연막 및 SOG막을 순차적으로 형성하는 단계와, 상기 단계로부터 상기 SOG막내에 함유된 수분을 방출시키기 위하여 소정 공정을 실시하는 단계와, 상기 단계로부터 산소 플라즈마와의 반응에 의한 결합 형태의 변화 및 외부로부터 수분의 흡착이 방지되도록 상기 SOG막내에 불순물 이온을주입하는 단계와 싱가 단계로부터 상기 SOG막상에 제2금속층간 절연막을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 금속층간 절연막 형성 방법.
  2. 제1항에 있어서, 상기 제1금속층간 절연막은 800 내지 1200Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 금속층간 절연막 형성 방법.
  3. 제1항에 있어서, 상기 SOG막은 4000 내지 4800Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 금속층간 절연막 형성 방법.
  4. 제1항에 있어서, 상기 소성 공정은 400 내지 450℃의 온도에서 실시되는 것을 특징으로 하는 반도체 소자의 금속층간 절연막 형성 방법.
  5. 제1항에 있어서, 상기 불순물 이온은 인(P) 이온인 것을 특징으로 하는 반도체 소자의 금속층간 절연막 형성 방법.
  6. 제1 또는 제5항에 있어서, 상기 불순물 이온은 55 내지 65KeV의 이온주입 에너지 및 4.5 내지 505 ×E15의 도즈 량으로 주입되는 것을 특징으로 하는 반도체 소자의 금속층간 절연막 형성 방법.
  7. 제1항에 있어서, 상기 제2금속층간 절연막 5000 내지 7000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 금속층간 절연막 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960022782A 1996-06-21 1996-06-21 반도체 소자의 금속층간 절연막 형성방법 KR100223289B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960022782A KR100223289B1 (ko) 1996-06-21 1996-06-21 반도체 소자의 금속층간 절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960022782A KR100223289B1 (ko) 1996-06-21 1996-06-21 반도체 소자의 금속층간 절연막 형성방법

Publications (2)

Publication Number Publication Date
KR980005805A true KR980005805A (ko) 1998-03-30
KR100223289B1 KR100223289B1 (ko) 1999-10-15

Family

ID=19462791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960022782A KR100223289B1 (ko) 1996-06-21 1996-06-21 반도체 소자의 금속층간 절연막 형성방법

Country Status (1)

Country Link
KR (1) KR100223289B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001981A (ko) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 반도체 장치의 금속막 형성방법
KR100582440B1 (ko) * 2003-10-11 2006-05-23 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
KR100223289B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
KR980005435A (ko) 티타늄 질화막 적층 구조의 게이트 전극을 갖춘 반도체 장치 및 그 제조 방법
JPS63314868A (ja) Ｍｏｓ半導体装置の製造方法
US4663827A (en) Method of manufacturing a field effect transistor
US4081896A (en) Method of making a substrate contact for an integrated circuit
US4751554A (en) Silicon-on-sapphire integrated circuit and method of making the same
KR980005805A (ko) 반도체 소자의 금속층간 절연막 형성방법
US4679308A (en) Process for controlling mobile ion contamination in semiconductor devices
KR970053163A (ko) 반도체 소자의 본딩 패드 형성방법
KR100589493B1 (ko) 게이트 산화막 형성방법
KR20050071020A (ko) 모스 전계효과 트랜지스터의 제조 방법
KR970053546A (ko) 반도체 장치의 금속 배선 형성 방법
KR100587050B1 (ko) 반도체 소자의 제조방법
KR100204017B1 (ko) 반도체 장치의 콘택 형성방법
KR100266652B1 (ko) 반도체 소자의 트윈 웰 형성방법
KR970023722A (ko) 반도체 장치의 제조방법
KR100241538B1 (ko) 반도체 소자의 비아홀 형성방법
KR960035821A (ko) 콘택홀 형성방법
KR960039143A (ko) 반도체 소자의 콘택 제조방법
JPH04363019A (ja) 半導体装置の製造方法
KR960012563A (ko) 반도체소자의 트랜지스터 제조방법
KR970053557A (ko) 반도체 소자의 제조방법
JP2000012545A (ja) シリコン膜、シリコン配線、シリコン電極の形成方法及びｍｏｓトランジスタの製造方法
KR19980048146A (ko) 반도체소자의 제조방법
KR970024234A (ko) 반도체장치의 제조방법(Method for fabricating a semiconductor device)
KR950021415A (ko) 반도체 장치 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee