KR960039143A - 반도체 소자의 콘택 제조방법 - Google Patents
반도체 소자의 콘택 제조방법 Download PDFInfo
- Publication number
- KR960039143A KR960039143A KR1019950008143A KR19950008143A KR960039143A KR 960039143 A KR960039143 A KR 960039143A KR 1019950008143 A KR1019950008143 A KR 1019950008143A KR 19950008143 A KR19950008143 A KR 19950008143A KR 960039143 A KR960039143 A KR 960039143A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- contact
- oxide film
- contact hole
- metal layer
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체소자의 콘택 제조방법에 관한것으로서, 반도체기판에서 콘택으로 예정되어 있는 부분 상측의 층간절연막을 제거하여 반도체기판을 노출시키는 곤택홀을 형성하고, 상기 반도체기판을 웰영역에 낮은 농도의 불순물을 이온주입한 후, 예정된 온도에서 열처리하여 불순물을 웰영역의 하부 및 기판 표면에 형성된 산화막에 확산시키고, 상기 산화막으로 제거하고 장벽금속층과 도전배선을 형성하였으므로, 상기 장벽금속층의 Ti와 반도체기판의 Si가 결합하여 TiSi2가 되는 반응이 원활하게 이루어 지도록하여 콘택을 통한 접촉 저항이 감소되고, 소자동작의 신뢰성 및 공정수율을 향상시킬 수 있는 이점이 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 및 제2b도는 본발명에 따른 반도체소자의 콘택 제조공정도.
Claims (6)
- 예정된 구조의 반도체기판상에 층간절연막을 형성하는 공정과, 상기 반도체기판에서 콘택으로 예정되어 있는 부분 상측의 층간절연막을 제거하여 반도체기판을 노출시키는 곤택홀을 형성하는 공정과, 상기 구조의 반도체기판에 불순물을 예정된 조건으로 이온주입하는 공정과, 상기 구조의 반도체기판을 예정된 온도에서 열처리하여 상기 콘택홀에 의해 노출되어 있는 반도체기판 표면의 불순물을 외부로 확산시켜 산화막에 포함되도록 하는 공정과, 상기 콘택홀 내의 산화막을 제거하는 공정과, 상기 콘택홀을 통하여 반도체기판과 접촉되는 장벽 금속층 및 도전배선을 형성하는 공정을 구비하는 반도체소자의 콘택 제조방법.
- 제1항에 있어서, 상기 반도체기판이 N형이며, 상기 콘택홀 부분은 N형 웰영역인 것을 특징으로 하는 반도체소자의 콘택 제조방법.
- 제1항에 있어서, 상기 이온주입은 P를 1∼2E15dose/㎠ 및 50∼100 KeV로 이온주입하는 것을 특징으로 하는 반도체소자의 콘택 제조방법.
- 제1항에 있어서, 상기 열처리 조건을 900∼1000℃ 온도에서 30분∼2시간 실시하는 것을 특징으로 하는 반도체소자의 콘택 조제방법.
- 제1항에 있어서, 상기 장벽금속층을 Ti나 Ti/TiN로 형성하는 것을 특징으로 하는 반도체소자의 콘택 제조 방법.
- 제1항에 있어서, 상기 산화막 식각 공정을 HF 용액으로 실시하는 것을 특징으로 하는 반도체소자의 콘택 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개한는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950008143A KR960039143A (ko) | 1995-04-07 | 1995-04-07 | 반도체 소자의 콘택 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950008143A KR960039143A (ko) | 1995-04-07 | 1995-04-07 | 반도체 소자의 콘택 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960039143A true KR960039143A (ko) | 1996-11-21 |
Family
ID=66553391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950008143A KR960039143A (ko) | 1995-04-07 | 1995-04-07 | 반도체 소자의 콘택 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960039143A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475727B1 (ko) * | 1997-07-01 | 2005-07-21 | 삼성전자주식회사 | 저콘택저항을가지는반도체장치의제조방법 |
| KR100501460B1 (ko) * | 1996-07-12 | 2005-09-26 | 어플라이드 머티어리얼스, 인코포레이티드 | 이온화된금속으로부터증착된접착층을사용한반도체구조물내의홀충전방법 |
-
1995
- 1995-04-07 KR KR1019950008143A patent/KR960039143A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100501460B1 (ko) * | 1996-07-12 | 2005-09-26 | 어플라이드 머티어리얼스, 인코포레이티드 | 이온화된금속으로부터증착된접착층을사용한반도체구조물내의홀충전방법 |
| KR100475727B1 (ko) * | 1997-07-01 | 2005-07-21 | 삼성전자주식회사 | 저콘택저항을가지는반도체장치의제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0845875A (ja) | 半導体デバイスおよびその形成方法 | |
| US4658496A (en) | Method for manufacturing VLSI MOS-transistor circuits | |
| KR890005884A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR960039143A (ko) | 반도체 소자의 콘택 제조방법 | |
| US5554549A (en) | Salicide process for FETs | |
| KR960006018A (ko) | Mos커패시터와 그 제조방법 | |
| DE3375860D1 (en) | Method of manufacturing integrated mos field effect transistors with an additional interconnection level consisting of metal silicides | |
| JP2575106B2 (ja) | 半導体装置の製造方法 | |
| JPS64760A (en) | Manufacture of semiconductor device | |
| KR890005885A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR960039142A (ko) | 반도체 소자의 콘택 제조방법 | |
| KR970003498A (ko) | 반도체 소자의 콘택 형성방법 | |
| JP2626485B2 (ja) | 半導体装置の製造方法 | |
| KR960036015A (ko) | Ldd 구조의 모오스 트랜지스터 제조방법 | |
| KR890004399A (ko) | 집적 반도체회로를 내포하고 있는 기판에 저고유 접촉저항을 갖는 접점을 제조하는 방법 | |
| KR960002676A (ko) | 반도체 소자의 도전층 형성방법 | |
| KR960042965A (ko) | 반도체소자의 콘택 제조방법 | |
| KR980005805A (ko) | 반도체 소자의 금속층간 절연막 형성방법 | |
| JPH0567067B2 (ko) | ||
| KR970054449A (ko) | 반도체소자 제조방법 | |
| KR960035821A (ko) | 콘택홀 형성방법 | |
| KR910013495A (ko) | 반도체 장치의 제조방법 | |
| KR930014782A (ko) | 얕은 접합 형상을 가진 반도체소자 및 그 제조방법 | |
| KR960042947A (ko) | 고집적 반도체 소자 및 그 국부 연결 방법 | |
| KR980006033A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |