KR960035821A - 콘택홀 형성방법 - Google Patents

콘택홀 형성방법 Download PDF

Info

Publication number
KR960035821A
KR960035821A KR1019950006557A KR19950006557A KR960035821A KR 960035821 A KR960035821 A KR 960035821A KR 1019950006557 A KR1019950006557 A KR 1019950006557A KR 19950006557 A KR19950006557 A KR 19950006557A KR 960035821 A KR960035821 A KR 960035821A
Authority
KR
South Korea
Prior art keywords
layer
forming
sog
insulating layer
sog layer
Prior art date
Application number
KR1019950006557A
Other languages
English (en)
Other versions
KR0147486B1 (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950006557A priority Critical patent/KR0147486B1/ko
Publication of KR960035821A publication Critical patent/KR960035821A/ko
Application granted granted Critical
Publication of KR0147486B1 publication Critical patent/KR0147486B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 소정 금속층(12) 패턴 형성 단계를 구비한 반도체 소자 제조시 콘택홀 형성방법에 있어서, 전체구조 표면에 제1절연층(13)을 형성한 후, 전체구조 상부에 SOG(Spin On Glass)층(14)을 형성하는 제1단계; 상기 SOG층(14)에 OH기의 방출을 억제하기 위한 소정 이온을 주입한 후, 1차 큐어링(Curing)을 수행하는 제2단계; 상기 SOG층(14)상에 제2절연층(15)을 형성한 후, 예정된 부위의 상기 제2절연층, SOG층, 제1절연층을 제거하는 제3단계를 포함하는 것을 특징으로 하며, SOG층으로 부터의 OH기 방출을 억제함으로써 동공이나 자연산화층이 금속층간에 형성되는 것을 방지하고, 이에 따라 소자의 제조 수율 및 신뢰도를 향상시킬 수 있는 콘택홀 형성방법에 관한 것이다.

Description

콘택홀 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2d도는 본 발명에 따른 금속배선 형성 과정도.
제3도는 콘택홀의 크기에 대한 RC값 (시상수)의 변화를 도시한 그래프.

Claims (10)

  1. 소정 금속층 패턴 형성 단계를 구비한 반도체 소자 제조시 콘택홀 형성방법에 있어서, 전체구조 표면에 제1절연층을 형성한 후, 전체구조 상부에 SOG(Spin On Glass)층을 형성하는 제1단계; 상기 SOG층에 OH기의 방출을 억제하기 위한 소정 이온을 주입한 후, 1차 큐어링(Curing)을 수행하는 제2단계; 상기 SOG층 상에 제2절연층을 형성한 후, 예정된 부위의 상기 제2절연층, SOG층, 제1절연층을 제거하는 제3단계를 포함하는 것을 특징으로 하는 콘택홀 형성방법.
  2. 제1항에 있어서, 상기 제3단계 수행후 상기 노출된 SOG층의 2차 큐어링을 수행하는 것을 특징으로 하는 콘택홀 형성방법.
  3. 제1항에 있어서, 상기 SOG층은, 실록산(Siloxane)계열인 것을 특징으로 하는 콘택홀 형성방법.
  4. 제3항에 있어서, 상기 SOG층은, 3000~7000Å의 두께로 형성하는 것을 특징으로 하는 콘택홀 형성방법.
  5. 제1항에 있어서, 상기 SOG층에 OH기의 방출을 억제하기 위한 소정이온은, NF2, ArF, KrF중 어느 하나인 것을 특징으로 하는 콘택홀 형성방법.
  6. 제1항 또는 제5항에 있어서, 상기 이온을 10~30KeV. 1x1014~1x1018원자/㎠의 조건하에서 상기 SOG층에 1차 이온주입하고, 30~80KeV. 1x1014~1x1018원자/㎠의 조건하에서 상기 SOG층에 2차 이온주입을 수행하는 것을 특징으로 하는 콘택홀 형성방법.
  7. 제1항에 있어서, 1차 큐어링은, 확산로(furnace)에서 약 400-450℃의 온도를 유지한 상태로 30분~60분간 수행하는 것을 특징으로 하는 콘택홀 형성방법.
  8. 제7항에 있어서, 상기 큐어링은, N2가스 분위기하에서 수행하는 것을 특징으로 하는 콘택홀 형성방법.
  9. 제2항에 있어서, 상기 2차 큐어링은, 상기 1차 큐어링과 동일한 조건하에서 수행하는 것을 특징으로 하는 콘택홀 형성방법.
  10. 제1항에 있어서, 상기 절연층은, 플라즈마 보조 산하층 또는 과잉실리콘 CVD 산화층 중 어느 하나인 것을 특징으로 하는 콘택홀 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950006557A 1995-03-27 1995-03-27 콘택홀 형성방법 KR0147486B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950006557A KR0147486B1 (ko) 1995-03-27 1995-03-27 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950006557A KR0147486B1 (ko) 1995-03-27 1995-03-27 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR960035821A true KR960035821A (ko) 1996-10-28
KR0147486B1 KR0147486B1 (ko) 1998-11-02

Family

ID=19410625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006557A KR0147486B1 (ko) 1995-03-27 1995-03-27 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR0147486B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403617B1 (ko) * 2001-02-13 2003-10-30 삼성전자주식회사 Ｓｏｇ막 패터닝 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480232B1 (ko) * 2000-12-14 2005-04-06 주식회사 하이닉스반도체 반도체 소자의 비트라인 콘택홀 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403617B1 (ko) * 2001-02-13 2003-10-30 삼성전자주식회사 Ｓｏｇ막 패터닝 방법
US6720276B2 (en) 2001-02-13 2004-04-13 Samsung Electronics Co., Ltd. Methods of forming spin on glass layers by curing remaining portions thereof

Also Published As

Publication number Publication date
KR0147486B1 (ko) 1998-11-02

Similar Documents

Publication Publication Date Title
WO2002063668A1 (fr) Procede permettant de former un film isolant et procede permettant de fabriquer un dispositif a semi-conducteur
KR960012287A (ko) 반도체기판(Semiconductor Substrate)의 제조방법
KR980005412A (ko) 반도체 소자의 초저접합 형성방법
KR960019649A (ko) 반도체 장치의 제조방법
US4081896A (en) Method of making a substrate contact for an integrated circuit
KR960035821A (ko) 콘택홀 형성방법
US5898007A (en) Method for forming wells of a semiconductor device
KR970023826A (ko) 반도체장치의 층간 절연막 형성방법
KR970052870A (ko) 반도체 소자의 층간 평탄화막 형성방법
RU2235388C2 (ru) Способ изготовления мдп транзистора с локальными участками захороненного изолятора
KR960026413A (ko) 실리콘 기판에의 게터링층 형성방법
KR970053163A (ko) 반도체 소자의 본딩 패드 형성방법
KR980005805A (ko) 반도체 소자의 금속층간 절연막 형성방법
KR970053546A (ko) 반도체 장치의 금속 배선 형성 방법
TW368690B (en) Manufacturing method for preventing void defect on polycide component
KR100262401B1 (ko) 반도체 소자의 웰 및 그 형성방법
KR100438666B1 (ko) 전계효과트랜지스터제조방법
KR970053541A (ko) 다층 금속 배선 구조의 반도체 소자의 제조방법
KR940001344A (ko) Simox구조의 반도체 장치 제조방법
KR920001757A (ko) 모오스 트랜지스터의 제조방법
KR970003623A (ko) 에스오쥐막의 산소 플라즈마 처리시 균열방지방법
KR970052500A (ko) 반도체 소자의 다층 금속 배선 형성방법
KR950021090A (ko) 반도체 소자의 콘택홀 형성방법
KR970003856A (ko) 반도체 소자 제조시 콘택홀 형성 방법
KR980006033A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee