KR960012287A - 반도체기판(Semiconductor Substrate)의 제조방법 - Google Patents

반도체기판(Semiconductor Substrate)의 제조방법 Download PDF

Info

Publication number
KR960012287A
KR960012287A KR1019950033176A KR19950033176A KR960012287A KR 960012287 A KR960012287 A KR 960012287A KR 1019950033176 A KR1019950033176 A KR 1019950033176A KR 19950033176 A KR19950033176 A KR 19950033176A KR 960012287 A KR960012287 A KR 960012287A
Authority
KR
South Korea
Prior art keywords
heat treatment
partial pressure
oxygen
manufacturing
oxygen partial
Prior art date
Application number
KR1019950033176A
Other languages
English (en)
Other versions
KR0159420B1 (ko
Inventor
다치모리 마사하루
야노 다카유키
츠모리 야스오
나카지마 다쓰오
하마구치 이사오
Original Assignee
다나카 미노루
신닛봉세이데쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17022037&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR960012287(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 다나카 미노루, 신닛봉세이데쓰 가부시끼가이샤 filed Critical 다나카 미노루
Publication of KR960012287A publication Critical patent/KR960012287A/ko
Application granted granted Critical
Publication of KR0159420B1 publication Critical patent/KR0159420B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 반도체실리콘기판속으로 하나의 면을 통해 산소이온심기의 상을 포함 구성하여 반도체실리콘기판의 높은 산소농도를 형성하고, 다음 반도체기판을 열처리하여 심어놓은 산소이온과 실리콘 사이에서 화학반응을 일으켜 반도체실리콘기판에 절연실리콘산화물막을 형성하고, 또한 열처리상은 5×103Pa 이상의 산소분압을 가진 분위글 사용하여 열처리단계를 수행하도록 한 것으로, 상기 방법은 누전 통로역할을 하는 홈의 숫자가 감소되고, 매입산화물층은 개선된 절연파괴강도를 가지며, 이 매입산화물과 인접실리콘층 사이의 내면은 작은 거칠기를 가지며, 매입산화물막은 또한 광범위한 두께로 제조가능하도록 된 고품질의 SOI 반도체기판의 제조방법을 제공한다.

Description

반도체기판(semiconductor substrate)의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명상의 일 실시예에 관한 것으로서 기간의 함수로서 온도-산소분압의 조합을 나타내는 다이아그램이다.

Claims (13)

  1. 반도체실리콘기판속으로 이 기판내의 하나의 면을 통해 산소이온심기의 상(phase of implanting oxygen ions)을 포함 구성하여, 반도체실리콘기판에 높은 산소농도층을 형성하고, 다음 반도체실리콘기판을 열처리하여 심어진 산소이온과 실리콘 사이에서 화학반응을 일어나게 하므로써, 반도체실리콘기판에 절연실리콘산화물막(insulating silicon oxide film)을 형성하며, 여기에서 : 상기 열처리상은 5×103Pa 이상의 산소분압을 가진 분위기를 이용하여 열처리단계를 포함하여 열처리를 수행하는 것을 특징으로 하는 반도체기판(semiconductor substrate)의 제조방법.
  2. 제1항에 있어서, 상기 열처리는 산소분압 5×103Pa 이상의 분위기를 사용하여 열처리하는 단계는 1100℃~1410℃의 온도에서 수행되는 것을 특징으로 하는 반도체기판의 제조방법.
  3. 제1항에 있어서, 상기 산소분압 5×103Pa 이상의 분위기를 사용하여 열처리하는 단계는 특히 그 중에서도 1330℃~1410℃의 온도에서 수행되는 것을 특징으로 하는 반도체기판의 제조방법.
  4. 제1항에 있어서, 상기 산소분압 5×103Pa 이상의 분위기를 사용하는 열처리는 5분~8분시간 동안 수행되는 것을 특징으로 하는 반도체기판의 제조방법.
  5. 제1항 내지 제4항 중 어느 하나의 항에 있어서, 상기 열처리는 산소분압 5×103Pa 이상의 분위기를 사용하여 열처리하기 전에, 산소분압 0.1×103Pa 이상 및 5×103Pa 미만의 분위기하에 1300℃~1410℃의 온도에서 5분~6시간 동안 열처리하는 다른 열처리단계를 거치도록 하는 것을 특징으로 하는 반도체기판의 제조방법.
  6. 제1항 내지 제5항 중 어느 하나의 항에 있어서, 상기 열처리는 산소분압 5×103Pa 이상의 분위기를 사용하여 열처리를 한 후에 산소분압 5×103Pa 미만의 분위기하에 1300℃~1410℃의 온도에서 5분~6시간 동안 열처리하는 다른 열처리단계를 거치도록 한 것을 특징으로 하는 반도체기판의 제조방법.
  7. 제1항 내지 제6항 중 어느 하나의 항에 있어서, 상기 열처리상(heat treatment phase)은 산소분압을 5×103Pa 이하의 분위기로, 열처리온도는 1300℃ 이하로 내려서 최종열처리하여 열처리상을 마무리하는 것을 특징으로 하는 반도체기판의 제조방법.
  8. 제1항 내지 제6항 중 어느 하나의 항에 있어서, 상기 열처리상은 산소분압 5×103Pa 미만의 분위기하에서 열처리온도를 1050℃ 이하로 내려서 최종열처리하여 열처리상을 마무리하는 것을 특징으로 하는 반도체기판의 제조방법.
  9. 제7항 또는 제8항에 있어서, 상기 열처리는 산소분압을 5×103Pa 미만의 분위기로 하고, 그 열처리온도는 2.5℃/분 이하의 속도로 강온하여 열처리하는 것을 특징으로 하는 반도체기판의 제조방법.
  10. 제1항 내지 제9항 중 어느 하나의 항에 있어서, 상기 열처리는 산소분압 5×103Pa 이상의 분위기로 하고, 이 분위기 가스는 100% 산소로, 또는 알곤, 헬륨, 질소로 이루어지는 그룹 중 어느 하나 이상의 가스와 산소가스와의 혼합가스로 열처리단계를 수행하는 것을 특징으로 하는 반도체기판의 제조방법.
  11. 제5항 내지 제10항 중 어느 하나의 항에 있어서, 상기 열처단계의 분위기는, 산소분압 5×103Pa 미만의 분위기하에 알곤, 헬륨, 질소로 이루어지는 그룹으로부터 선택되는 적어도 하나 이상의 가스와 산소와의 혼합가스그룹; 100%질소가스그룹; 100% 알곤가스그룹 중 어느 하나의 그룹을 선택하여 사용하는 것을 특징으로 하는 반도체기판의 제조방법.
  12. 제1항 내지 제11항 중 어느 하나의 항에 있어서, 산소이온은 0.3×1018이온(ions)/㎠~0.4×1018이온(ions)/㎠의 조사량 및 산소이온심기에너지 150KeV~ 220KeV의 에너지로 심어지는 것을 특징으로 하는 반도체기판의 제조방법.
  13. 제1항 내지 제11항 중 어느 하나의 항에 있어서, 상기 산소이온은 1.25×1018이온/㎠~2.2×1018이온/㎠의 조사량 및 150KeV~220KeV의 심기에너지로 심어지는 것을 하는 반도체기판의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950033176A 1994-09-30 1995-09-29 반도체 기판의 제조방법 KR0159420B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1994-237896 1994-09-30
JP23789694A JP3204855B2 (ja) 1994-09-30 1994-09-30 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
KR960012287A true KR960012287A (ko) 1996-04-20
KR0159420B1 KR0159420B1 (ko) 1999-02-01

Family

ID=17022037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033176A KR0159420B1 (ko) 1994-09-30 1995-09-29 반도체 기판의 제조방법

Country Status (5)

Country Link
US (1) US5534446A (ko)
EP (1) EP0704892A3 (ko)
JP (1) JP3204855B2 (ko)
KR (1) KR0159420B1 (ko)
TW (1) TW350094B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010056732A (ko) * 1999-12-16 2001-07-04 문인모 광고판용 점등장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3139904B2 (ja) * 1993-12-28 2001-03-05 新日本製鐵株式会社 半導体基板の製造方法および製造装置
US5702957A (en) * 1996-09-20 1997-12-30 Lsi Logic Corporation Method of making buried metallization structure
US6043166A (en) * 1996-12-03 2000-03-28 International Business Machines Corporation Silicon-on-insulator substrates using low dose implantation
JPH10223551A (ja) * 1997-02-12 1998-08-21 Nec Corp Ｓｏｉ基板の製造方法
JPH1197377A (ja) * 1997-09-24 1999-04-09 Nec Corp Ｓｏｉ基板の製造方法
JPH11168106A (ja) * 1997-09-30 1999-06-22 Fujitsu Ltd 半導体基板の処理方法
WO2001067510A1 (en) * 2000-03-10 2001-09-13 Nippon Steel Corporation Simox substrate and method for production thereof
JP2001297989A (ja) * 2000-04-14 2001-10-26 Mitsubishi Electric Corp 半導体基板及びその製造方法並びに半導体装置及びその製造方法
KR100608344B1 (ko) * 2000-06-01 2006-08-09 주식회사 하이닉스반도체 에스오아이 웨이퍼 제조방법
JP2002289819A (ja) * 2001-03-23 2002-10-04 Nippon Steel Corp Ｓｉｍｏｘ基板
JP2002289820A (ja) * 2001-03-28 2002-10-04 Nippon Steel Corp Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板
TWI303282B (en) * 2001-12-26 2008-11-21 Sumco Techxiv Corp Method for eliminating defects from single crystal silicon, and single crystal silicon
JP2005340348A (ja) * 2004-05-25 2005-12-08 Sumco Corp Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
JP2006032785A (ja) * 2004-07-20 2006-02-02 Sumco Corp Ｓｏｉ基板の製造方法及びｓｏｉ基板
JP4876442B2 (ja) * 2005-06-13 2012-02-15 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法およびｓｉｍｏｘウェーハ
JP5061489B2 (ja) * 2006-04-05 2012-10-31 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法
CN106816395B (zh) * 2016-12-15 2019-06-18 中国航天空气动力技术研究院 一种氮化硅被动氧化层厚度确定方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4837172A (en) * 1986-07-18 1989-06-06 Matsushita Electric Industrial Co., Ltd. Method for removing impurities existing in semiconductor substrate
US4810664A (en) * 1986-08-14 1989-03-07 Hewlett-Packard Company Method for making patterned implanted buried oxide transistors and structures
US4749660A (en) * 1986-11-26 1988-06-07 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making an article comprising a buried SiO2 layer
FR2616590B1 (fr) * 1987-06-15 1990-03-02 Commissariat Energie Atomique Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
JPH0199456A (ja) * 1987-10-13 1989-04-18 Sharp Corp かご型誘導電動機の回転子不良検出方法
US5116771A (en) * 1989-03-20 1992-05-26 Massachusetts Institute Of Technology Thick contacts for ultra-thin silicon on insulator films
US5080730A (en) * 1989-04-24 1992-01-14 Ibis Technology Corporation Implantation profile control with surface sputtering
US5196355A (en) * 1989-04-24 1993-03-23 Ibis Technology Corporation Simox materials through energy variation
US5310689A (en) * 1990-04-02 1994-05-10 Motorola, Inc. Method of forming a SIMOX structure
US5143858A (en) * 1990-04-02 1992-09-01 Motorola, Inc. Method of fabricating buried insulating layers
US5441899A (en) * 1992-02-18 1995-08-15 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing substrate having semiconductor on insulator
JPH07106512A (ja) * 1993-10-04 1995-04-21 Sharp Corp 分子イオン注入を用いたｓｉｍｏｘ処理方法
JP3036619B2 (ja) * 1994-03-23 2000-04-24 コマツ電子金属株式会社 Ｓｏｉ基板の製造方法およびｓｏｉ基板
US5468657A (en) * 1994-06-17 1995-11-21 Sharp Microelectronics Technology, Inc. Nitridation of SIMOX buried oxide

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010056732A (ko) * 1999-12-16 2001-07-04 문인모 광고판용 점등장치

Also Published As

Publication number Publication date
US5534446A (en) 1996-07-09
TW350094B (en) 1999-01-11
JPH08102448A (ja) 1996-04-16
EP0704892A2 (en) 1996-04-03
JP3204855B2 (ja) 2001-09-04
EP0704892A3 (en) 1996-11-13
KR0159420B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR960012287A (ko) 반도체기판(Semiconductor Substrate)의 제조방법
US6033998A (en) Method of forming variable thickness gate dielectrics
EP2219209A3 (en) Method of forming insulating film and method of producing semiconductor device
JPS56115525A (en) Manufacture of semiconductor device
KR970053087A (ko) 반도체 소자의 트랜지스터 제조방법
DE69824368T2 (de) Herstellungsverfahren einer halbleitervorrichtung mit flacher grabenisolation
JPH09190984A (ja) 半導体素子のウェル形成方法
US7811892B2 (en) Multi-step annealing process
JP2897636B2 (ja) シリコン基板の酸化方法
KR960012288A (ko) 반도체 소자 제조용 웨이퍼 및 그 제작방법
RU2235388C2 (ru) Способ изготовления мдп транзистора с локальными участками захороненного изолятора
US6664171B2 (en) Method of alloying a semiconductor device
KR960026413A (ko) 실리콘 기판에의 게터링층 형성방법
KR100294643B1 (ko) 반도체 소자의 삼중웰 형성방법_
KR960026414A (ko) 실리콘 기판내의 게터링층 형성방법
KR960012427A (ko) 산소 이온주입을 이용한 소자 분리막 형성 방법
KR960043033A (ko) 반도체장치의 금속배선 형성방법
KR940001344A (ko) Simox구조의 반도체 장치 제조방법
JPS6169145A (ja) 半導体基体の製造方法
KR20020090571A (ko) 반도체소자의 게이트절연막 제조방법
KR970030863A (ko) 박막 트랜지스터의 게이트 절연막 제조방법
KR960035821A (ko) 콘택홀 형성방법
KR970013095A (ko) 반도체 소자의 보호막 형성 방법
KR970052896A (ko) 반도체 장치의 제조 방법
JPS6415917A (en) Forming method of high melting-point metallic film

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 18

EXPY Expiration of term