JPH11261067A - ゲート誘電体中に窒素を制御導入するための製造方法 - Google Patents

ゲート誘電体中に窒素を制御導入するための製造方法

Info

Publication number
JPH11261067A
JPH11261067A JP10360477A JP36047798A JPH11261067A JP H11261067 A JPH11261067 A JP H11261067A JP 10360477 A JP10360477 A JP 10360477A JP 36047798 A JP36047798 A JP 36047798A JP H11261067 A JPH11261067 A JP H11261067A
Authority
JP
Japan
Prior art keywords
gate
nitride
substrate
silicon
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10360477A
Other languages
English (en)
Inventor
Sunil V Hattangady
ブイ．ハッタンガディ サニル
Srikanth Krishnan
クリシュナン スリカンス
Robert Kraft
クラフト ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH11261067A publication Critical patent/JPH11261067A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体ＭＯＳ装置の製造方法及びその装置で
あり、最初に、ゲート絶縁体層（３）が上に密着した半
導体基体（１）を与える。 【解決手段】 前記層の、前記基体とは反対側の表面領
域に前記基体へドーパントを通過移動させない障壁とし
て働くのに充分な窒化物を有する窒化物又はオキシ窒化
物のいずれかの領域（５）を形成する。次に前記領域の
上にドープしたポリシリコンゲート又は金属ゲート
（７）を形成する。基体に密接した絶縁体層中の窒化物
の量は、作られた装置の特性を実質的に変化させるのに
は不充分である。基体は珪素であるのが好ましく、酸化
物及び窒化物は珪素の酸化物及び窒化物であるのが好ま
しく、ドーパントは硼素を含むのが好ましい。窒化物又
はオキシ窒化物のいずれかの領域を形成する工程は、ゲ
ート絶縁体層表面の、基体とは反対側の表面中に中性窒
素原子を注入する工程を含む。窒化物又はオキシ窒化物
のいずれかの領域は、約１〜約２の単分子層からなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
に関し、詳しくは、ＭＯＳＦＥＴ半導体装置、特にＰＭ
ＯＳ半導体装置のためのゲート構造体を製造することに
関する。
【０００２】本出願は、１９９７年５月２８日に出願さ
れた米国特許出願Ｓｅｒｉａｌ Ｎｏ．０８／８６４，
４３８、及び１９７７年１２月５日に出願された米国特
許仮出願Ｓｅｒｉａｌ Ｎｏ．６０／０３５，３７５
（これら両方の内容は、言及することによってここに取
り入れる）に関する。
【０００３】
【従来の技術】標準的ＭＯＳＦＥＴ半導体装置は、一般
に誘電体又はゲート酸化物、一般に二酸化珪素によりチ
ャンネルから分離されたゲート電極を有する。ＰＭＯＳ
装置は、一般にＰ−チャンネルを与えるためＮ−型ドー
プ基体（Ｎ−ウエルとしても知られている）上に高度に
ドープしたＰ−型ゲート電極を有し、ＮＭＯＳ装置は、
一般にＮ−チャンネルを与えるためＰ−型ドープ基体
（Ｐ−ウエルとしても知られている）上に高度にドープ
したＮ−型ゲート電極を有する。ゲート電極は一般にポ
リシリコンであり、ＰＭＯＳ装置に一般に用いられるド
ーパントは硼素である。現在の技術状態では、最も厳し
いゲート酸化物は約１５Å程の薄いもので、一般には約
４５Åであり、それはもっと厚くすることもできるが、
ゲート酸化物の厚さは装置の幾何学的形態に依存し、そ
の大きさは次第に小型化されてきている。製造方法は、
一般にゲート酸化物の形成及びゲート酸化物上にパター
ン化したゲート電極を形成することを含んでいる。
【０００４】硼素をドープしたポリシリコンゲート電極
を有すルＰＭＯＳ装置の場合には、硼素はゲート酸化物
を或る程度通過してチャンネル中へ拡散する傾向を有す
る。このチャンネル中の硼素ドーピングは、装置の閾値
電圧を移行させ、この移行は望ましくない。従って、硼
素のチャンネル中への拡散に対し障壁を与えることが極
めて有利である。この問題に対する慣用的従来技術によ
る方法は、例えば、再酸化アンモニア窒化酸化物を表す
ＲＯＸＮＯＸであり、この場合ゲート誘電体処理は、高
温度でアンモニアをゲート酸化物に適用し、望ましくな
い硼素拡散に対する障壁として窒素を導入することを含
んでいる。これは熱的方法であり、ゲート酸化物の底に
高濃度で窒素を導入し、固定された界面状態の電荷密度
を増大するものであるが、それは装置の性能を劣化し、
従って望ましくない。第二の方法は、Ｎ2 Ｏ又はＮＯ熱
酸化として知られており、この場合上昇させた温度でゲ
ート酸化物に亜酸化窒素又は酸化窒素を導入するが、窒
素の濃度は温度の上昇に正比例する。この方法も同じく
熱的方法であり、ゲート酸化物の主に底部のゲート酸化
物とチャンネルとの間の界面領域に窒素を入れるもので
あるが、それが大きな濃度で存在すると装置の性能を劣
化する。
【０００５】金属ゲート電極（例えば、Ｗ／ＴｉＮ積層
体）を有するＣＭＯＳ装置の場合には、その金属ゲート
と超薄膜酸化物との間の相互作用が非常に難しい問題を
起こすことがある。従って、頂部ゲート電極・酸化物界
面で有害な金属・酸化物相互作用〔例えば、スパイキン
グ（spiking)〕を防ぐための窒化物又はオキシ窒化物障
壁を与えるのが極めて有利である。
【０００６】
【発明が解決しようとする課題】本発明によれば従来法
の上で述べた問題を最小限にする。
【０００７】
【課題を解決するための手段】ゲート酸化物中に窒素を
含有させることから生ずる望ましくない性質は、ゲート
酸化物中であるが、ゲート酸化物とチャンネルとの間の
界面の所又はそれに隣接したゲート酸化物領域中に窒素
が入ることから起きることが決定された。従って、本発
明により、窒素は、チャンネルから遠いゲート酸化物部
分中に、又はチャンネルから遠いゲート酸化物表面の所
にある別の層として配置されるのが好ましい。この障壁
は少なくとも一つ又は二つの単分子層であり、或は約５
〜約１０Åであり、一般に硼素がチャンネル中に拡散す
ることに対する障壁としてのその目的に見合う出来るだ
け薄いものにする。窒化物及び（又は）オキシ窒化物層
は、ゲート電極材料中へ、その電極を形成した後に注入
（implantation）インプランテーションなどによりドー
パントを導入する前に、又はＣＶＤなどによりゲート電
極形成と同時に形成する。本発明の重要な特徴は、本発
明に従って用いられる窒素物質が非帯電又は中性ビーム
物質であると言うことである。なぜなら、プラズマ中の
帯電した粒子は、潜在的に電荷誘起損傷を起こし、ゲー
ト誘電体の一体性を劣化することになることが決定され
ており、この問題は装置の大きさが小さくなる程厳しく
なるからである。換言すれば、酸化物表面へ導入された
窒素は、非帯電又は中性窒素原子との化学反応によるも
のである。
【０００８】本発明の第一の態様によれば、ＣＭＯＳ装
置のゲート酸化物は、最初に従来の酸素、亜酸化窒素、
酸化窒素、又は同様な酸化性ガスの中での熱的酸化によ
り形成する。窒素含有酸化性ガスの場合には、ゲート酸
化物／珪素基体界面のみならず他の所でもゲート酸化物
を通って非常に僅かな量の窒素が導入されるが、その窒
素の量は、上で述べたような従来技術で遭遇する問題の
いずれに対してもそれがかなりの程度で起きるのには不
充分なものであると同時に、ゲート酸化物と基体との界
面の所に窒素を有するゲート誘電体の信頼性を増大する
利点を或る程度与える。ゲート酸化物がこのようにして
形成された後、基体から遠い方のゲート酸化物上方表面
を、好ましくはほぼ標準室温から約３００℃までの範囲
にある温度で中性Ｎ−ビームを用いて窒素化する。中性
Ｎ−ビームは、静電グリット中性化器及びプレート中性
化器と組合せた、熱的方法、ノズル、レーザー・アブレ
ーション、断熱膨張、プラズマ法等の周知技術により生
成させる。
【０００９】第二の態様により、珪素基体の表面を中性
Ｎ−ビームを用いて窒素化する。中性Ｎ−ビームは、最
初の態様に関連して上で述べたのと同じやり方で生成さ
せる。次に装置を酸素、亜酸化窒素、酸化窒素、又は同
様な酸化性ガスの中で熱酸化にかけ、その間に窒素が酸
化物／珪素界面から移動して酸化物本体中へ移動する。
【００１０】次にＣＭＯＳ装置の製造を標準的やり方で
完了する。
【００１１】本発明により、ゲート酸化物表面の、基体
とは反対側への窒素導入が制御される。更に、熱的経費
が低く、プラズマを基にした方法に一般に伴われる電荷
誘導損傷が殆どない。更に、アンモニアはその水素が有
害であることが示されているが、従来の方法の場合のよ
うに、窒素導入のために用いることはしない。
【００１２】更に、一般にプラズマ工程の後にアニーリ
ング工程が行われている。中性窒素原子物質を用いるこ
とにより、アニーリング工程は不必要になる。従って、
従来法の付加的アニーリング工程は省略される。
【００１３】
【発明の実施の形態】先ず図１に関し、１０〜３０Åの
厚さを有する二酸化珪素層３を標準的やり方で上に形成
した珪素基体１が示してある。次に窒素の中性原子を酸
化珪素の露出表面に衝突させ、窒化珪素又は二酸化珪素
と窒化珪素との組合せを含む厚さ５〜１０Å（二次イオ
ン顕微鏡のような分析方法により決定した）の層５を形
成する。次に層５の上に、ドープした、例えばＰ−ドー
プしたポリシリコンゲート電極７を形成する。ポリシリ
コンゲートは、標準的やり方でポリシリコンを付着さ
せ、次に硼素又は燐のようなドーパントを注入するか、
又はポリシリコンとドーパントを同時に蒸着するＣＶＤ
により形成する。別法として、ゲート電極は、例えば、
Ｗ／ＴｉＮ積層体のような金属ゲートからなっていても
よい。
【００１４】図２に関し、中性窒素原子を与える多くの
可能な装置の一つが示されている。電源１７によって負
に帯電するスクリーン又はバップル１５により夫々分離
された第一及び第二領域２１及び２３を有する室１１が
示されている。窒素の帯電した原子は、室領域２１中の
プラズマ発生機１３により与えられ、負に帯電したスク
リーン１５を通って室領域２３へ行く。帯電した原子は
スクリーンから反射されてそれらの電荷を失うか、又は
電荷交換衝突をして中性になる。これらの中性化された
原子は、製造された装置１９の露出した二酸化珪素表面
と反応し、その表面を酸化物から窒化物又はオキシ窒化
物へ転化する。窒化物又はオキシ窒化物層の深さは、表
面に衝突する中性窒素のエネルギーに依存する。窒化物
又はオキシ窒化物層中の窒素の濃度は、表面に衝突する
中性窒素フラックスに依存する。プラズマは、標準室温
〜約６００℃までの範囲の温度で操作することができ
る。
【００１５】本発明をその特定の好ましい態様に関して
記述してきたが、多くの変更及び修正が当業者には直ち
に明らかになるであろう。従って、従来技術を考慮して
そのような変更及び修正の全てを含むように、特許請求
の範囲は出来るだけ広く解釈されるべきものと考える。
【００１６】以上の説明に関して更に以下の項を開示す
る。 （１） 半導体ＭＯＳ装置の製造方法において、（ａ）
ゲート絶縁体層が上に密着した半導体基体を与え、
（ｂ） 前記層の、前記基体とは反対側の表面領域に、
前記基体へのドーパントの通過移動に対する障壁として
働くのに充分な窒化物を有する窒化物又はオキシ窒化物
のいずれかの領域を形成し、（ｃ） 次に前記領域上
に、ドープしたポリシリコンゲート又は金属ゲートのい
ずれかを形成する、工程からなる、上記方法。 （２） 基体に密接に隣接する絶縁体層中の窒化物の量
が、製造された装置のその意図する目的のための特性を
著しく変化するには不充分である、第１項記載の方法。 （３） 基体が珪素であり、酸化物及び窒化物が珪素の
酸化物及び窒化物であり、ドーパントが硼素を含む、第
１項記載の方法。 （４） 基体が珪素であり、酸化物及び窒化物が珪素の
酸化物及び窒化物であり、ドーパントが硼素を含む、第
２項記載の方法。 （５） 窒化物又はオキシ窒化物のいずれかの領域を形
成する工程が、ゲート絶縁体層表面の、基体とは反対側
の表面中へ中性窒素原子を注入する工程を含む、第１項
記載の方法。 （６） 窒化物又はオキシ窒化物のいずれかの領域を形
成する工程が、ゲート絶縁体層表面の、基体とは反対側
の表面中へ中性窒素原子を注入する工程を含む、第２項
記載の方法。 （７） 窒化物又はオキシ窒化物のいずれかの領域を形
成する工程が、ゲート絶縁体層表面の、基体とは反対側
の表面中へ中性窒素原子を注入する工程を含む、第３項
記載の方法。 （８） 窒化物又はオキシ窒化物のいずれかの領域を形
成する工程が、ゲート絶縁体層表面の、基体とは反対側
の表面中へ中性窒素原子を注入する工程を含む、第４項
記載の方法。 （９） 窒化物又はオキシ窒化物のいずれかの領域が、
約１〜約２の単分子層である、第１項記載の方法。 （１０） 窒化物又はオキシ窒化物のいずれかの領域
が、約１〜約２の単分子層である、第２項記載の方法。 （１１） 半導体ＭＯＳ装置の製造方法及びその装置で
あり、最初に、ゲート絶縁体層（３）が上に密着した半
導体基体（１）を与える。前記層の、前記基体とは反対
側の表面領域に前記基体へドーパントを通過移動させな
い障壁として働くのに充分な窒化物を有する窒化物又は
オキシ窒化物のいずれかの領域（５）を形成する。次に
前記領域の上にドープしたポリシリコンゲート又は金属
ゲート（７）を形成する。基体に密接した絶縁体層中の
窒化物の量は、作られた装置の特性を実質的に変化させ
るのには不充分である。基体は珪素であるのが好まし
く、酸化物及び窒化物は珪素の酸化物及び窒化物である
のが好ましく、ドーパントは硼素を含むのが好ましい。
窒化物又はオキシ窒化物のいずれかの領域を形成する工
程は、ゲート絶縁体層表面の、基体とは反対側の表面中
に中性窒素原子を注入する工程を含む。窒化物又はオキ
シ窒化物のいずれかの領域は、約１〜約２の単分子層か
らなる。
【図面の簡単な説明】
【図１】本発明によるＰＭＯＳ装置の模式的図である。
【図２】窒素の中性原子を与えるための装置の模式的図
である。
【符号の説明】
１ 珪素基体 ３ 二酸化珪素層 ５ 窒化珪素又は二酸化珪素・窒化珪素層 ７ ゲート電極 １１ 室 １３ プラズマ発生機 １５ スクリーン １９ 装置 ２１ 室領域 ２３ 室領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート クラフト アメリカ合衆国 テキサス州プラノ，ビー トン コート 8400

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体ＭＯＳ装置の製造方法において、 （ａ） ゲート絶縁体層が上に密着した半導体基体を与
    え、 （ｂ） 前記層の、前記基体とは反対側の表面領域に、
    前記基体へのドーパントの通過移動に対する障壁として
    働くのに充分な窒化物を有する窒化物又はオキシ窒化物
    のいずれかの領域を形成し、 （ｃ） 次に前記領域上に、ドープしたポリシリコンゲ
    ート又は金属ゲートのいずれかを形成する、 該工程からなる、上記方法。
JP10360477A 1997-12-18 1998-12-18 ゲート誘電体中に窒素を制御導入するための製造方法 Pending JPH11261067A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US6801497P 1997-12-18 1997-12-18
US068014 1997-12-18

Publications (1)

Publication Number Publication Date
JPH11261067A true JPH11261067A (ja) 1999-09-24

Family

ID=22079876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10360477A Pending JPH11261067A (ja) 1997-12-18 1998-12-18 ゲート誘電体中に窒素を制御導入するための製造方法

Country Status (4)

Country Link
US (1) US6399445B1 (ja)
EP (1) EP0926710B1 (ja)
JP (1) JPH11261067A (ja)
DE (1) DE69840320D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125016B2 (en) 2002-06-27 2012-02-28 Renesas Electronics Corporation Semiconductor device and its manufacturing method

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399445B1 (en) 1997-12-18 2002-06-04 Texas Instruments Incorporated Fabrication technique for controlled incorporation of nitrogen in gate dielectric
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6649543B1 (en) * 2000-06-22 2003-11-18 Micron Technology, Inc. Methods of forming silicon nitride, methods of forming transistor devices, and transistor devices
US6833329B1 (en) 2000-06-22 2004-12-21 Micron Technology, Inc. Methods of forming oxide regions over semiconductor substrates
US6686298B1 (en) 2000-06-22 2004-02-03 Micron Technology, Inc. Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates
US6660657B1 (en) * 2000-08-07 2003-12-09 Micron Technology, Inc. Methods of incorporating nitrogen into silicon-oxide-containing layers
JP3696119B2 (ja) * 2001-04-26 2005-09-14 株式会社日立製作所 半導体装置、及び半導体装置の製造方法
US6878585B2 (en) * 2001-08-29 2005-04-12 Micron Technology, Inc. Methods of forming capacitors
US6548422B1 (en) * 2001-09-27 2003-04-15 Agere Systems, Inc. Method and structure for oxide/silicon nitride interface substructure improvements
US6723599B2 (en) * 2001-12-03 2004-04-20 Micron Technology, Inc. Methods of forming capacitors and methods of forming capacitor dielectric layers
JP2004253777A (ja) * 2003-01-31 2004-09-09 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US6830996B2 (en) * 2003-03-24 2004-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Device performance improvement by heavily doped pre-gate and post polysilicon gate clean
CN1331211C (zh) * 2003-08-06 2007-08-08 中芯国际集成电路制造(上海)有限公司 利用检测闸门氧化硅层中氮化物含量的半导体元件制成方法
US7291568B2 (en) * 2003-08-26 2007-11-06 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
US6933157B2 (en) * 2003-11-13 2005-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer manufacturing methods employing cleaning delay period
JP2006245528A (ja) * 2005-02-01 2006-09-14 Tohoku Univ 誘電体膜及びその形成方法
KR20140049356A (ko) * 2012-10-17 2014-04-25 삼성전자주식회사 반도체 소자
US9905459B1 (en) * 2016-09-01 2018-02-27 International Business Machines Corporation Neutral atom beam nitridation for copper interconnect

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2410753A1 (fr) * 1977-12-02 1979-06-29 Gratzmuller Claude Commande hydraulique simultanee, notamment pour la commande des disjoncteurs electriques
KR900001267B1 (ko) * 1983-11-30 1990-03-05 후지쓰 가부시끼가이샤 Soi형 반도체 장치의 제조방법
JPS60241269A (ja) 1984-05-16 1985-11-30 Seiko Epson Corp 薄膜トランジスタの製造方法
US5254208A (en) * 1990-07-24 1993-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2888258B2 (ja) 1990-11-30 1999-05-10 東京エレクトロン株式会社 基板処理装置および基板処理方法
EP0571692B1 (en) 1992-05-27 1998-07-22 STMicroelectronics S.r.l. EPROM cell with a readily scalable down interpoly dielectric
US5464792A (en) * 1993-06-07 1995-11-07 Motorola, Inc. Process to incorporate nitrogen at an interface of a dielectric layer in a semiconductor device
US5508532A (en) * 1994-06-16 1996-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with braded silicon nitride
US5712177A (en) 1994-08-01 1998-01-27 Motorola, Inc. Method for forming a reverse dielectric stack
TW366367B (en) * 1995-01-26 1999-08-11 Ibm Sputter deposition of hydrogenated amorphous carbon film
US5674788A (en) * 1995-06-06 1997-10-07 Advanced Micro Devices, Inc. Method of forming high pressure silicon oxynitride gate dielectrics
TW278230B (en) 1995-09-15 1996-06-11 Nat Science Council Inhibition method of boron spiking effect in P polysilicon implanted by BF2
JP4001960B2 (ja) 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
US5629221A (en) * 1995-11-24 1997-05-13 National Science Council Of Republic Of China Process for suppressing boron penetration in BF2 + -implanted P+ -poly-Si gate using inductively-coupled nitrogen plasma
US5614026A (en) 1996-03-29 1997-03-25 Lam Research Corporation Showerhead for uniform distribution of process gas
US6040249A (en) 1996-08-12 2000-03-21 Texas Instruments Incorporated Method of improving diffusion barrier properties of gate oxides by applying ions or free radicals of nitrogen in low energy
EP0847079A3 (en) 1996-12-05 1999-11-03 Texas Instruments Incorporated Method of manufacturing an MIS electrode
US5960302A (en) 1996-12-31 1999-09-28 Lucent Technologies, Inc. Method of making a dielectric for an integrated circuit
US5891793A (en) 1997-04-04 1999-04-06 Advanced Micro Devices, Inc. Transistor fabrication process employing a common chamber for gate oxide and gate conductor formation
US6399445B1 (en) 1997-12-18 2002-06-04 Texas Instruments Incorporated Fabrication technique for controlled incorporation of nitrogen in gate dielectric
US6087229A (en) 1998-03-09 2000-07-11 Lsi Logic Corporation Composite semiconductor gate dielectrics
US6162687A (en) 1998-08-19 2000-12-19 Advanced Micro Devices, Inc. Method of manufacturing semiconductor device having oxide-nitride gate insulating layer
US6187633B1 (en) 1998-10-09 2001-02-13 Chartered Semiconductor Manufacturing, Ltd. Method of manufacturing a gate structure for a semiconductor memory device with improved breakdown voltage and leakage rate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125016B2 (en) 2002-06-27 2012-02-28 Renesas Electronics Corporation Semiconductor device and its manufacturing method
US8575677B2 (en) 2002-06-27 2013-11-05 Renesas Electronics Corporation Semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
EP0926710B1 (en) 2008-12-10
US6399445B1 (en) 2002-06-04
EP0926710A2 (en) 1999-06-30
DE69840320D1 (de) 2009-01-22
EP0926710A3 (en) 1999-11-03

Similar Documents

Publication Publication Date Title
JPH11261067A (ja) ゲート誘電体中に窒素を制御導入するための製造方法
US6566281B1 (en) Nitrogen-rich barrier layer and structures formed
US7750418B2 (en) Introduction of metal impurity to change workfunction of conductive electrodes
US7652341B2 (en) Semiconductor apparatus having a semicondutor element with a high dielectric constant film
EP0690487B1 (en) Methods for forming oxide films
US7833864B2 (en) Method of doping polysilicon layer that utilizes gate insulation layer to prevent diffusion of ion implanted impurities into underlying semiconductor substrate
US7419918B2 (en) Methods of forming a thin-film structure, methods of manufacturing non-volatile semiconductor devices using the same, and resulting non-volatile semiconductor devices
US20030141560A1 (en) Incorporating TCS-SiN barrier layer in dual gate CMOS devices
TWI315083B (en) Offset spacers for cmos transistors
TW508765B (en) Method of forming a system on chip
TWI400741B (zh) 利用預置金屬介電質線性應力之高性能互補金氧半導體電晶體
US20070152273A1 (en) High performance circuit with metal and polygate electrodes
KR101351694B1 (ko) 전하 유지 특성이 우수한 불휘발성 반도체 기억 소자 및 그제조 방법
KR100660909B1 (ko) 반도체 소자 및 그 제조 방법
TW200403854A (en) Semiconductor integrated circuit device and its manufacturing method
US20080128834A1 (en) Hot carrier degradation reduction using ion implantation of silicon nitride layer
Chen et al. Downscaling limit of equivalent oxide thickness in formation of ultrathin gate dielectric by thermal-enhanced remote plasma nitridation
JPWO2007043491A1 (ja) 半導体記憶装置およびその製造方法
US7358128B2 (en) Method for manufacturing a transistor
US20020102796A1 (en) Method for forming dual gate electrode for semiconductor device
US20070257318A1 (en) Method of Manufacturing Semiconductor Integrated Circuit Device, and Semiconductor Integrated Circuit Device Manufactured by the Method
TWI376018B (en) Method for forming semiconductor structure
US7081419B2 (en) Gate dielectric structure for reducing boron penetration and current leakage
US7102183B2 (en) MOS transistor
US20080142903A1 (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071116

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080218

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080317

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080321

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080805