KR0147486B1 - 콘택홀 형성방법 - Google Patents

콘택홀 형성방법

Info

Publication number
KR0147486B1
KR0147486B1 KR1019950006557A KR19950006557A KR0147486B1 KR 0147486 B1 KR0147486 B1 KR 0147486B1 KR 1019950006557 A KR1019950006557 A KR 1019950006557A KR 19950006557 A KR19950006557 A KR 19950006557A KR 0147486 B1 KR0147486 B1 KR 0147486B1
Authority
KR
South Korea
Prior art keywords
layer
forming
sog
insulating layer
contact hole
Prior art date
Application number
KR1019950006557A
Other languages
English (en)
Other versions
KR960035821A (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950006557A priority Critical patent/KR0147486B1/ko
Publication of KR960035821A publication Critical patent/KR960035821A/ko
Application granted granted Critical
Publication of KR0147486B1 publication Critical patent/KR0147486B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 소정 금속층(12) 패턴 형성 단계를 구비한 반도체 소자 제조시 콘택홀 형성방법에 있어서, 전체구조 표면에 제1절연층(13)을 형성한 후, 전체구조 상부에 SOG(Spin On Glass)층(14)을 형성하는 제1단계; 상기 SOG층(14)에 OH기의 방출을 억제하기 위한 소정 이온을 주입한 후, 1차 큐어링(Curing)을 수행하는 제2단계; 상기 SOG층(14)상에 제2절연층(15)을 형성한 후, 예정된 부위의 상기 제2절연층, SOG층, 제1절연층을 제거하는 제3단계를 포함하는 것을 특징으로 하며, SOG층으로 부터의 OH기 방출을 억제함으로써 동공이나 자연산화층이 금속층간에 형성되는 방지하고, 이에 따라 소자의 제조 수율 및 신뢰도를 향상시킬 수 있는 콘택홀 형성방법에 관한 것이다.

Description

콘택홀 형성방법
제1도는 종래기술에 따른 금속배선의 단면도.
제2a도 내지 제2d도는 본 발명에 따른 금속배선 형성 과정도.
제3도는 콘택홀의 크기에 대한 RC값(시상수)의 변화를 도시한 그래프.
* 도면의 주요부분에 대한 부호의 설명
11 : 절연층 12 : 금속층
13,15 : 산화층 14 : SOG(Spin On Glas)층
16 : 콘택홀
본 발명은 반도체 소자 제조시 콘택홀 형성방법에 관한 것으로, 특히 SOG(Spin On Glass)층을 층간절연층으로 사용하는 콘택홀 형성방법에 관한 것이다.
제1도는 종래기술에 따른 금속배선의 단면도로서, 이를 참조하여 종래기술을 살펴본다.
종래에는 먼저, 도면에 도시한 바와 같이 소정의 절연층(1), 예를들면 BPSG층 상에 금속층(2) 패턴을 형성하고, 전체구조 표면에 플라즈마 보조 산화층(3)을 약 1000~2000Å두께로 형성한다. 이에 전체구조 상부에 2000~4000Å 두께의 SOG층(4), 4000~7000Å 두께의 플라즈마 보조 산화층(5)을 차례로 형성한 다음, 예정된 부위에 콘택홀(6)을 형성한다. 계속해서 전체구조 상부에 금속층(7)에 형성한다.
그러나, 상기와 같은 종래의 방법으로는 콘택홀 성형시 노출되는 SOG층에서 방출되는 OH기(수산기) 때문에, 동공(Void) 발생 또는 자연산화층(8) 성장에 의해 금속층간의 접속 불량이 발생할 수 있는 문제점이 뒤따르게 된다.
따라서, 상기 문제점을 해결하기 위하여 안출된 본 발명은 SOG층의 OH기를 NF 2 분자로 치환함으로써, SOG층으로 부터의 OH기 방출을 억제하고, 이에 따라 동공이나 자연산화층이 금속층간에 형성되는 것을 방지하는 콘택홀 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 소정 금속층 패턴 형성 단계를 구비한 반도체 소자 제조시 콘택홀 형성방법에 있어서, 전체구조 표면에 제1절연층을 형성한 후, 전체구조 상부에 SOG(Spin On Glass)층을 형성하는데 제1단계; 상기 SOG층에 OH기의 방출을 억제하기 위한 소정 이온을 주입한 후, 상기 SOG층의 1차 큐어링(Curing)을 수행하는 제2단계; 상기 SOG층 상에 제2절연층을 형성한 후, 예정된 부위의 상기 제2절연층, SOG층, 제1절연층을 제거하는 제3단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면 제2a도 내지 제3도를 참조하여 본 발명의 일실시예를 상세히 설명하면 다음과 같다.
제2a도 내지 제2d도는 본 발명의 일실시예에 따른 금속배선 형성 과정도이다.
본 발명은 먼저, 제2a도에 도시된 바와 같이 소정의 절연층(11), 예를 들어 BPSG층 상에 금속층(12) 패턴 및 소정의 산화층(13)을 형성하고, 3000~7000Å의 실록산(Siloxane)계열의 SOG층(14)에 NF2분자를 1차 이온주입하고, 이어 30~80KeV, 1×1014~1×1018원자/cm2의 조건으로 SOG층(14)에 NF2분자를 2차 이온주입을 실시한다.
이어서, 제2b도에 도시된 바와 같이 확산로(furnace)에서 N2가스 분위기 및 약 400~450℃의 온도를 유지한 상태로 30~60분 정도 SOG층(14)을 1차 큐어링(curing)한 다음에, 그 상부에 약 4000~7000Å의 플라즈마보조 산화층(15) 또는 과잉실리콘(Si-Rich) CVD(Chemical Vapor Deposition)산화층을 증착한다.
계속해서, 제2c도에 도시한 바와 같이 예정된 부위에 콘택홀(16)을 형성하고, 이때, 노출되는 SOG층(14)을 2차 큐어링한다. 여기서, 상기 2차 큐어링은 1차 큐어링과 동일한 조건으로 수행한다.
다음으로, 제2d도와 같이 전체구조 상부에 금속층(17)을 형성한다. 이때, 상기 1차 및 2차 큐어링으로 인해 SOG층(14)으로 부터의 OH기 방출이 억제되며, 이것이 금속층간에 동공이나 자연산화층이 형성되는 것을 최대한 억제하게 된다. 이때, 상기 금속층(17)을 장벽금속(예 : Ti, TiN등)을 포함한 상태이다.
참고적으로 제3도는 종래기술 및 본 발명의 일실시예에 따라 콘택홀을 형성했을 때, 콘택홀의 크기에 대한 RC값(시상수)의 변화를 도시한 그래프로서, 도면에 도시한 바와 같이 콘택홀 크기별로 종래의 방법(그래프에서 점선으로 도시함)과 본 발명에 의한 방법(그래프에서 실선으로 도시함)을 비교하여 RC값(시상수)을 측정한 결과, 본 발명에 의한 방법일때 더 낮은 RC값을 나타내었다. 특히 콘택홀의 크기가 작을수록 RC값의 차이가 분명하게 됨을 알수 있었다.
또한, 상기 NF2분자 대신에 ArF 또는 KrF분자를 이온주입하여도 동일한 효과를 얻을 수 있다.
상기와 같이 이루어지는 본 발명은 SOG층으로 부터의 OH기 방출을 억제함으로써 동공이나 자연산화층이 금속층간에 형성되는 방지하고, 이에 따라 소자의 제조 수율 및 신뢰도를 향상시킬 수 있는 특유의 효과가 있다.

Claims (10)

  1. 소정 금속층 패턴 형성 단계를 구비한 반도체 소자 제조시 콘택홀 형성 방법에 있어서, 전체구조 표면에 제1절연층을 형성한 후, 전체구조 상부에 SOG(Spin On Glass)층을 형성하는 제1단계; 상기 SOG층에 OH기의 방출을 억제하기 위한 소정 이온을 주입한 후, 1차 큐어링(Curing)을 수행하는 제2단계; 상기 SOG층 상에 제2절연층을 형성한 후, 예정된 부위의 상기 제2절연층, SOG층, 제1절연층을 제거하는 제3단계를 포함하는 것을 특징으로 하는 콘택홀 형성방법.
  2. 제1항에 있어서, 상기 제3단계 수행후 상기 노츨된 SOG층의 2차 큐어링을 수행하는 것을 특징으로 하는 콘택홀 형성방법.
  3. 제1항에 있어서, 상기 SOG층은, 실록산(Siloxane)계열인 것을 특징으로 하는 콘택홀 형성방법.
  4. 제3항에 있어서, 상기 SOG층은, 3000~7000Å의 두께로 형성하는 것을 특징으로 하는 콘택홀 형성방법.
  5. 제1항에 있어서, 상기 SOG층에 OH기의 방출을 억제하기 위한 소정이온은, NF2, ArF, KrF중 어느 하나인 것을 특징으로 하는 콘택홀 형성방법.
  6. 제1항 또는 제5항에 있어서, 상기 이온을 10~30KeV, 1×1014~1×1018원자/cm2의 조건하에서 상기 SOG층에 1차 이온주입하고, 30~80KeV, 1×1014~1×1018원자/cm2의 조건하에서 상기 SOG층에 2차 이온주입을 수행하는 것을 특징으로 하는 콘택홀 형성방법.
  7. 제1항에 있어서, 1차 큐어링은, 확산로(furnace)에서 약 400~450℃의 온도를 유지한 상태로 30분~60분간 수행하는 것을 특징으로 하는 콘택홀 형성방법.
  8. 제7항에 있어서, 상기 1차 큐어링은, N2가스 분위기하에서 수행하는 것을 특징으로 하는 콘택홀 형성방법.
  9. 제2항에 있어서, 상기 2차 큐어링은, 상기 1차 큐어링과 동일한 조건 하에서 수행하는 것을 특징으로 하는 콘택홀 형성방법.
  10. 제1항에 있어서, 상기 절연층은, 플라즈마 보조 산화층 또는 과잉실리콘 CVD 산화층 중 어느 하나인 것을 특징으로 하는 콘택홀 형성방법.
KR1019950006557A 1995-03-27 1995-03-27 콘택홀 형성방법 KR0147486B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950006557A KR0147486B1 (ko) 1995-03-27 1995-03-27 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950006557A KR0147486B1 (ko) 1995-03-27 1995-03-27 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR960035821A KR960035821A (ko) 1996-10-28
KR0147486B1 true KR0147486B1 (ko) 1998-11-02

Family

ID=19410625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006557A KR0147486B1 (ko) 1995-03-27 1995-03-27 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR0147486B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480232B1 (ko) * 2000-12-14 2005-04-06 주식회사 하이닉스반도체 반도체 소자의 비트라인 콘택홀 형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403617B1 (ko) * 2001-02-13 2003-10-30 삼성전자주식회사 Ｓｏｇ막 패터닝 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480232B1 (ko) * 2000-12-14 2005-04-06 주식회사 하이닉스반도체 반도체 소자의 비트라인 콘택홀 형성방법

Also Published As

Publication number Publication date
KR960035821A (ko) 1996-10-28

Similar Documents

Publication Publication Date Title
KR101426483B1 (ko) 반도체 장치의 제조 방법
US6091121A (en) Semiconductor device and method for manufacturing the same
US6214749B1 (en) Process for producing semiconductor devices
JPH0528899B2 (ko)
JPH039614B2 (ko)
KR0147486B1 (ko) 콘택홀 형성방법
US6492282B1 (en) Integrated circuits and manufacturing methods
US8293659B2 (en) Method for fabricating dielectric layer with improved insulating properties
JPH0917867A (ja) 半導体装置におけるコンタクト部の形成方法
KR101017160B1 (ko) 불소 확산 방지막 형성 방법
KR20000010134A (ko) 반도체 장치의 제조 방법
KR100204009B1 (ko) 반도체소자 제조방법
KR100231848B1 (ko) 스핀-온-글래스막의 특성 개선방법
US20020048917A1 (en) Semiconductor device and method of fabricating same
KR100521435B1 (ko) 반도체 소자의 금속전 유전체막 형성 방법
KR100241538B1 (ko) 반도체 소자의 비아홀 형성방법
KR0172264B1 (ko) 반도체 소자의 다층 금속배선 형성방법
KR19980038884A (ko) 반도체소자의 제조방법
KR100215699B1 (ko) 반도체 소자의 소자 분리막 형성 방법
US8278180B2 (en) Methods of forming a semiconductor device having a contact structure
KR100304688B1 (ko) 반도체장치의제조방법
KR100434960B1 (ko) 반도체소자의제조방법
JPH05102145A (ja) ポリシリコン配線の形成方法
JPS6249644A (ja) 半導体装置の製造方法
KR19980044200A (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee