KR970054449A - 반도체소자 제조방법 - Google Patents

반도체소자 제조방법 Download PDF

Info

Publication number
KR970054449A
KR970054449A KR1019950046836A KR19950046836A KR970054449A KR 970054449 A KR970054449 A KR 970054449A KR 1019950046836 A KR1019950046836 A KR 1019950046836A KR 19950046836 A KR19950046836 A KR 19950046836A KR 970054449 A KR970054449 A KR 970054449A
Authority
KR
South Korea
Prior art keywords
conductive
forming
insulating film
conductive substrate
field
Prior art date
Application number
KR1019950046836A
Other languages
English (en)
Other versions
KR0166847B1 (ko
Inventor
박순덕
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019950046836A priority Critical patent/KR0166847B1/ko
Publication of KR970054449A publication Critical patent/KR970054449A/ko
Application granted granted Critical
Publication of KR0166847B1 publication Critical patent/KR0166847B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 공정을 단순화하고 고전압 트랜지스터에 적합하도록 한 반도체 소자의 제조방법이다.
이를 위한 본 발명의 반도체 소자의 제조방법은 제1도전형 기판을 준비하는 단계, 상기 제1도전형 기판에 제2도전형 제1불순물 영역을 갖는 필드 절연막을 형성하는 단계, 상기 필드 절연막을 포함한 제1도전형 기판전면에 제1도전형 제1불순물 이온을 주입하는 단계, 상기 필드 절연막이 형성된 제1도전형 기판위에 제1절연막을 형성하는 단계, 상기 필드 산화막을 포함한 제1도전형 기판전면에 제1도전형 제2불순물 이온을 주입하는 단계, 상기 필드 절연막이 형성된 제1도전형 기판위에 상기 필드 절연막 일부에 중첩되도록 게이트 전극을 형성하는 단계, 상기 게이트 전극에 중첩된 필드 절연막 양측에 제2도전형 제2불순물 영역을 형성하는 단계, 상기 게이트 전극을 포함한 제1도전형 기판전면에 제2절연막을 형성하는 단계, 상기 제2절연막을 선택적으로 제거하여 상기 제1도전형 기판에 전기적으로 연결되도록 콘택홀을 형성하는 단계, 상기 콘택홀내에 금속배선을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
따라서, 공정이 간단하고 반도체 소자의 미세화에 유리하다.

Description

반도체 소자의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 반도체 소자의 제조 공정단면도.

Claims (6)

  1. 제1도전형 기판을 준비하는 단계, 상기 제1도전형 기판에 제2도전형 제1불순물 영역을 갖는 필드 절연막을 형성하는 단계, 상기 필드 절연막을 포함한 제1도전형 기판전면에 제1도전형 제1불순물 이온을 주입하는 단계, 상기 필드 절연막이 형성된 제1도전형 기판위에 제1절연막을 형성하는 단계, 상기 필드 산화막을 포함한 제1도전형 기판전면에 제1도전형 제2불순물 이온을 주입하는 단계, 상기 필드 절연막이 형성된 제1도전형 기판위에 상기 필드 절연막 일부에 중첩되도록 게이트 전극을 형성하는 단계, 상기 게이트 전극에 중첩된 필드 절연막 양측에 제2도전형 제2불순물 영역을 형성하는 단계, 상기 게이트 전극을 포함한 제1도전형 기판전면에 제2절연막을 형성하는 단계, 상기 제2절연막을 선택적으로 제거하여 상기 제1도전형 기판에 전기적으로 연결되도록 콘택홀을 형성하는 단계, 상기 콘택홀내에 금속배선을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자 제조방법.
  2. 제1항에 있어서, 제2도전형 제1불순물 영역을 갖는 필드 산화막을 제1도전형 기판위에 산화막, 질화막, 감광막을 차례로 형성하는 단계, 노광 및 현상공정을 필드영역을 정의하여 필드영역의 질화막을 선택적으로 제거하는 단계, 상기 필드영역에 제2도전형 제1불순물 이온을 주입하여 제2도전형 제1불순물 영역을 형성하는 단계, 상기 제1도전형 기판을 열산화 하여 필드영역에 필드 절연막을 형성하는 단계, 상기 제1도전형 기판위에 질화막을 제거하는 단계를 더 포함하여 이루어짐을 특징으로 하는 반도체 소자 제조방법.
  3. 제2항에 있어서, 제2도전형 제1불순물 이온은 에너지가 약 100KeV이고, 도즈량은 약 8.5×E12/㎠인 것을 특징으로 하는 반도체 소자 제조방법.
  4. 제1항에 있어서, 필드 절연막은 웨트 산화로 두께를 약 14000Å으로 하는 것을 특징으로 하는 반도체 소자 제조방법.
  5. 제1항에 있어서, 제1절연막은 웨트 산화로 두께를 약 1500Å으로 하는 것을 특징으로 하는 반도체 소자 제조방법.
  6. 제1항에 있어서, 제2도전형 제2불순물 이온은 에너지가 약 80KeV이고, 도즈량은 약 4.0×1015㎠인 것을 특징으로 하는 반도체 소자 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950046836A 1995-12-05 1995-12-05 반도체소자 제조방법 KR0166847B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950046836A KR0166847B1 (ko) 1995-12-05 1995-12-05 반도체소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950046836A KR0166847B1 (ko) 1995-12-05 1995-12-05 반도체소자 제조방법

Publications (2)

Publication Number Publication Date
KR970054449A true KR970054449A (ko) 1997-07-31
KR0166847B1 KR0166847B1 (ko) 1999-01-15

Family

ID=19437876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046836A KR0166847B1 (ko) 1995-12-05 1995-12-05 반도체소자 제조방법

Country Status (1)

Country Link
KR (1) KR0166847B1 (ko)

Also Published As

Publication number Publication date
KR0166847B1 (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
JPH1098189A (ja) 電界効果トランジスタ及びその製造方法
JPH08213481A (ja) Ｃｍｏｓデバイスのゲート電極の形成方法
KR980006542A (ko) 반도체소자 제조방법
KR100272528B1 (ko) 반도체소자 및 이의 제조방법
KR970072204A (ko) 적어도 하나의 mos 트랜지스터를 가지는 회로 장치 및 그것의 제조방법
US5714410A (en) Method for fabricating CMOS analog semiconductor
KR910007103A (ko) 반도체 장치의 자기 정렬 콘택 제조방법
KR970054449A (ko) 반도체소자 제조방법
US6013554A (en) Method for fabricating an LDD MOS transistor
KR950034527A (ko) 반도체 소자 콘택 형성방법
KR100280537B1 (ko) 반도체장치 제조방법
KR0166804B1 (ko) 반도체 소자 제조방법
JPH0394464A (ja) 半導体装置
JPS60160666A (ja) 半導体装置の製造方法
KR20030022668A (ko) 반도체 장치 및 그 제조 방법
KR100215836B1 (ko) 반도체 소자의 제조방법
KR940010919B1 (ko) Ldd형 mos 트랜지스터 제조방법
KR960006079A (ko) 박막트랜지스터 제조 방법
JPH07106556A (ja) 半導体装置の製造方法
JPH08139205A (ja) 半導体装置及びその製造方法
KR970018628A (ko) 비휘발성 메모리 소자 및 그 제조방법
KR960039443A (ko) 비휘발성 반도체 메모리장치 및 그 제조방법
KR940016836A (ko) 자기 정렬된 커패시터 콘택트 제조방법
KR970024283A (ko) 모스 트랜지스터 및 그 제조방법
JPH04313239A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 17

EXPY Expiration of term