KR910013495A - 반도체 장치의 제조방법 - Google Patents
반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR910013495A KR910013495A KR1019890020735A KR890020735A KR910013495A KR 910013495 A KR910013495 A KR 910013495A KR 1019890020735 A KR1019890020735 A KR 1019890020735A KR 890020735 A KR890020735 A KR 890020735A KR 910013495 A KR910013495 A KR 910013495A
- Authority
- KR
- South Korea
- Prior art keywords
- manufacturing
- semiconductor device
- forming
- barrier layer
- heat treatment
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2(A)∼(C)도는 본 발명에 다른 반도체 장치의 제조방법을 나타내는 수직단면도.
Claims (8)
- 반도체장치의 제조방법에 있어서, 제1도전형의 반도체기판 표면의 일부분에 상기 제1도전형과 반대 도전형인 제2도전형의 도핑영역을 형성하는 공정과, 상기 반도체기판 표면에 절연막을 형성하고 상기 도핑영역상에 개구를 형성하는 공정과, 상기 노출된 반도체기판과 절연막의 상부에 적어도 2층 이상의 장벽층을 형성하고 이온 주입한 후 열처리하는 공정과, 상기 장벽층의 표면에 금속배선막을 형성하는 공정으로 이루어짐을 특징으로 하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 도핑영역을 이온 주입방법 또는 확산 영역으로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 제1장벽층을 Ti로 형성하고, 제2장벽층을 TiN으로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제3항에 있어서, 상기 제1및 제2장벽층을 스퍼터링 또는 전공증착방법에 의해 형성함을 특징으로 하는 반도체 장치의 제조방법.
- 제4항에 있어서, 상기 열처리 공정을 Ar분위기에서 600℃로 하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제5항에 있어서, 상기 열처리 공정시 도핑영역과 제1장벽층 사이에 실리사이드층이 형성되어짐을 특징으로 하는 반도체 장치의 제조 방법.
- 제6항에 있어서, 상기 열처리 공정시 제2장벽층이 비정질구조로 변하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 금속배선막을 Al로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890020735A KR960006430B1 (ko) | 1989-12-31 | 1989-12-31 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890020735A KR960006430B1 (ko) | 1989-12-31 | 1989-12-31 | 반도체장치의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910013495A true KR910013495A (ko) | 1991-08-08 |
KR960006430B1 KR960006430B1 (ko) | 1996-05-15 |
Family
ID=19294787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890020735A KR960006430B1 (ko) | 1989-12-31 | 1989-12-31 | 반도체장치의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960006430B1 (ko) |
-
1989
- 1989-12-31 KR KR1019890020735A patent/KR960006430B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960006430B1 (ko) | 1996-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960039281A (ko) | 반도체 장치의 배선 구조 및 그 제조 방법 | |
KR920008849A (ko) | 반도체 장치 제조방법 | |
EP0390509A3 (en) | Semi-conductor device and method of manufacturing the same | |
KR960005801A (ko) | 반도체 장치 제조방법 | |
KR950021526A (ko) | 반도체 장치 및 그의 제조방법 | |
KR960026882A (ko) | 집적 회로 및 그 제조방법 | |
KR910013495A (ko) | 반도체 장치의 제조방법 | |
KR910013496A (ko) | 반도체 장치의 제조방법 | |
KR940010194A (ko) | 반도체장치의 배선층 형성방법 | |
KR970030333A (ko) | 반도체소자의 도전 배선 콘택 제조방법 | |
KR100431309B1 (ko) | 반도체디바이스의금속배선형성방법 | |
KR970018658A (ko) | 확산방지층을 함유하는 게이트 구조 및 그 제조방법 | |
KR970003498A (ko) | 반도체 소자의 콘택 형성방법 | |
KR900005617A (ko) | 고성능 바이폴라 트랜지스터 및 그 제조방법 | |
KR970063500A (ko) | 반도체소자의 금속배선 형성방법 | |
KR910013508A (ko) | 텅스텐 실리사이드를 이용한 접속영역 형성방법 | |
KR930005179A (ko) | 반도체장치의 제조방법 | |
KR910005441A (ko) | 실리사이드를 사용한 매설 접촉 형성방법 | |
KR930006830A (ko) | 금속배선막 형성방법 | |
KR970053541A (ko) | 다층 금속 배선 구조의 반도체 소자의 제조방법 | |
KR980005546A (ko) | 반도체 소자의 금속 배선 형성방법 | |
KR920016611A (ko) | 금속실리사이드 보호층 제조방법 | |
KR900010931A (ko) | 콘택부위의 불순물 확산방지방법 | |
KR980005456A (ko) | 반도체 소자의 베리어 금속층 형성 방법 | |
KR940018922A (ko) | 반도체 소자의 금속배선 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
J2X2 | Appeal (before the supreme court) |
Free format text: APPEAL BEFORE THE SUPREME COURT FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
J222 | Remand (patent court) |
Free format text: REMAND (PATENT COURT) FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20010409 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |