KR940018922A - 반도체 소자의 금속배선 방법 - Google Patents

반도체 소자의 금속배선 방법 Download PDF

Info

Publication number
KR940018922A
KR940018922A KR1019930000394A KR930000394A KR940018922A KR 940018922 A KR940018922 A KR 940018922A KR 1019930000394 A KR1019930000394 A KR 1019930000394A KR 930000394 A KR930000394 A KR 930000394A KR 940018922 A KR940018922 A KR 940018922A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
semiconductor device
metal wiring
wiring method
amorphizing
Prior art date
Application number
KR1019930000394A
Other languages
English (en)
Other versions
KR100272609B1 (ko
Inventor
이창재
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019930000394A priority Critical patent/KR100272609B1/ko
Publication of KR940018922A publication Critical patent/KR940018922A/ko
Application granted granted Critical
Publication of KR100272609B1 publication Critical patent/KR100272609B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers

Abstract

본 발명은 반도체 소자의 금속배선 방법에 관한 것으로, Si기판을 비정질화하여 접촉저항을 낮출 수 있는 반도체 소자의 금속배선 방법을 제공함에 그 목적이 있다.
본 발명은 상기 목적을 달성하기 위하여 반도체기판(1)상에 형성된 절연막(1)을 식각하여 접촉홀을 형성하는 제1공정, 상기 반도체기판(1)을 이온주입으로 비정질화시키고 불순물 이온을 주입하는 제2공정, 저온에서 열처리하여 상기 반도체기판(1)을 재결정화 한 후 금속(3)을 증착하는 제3공정으로 이루어짐을 특징으로 한다.

Description

반도체 소자의 금속배선 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 금속배선 방법을 나타내는 공정 순서도.

Claims (1)

  1. 반도체기판(1)상에 형성된 절연막(2)을 식각하여 접촉홀을 형성하는 제1공정, 상기 반도체기판(1)을 이온 주입으로 비정질화시키고 불순물 이온을 주입하는 제2공정, 550℃내지 750℃에서 열처리하여 상기 반도체기판(1)을 재결정화 한 후 금속(3)을 증착하는 제3공정으로 이루어짐을 특징으로 하는 반도체 소자의 금속배선방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930000394A 1993-01-13 1993-01-13 반도체 소자의 금속배선 방법 KR100272609B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930000394A KR100272609B1 (ko) 1993-01-13 1993-01-13 반도체 소자의 금속배선 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930000394A KR100272609B1 (ko) 1993-01-13 1993-01-13 반도체 소자의 금속배선 방법

Publications (2)

Publication Number Publication Date
KR940018922A true KR940018922A (ko) 1994-08-19
KR100272609B1 KR100272609B1 (ko) 2000-12-01

Family

ID=19349618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930000394A KR100272609B1 (ko) 1993-01-13 1993-01-13 반도체 소자의 금속배선 방법

Country Status (1)

Country Link
KR (1) KR100272609B1 (ko)

Also Published As

Publication number Publication date
KR100272609B1 (ko) 2000-12-01

Similar Documents

Publication Publication Date Title
KR890003028A (ko) 고저항 다결정 실리콘의 제조방법
KR960005801A (ko) 반도체 장치 제조방법
KR940004726A (ko) 반도체 장치의 제조방법
KR940018922A (ko) 반도체 소자의 금속배선 방법
KR940010194A (ko) 반도체장치의 배선층 형성방법
KR960026179A (ko) 반도체 소자의 콘택구조 및 콘택형성방법
KR950021069A (ko) 반도체 장치의 제조방법
KR930011111A (ko) 티타늄 실리사이드를 이용한 콘택제조방법
KR920016611A (ko) 금속실리사이드 보호층 제조방법
KR960026263A (ko) 반도체 소자의 금속층 형성방법
KR950021113A (ko) 반도체 소자의 게이트 전극 형성 방법
KR910010629A (ko) 금속 배선막 형성방법
KR950004548A (ko) 반도체소자 제조방법
KR910005441A (ko) 실리사이드를 사용한 매설 접촉 형성방법
KR980005502A (ko) 반도체장치의 콘택영역 형성방법
KR900003975A (ko) 반도체장치의 제조방법
KR930003252A (ko) 반도체 장치의 접촉플러그 제조방법
KR900003978A (ko) 반도체장치의 제조방법
KR960036015A (ko) Ldd 구조의 모오스 트랜지스터 제조방법
KR900010931A (ko) 콘택부위의 불순물 확산방지방법
KR920013627A (ko) 반도체 소자의 티타늄 실리사이드 형성 방법
KR930003345A (ko) 반도체 장치 제조 방법
KR960026929A (ko) 트랜지스터 제조방법
KR910013495A (ko) 반도체 장치의 제조방법
KR910013508A (ko) 텅스텐 실리사이드를 이용한 접속영역 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee