KR970072095A - 반도체 소자의 본딩 패드 형성방법 - Google Patents
반도체 소자의 본딩 패드 형성방법 Download PDFInfo
- Publication number
- KR970072095A KR970072095A KR1019960012725A KR19960012725A KR970072095A KR 970072095 A KR970072095 A KR 970072095A KR 1019960012725 A KR1019960012725 A KR 1019960012725A KR 19960012725 A KR19960012725 A KR 19960012725A KR 970072095 A KR970072095 A KR 970072095A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- predetermined
- thickness
- metal wiring
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 반도체 소자의 제조공정에서 와이어 본딩을 위한 본딩 패드 형성방법을 개시한다. 이 방법은 소정의 단위 셀 및 배선 등이 형성된 반도체 기판 상부에 소정의 층간 절연막이 형성된 반도체 소자에 있어서, 절연막 위에 소정 두께를 갖는 알루미늄-구리 합금막의 본딩 패드용 금속배선을 형성하는 단계; 금속배선의 상부에 패턴형성을 위한 노광공정시 금속배선으로부터의 반사를 방지하기 위한 비반사용 금속막을 형성하는 단계; 소정 두께의 제1보호막을 전면에 형성하는 단계; 금속배선 상부 소정부분의 보호막과 반사 방지막을 순차적으로 제거하는 단계; 실리콘 원자를 소정의 농도와 주입에너지로 이온주입하는 단계; 소정 분위기에서 열처리하는 단계; 노출된 금속배선 표면을 제외한 전면에 제2보호막을 형성하는 단계를 포함하는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예에 따른 것으로서, 본딩 패드를 형성하기 위한 과정을 보여주는 공정 흐름도.
Claims (12)
- 소정의 단위 셀 및 배선등이 형성된 반도체 기판 상부에 소정의 층간 절연막이 형성된 반도체 소자에 있어서, 절연막 위에 소정 두께를 갖는 알루미늄-구리 합금막의 본딩 패드용 금속배선을 형성하는 단계; 금속배선의 상부에 패턴형성을 위한 노광공정시 상기 금속배선으로부터의 반사를 방지하기 위한 비반사용 금속막을 형성하는 단계; 소정 두께의 제1보호막을 전면에 형성하는 단계; 금속배선 상부 소정부분의 보호막과 반사 방지막을 순차적으로 제거하는 단계; 실리콘 원자를 소정의 농도와 주입에너지로 이온주입하는 단계; 소정 분위기에서 열처리하는 단계; 노출된 금속배선 표면을 제외한 전면에 제2보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제1항에 있어서, 상기 알루미늄-구리 합금막의 두께는 5,000~10,000Å범위인 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제1항에 있어서, 상기 반사방지용 금속막은 TiN인 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제3항에 있어서, 상기 TiN막의 두께는 200~400Å 범위인 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제1항에 있어서, 상기 제1보호막은 플라즈마 보조 산화막인 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제5항에 있어서, 상기 플라즈마 보조 산화막의 두께는 2,000~4,000Å 범위인 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제1항에 있어서, 상기 제2보호막은 플라즈마 보조 질화막인 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제7항에 있어서, 상기 플라즈마 보조 질화막의 두께는 3,000~8,000Å 범위인 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제1항에 있어서, 상기 실리콘의 주입조건은 100~250KeV의 주입에너지, 1E14~1E19원자/㎤의 주입량인 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제9항에 있어서, 상기 열처리 조건은 400~450℃의 온도범위, 30~60분의 열처리 시간, 질소분위기인 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제1항에 있어서, 상기 방법은 노출된 금속배선 표면을 제외한 제2보호막 전면에 폴리이미드막을 소정 두께로 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제11항에 있어서, 상기 폴리이미드막의 두께는 10~20㎛ 범위인 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960012725A KR100212170B1 (ko) | 1996-04-24 | 1996-04-24 | 반도체 소자의 본딩 패드 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960012725A KR100212170B1 (ko) | 1996-04-24 | 1996-04-24 | 반도체 소자의 본딩 패드 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970072095A true KR970072095A (ko) | 1997-11-07 |
KR100212170B1 KR100212170B1 (ko) | 1999-08-02 |
Family
ID=19456601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960012725A KR100212170B1 (ko) | 1996-04-24 | 1996-04-24 | 반도체 소자의 본딩 패드 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100212170B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030052809A (ko) * | 2001-12-21 | 2003-06-27 | 동부전자 주식회사 | 반도체소자의 제조방법 |
KR100790739B1 (ko) * | 2002-10-02 | 2007-12-31 | 동부일렉트로닉스 주식회사 | 반도체 소자의 패드 형성 방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100972061B1 (ko) * | 2002-12-30 | 2010-07-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 패드 알루미늄 처리 방법 |
-
1996
- 1996-04-24 KR KR1019960012725A patent/KR100212170B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030052809A (ko) * | 2001-12-21 | 2003-06-27 | 동부전자 주식회사 | 반도체소자의 제조방법 |
KR100790739B1 (ko) * | 2002-10-02 | 2007-12-31 | 동부일렉트로닉스 주식회사 | 반도체 소자의 패드 형성 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100212170B1 (ko) | 1999-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3585461A (en) | High reliability semiconductive devices and integrated circuits | |
TW330321B (en) | Semiconductor chips suitable for improved die testing | |
US8163094B1 (en) | Method to improve indium bump bonding via indium oxide removal using a multi-step plasma process | |
MY115056A (en) | Semiconductor integrated circuit device for connecting semiconductor region and electrical wiring metal via titanium silicide layer and method of fabrication thereof | |
JP2007173415A (ja) | 半導体装置及びその製造方法 | |
US6297160B1 (en) | Application of pure aluminum to prevent pad corrosion | |
US6475895B1 (en) | Semiconductor device having a passivation layer and method for its fabrication | |
JPH0370137A (ja) | 半導体集積回路内の素子連結用金属配線層およびその製造方法 | |
KR970072095A (ko) | 반도체 소자의 본딩 패드 형성방법 | |
EP0541405A1 (en) | Bond pad for semiconductor device | |
JPH10335657A (ja) | 半導体装置の製造方法 | |
US4680854A (en) | Forming low resistivity hillock free conductors in VLSI devices | |
KR970053163A (ko) | 반도체 소자의 본딩 패드 형성방법 | |
KR20090075883A (ko) | 알루미늄 단자 금속층이 없는 금속화층 스택 | |
KR100224588B1 (ko) | 반도체 소자의 본딩 패드 형성방법 | |
JP2003133412A (ja) | 銅に対する誘電体層の接着改良方法 | |
KR100505039B1 (ko) | 반도체 장치의 비아 콘택홀 필링 방법 | |
KR100265839B1 (ko) | 반도체 소자의 금속배선 형 성방법 | |
JPH0492425A (ja) | 半導体装置の製造方法 | |
KR100462367B1 (ko) | 반도체소자의금속배선열처리방법 | |
KR0139570B1 (ko) | 금속배선층 및 배선간 절연층 형성방법 | |
JPS60103655A (ja) | 半導体装置およびその製造方法 | |
KR0168163B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR0147488B1 (ko) | 접촉창 형성방법 | |
KR0178998B1 (ko) | 반도체 소자의 금속 배선막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130422 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20140421 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |