JP2003133412A - 銅に対する誘電体層の接着改良方法 - Google Patents
銅に対する誘電体層の接着改良方法Info
- Publication number
- JP2003133412A JP2003133412A JP2002224414A JP2002224414A JP2003133412A JP 2003133412 A JP2003133412 A JP 2003133412A JP 2002224414 A JP2002224414 A JP 2002224414A JP 2002224414 A JP2002224414 A JP 2002224414A JP 2003133412 A JP2003133412 A JP 2003133412A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- dielectric
- forming
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 58
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 51
- 239000010949 copper Substances 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000010410 layer Substances 0.000 claims description 97
- 239000012790 adhesive layer Substances 0.000 claims description 26
- 230000005855 radiation Effects 0.000 claims description 5
- 239000002184 metal Substances 0.000 abstract description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 17
- 229910010271 silicon carbide Inorganic materials 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 16
- 239000000463 material Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000032798 delamination Effects 0.000 description 3
- 210000004907 gland Anatomy 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 101150016011 RR11 gene Proteins 0.000 description 1
- 101150048251 RR23 gene Proteins 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000003471 anti-radiation Effects 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000010952 in-situ formation Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- CZDYPVPMEAXLPK-UHFFFAOYSA-N tetramethylsilane Chemical compound C[Si](C)(C)C CZDYPVPMEAXLPK-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 1
- 229940094989 trimethylsilane Drugs 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 本発明の課題は、銅層と誘電体層との間の接
着を増大させるための改良方法を提供することにある。
本発明のもう一つの課題は、集積回路上に銅相互接続構
造体を形成する方法を提供することにある。 【解決手段】 本発明により、誘電体層の銅に対する接
着を改良する方法が提供される。本発明の方法におい
て、銅層１２０は集積回路の金属相互接続構造体の一部
として形成することができる。接着層１３０を銅層１２
０上に形成し、次いでこの接着層１３０上に第二層１４
０を形成する。いずれかの数の誘電性層または非誘電性
層を次いで、第二層１４０上に形成する。
着を増大させるための改良方法を提供することにある。
本発明のもう一つの課題は、集積回路上に銅相互接続構
造体を形成する方法を提供することにある。 【解決手段】 本発明により、誘電体層の銅に対する接
着を改良する方法が提供される。本発明の方法におい
て、銅層１２０は集積回路の金属相互接続構造体の一部
として形成することができる。接着層１３０を銅層１２
０上に形成し、次いでこの接着層１３０上に第二層１４
０を形成する。いずれかの数の誘電性層または非誘電性
層を次いで、第二層１４０上に形成する。
Description
【発明の詳細な説明】
【０００１】
【発明の分野】本発明は、半導体デバイスおよび形成方
法、ならびに銅相互接続構造体の形成方法に関し、特に
銅に対する誘電体層の接着にかかわる改良方法に関す
る。 【０００２】 【従来の技術】動作速度を増大させるために、高性能集
積回路は、低い誘電率を有する誘電体とともに銅相互接
続技術を使用する。現在、ダマスカス法（ｄａｍａｓｃ
ｅｎｅｍｅｈｔｏｄ）は、銅相互接続形成にもっとも広
く用いられている方法である。代表的ダマスカス法は、
図１（ａ）〜１（ｃ）に例示されている。 【０００３】窒化ケイ素（ＳｉＮ）エッチング停止層３
０は誘電体層１０および銅線２０上に形成される。窒化
ケイ素は現時点で、最も慣用されているエッチング停止
層材料である。窒化ケイ素は一般に、ＵＶ照射線に対し
て透過性であって、シリコンウエファ上のいずれのフラ
ッシュメモリイセルのプログラムおよび／または消去に
も用いられる。従って、フラッシュメモリイデバイスを
備えた集積回路上にＵＶ照射線に対して透過性である障
壁層を形成するために使用するいずれかの材料が必要で
ある。誘電体層４０；第二エッチング停止層５０；およ
び第二誘電体層５５をエッチング停止層３０全体上に形
成する。ホトレジストのパターン形成層を次いで、形成
し、次いでこれを用いて第一トレンチ（ｔｒｅｎｃｈ）
５７のエッチングをパターン化する。 【０００４】第一トレンチ５７のエッチング後、裏側反
射防止コーティング（ＢＡＲＣ）層６０を形成し、次い
で第二パターン形成ホトレジスト層７０を形成する。こ
のＢＡＲＣ層６０の形成期間中、追加のＢＡＲＣ材料６
５をトレンチ５７に形成する。この第二トレンチ５８の
エッチング期間中、このトレンチの底部表面を保護する
ために、追加のＢＡＲＣ材料６５が必要である。これ
は、図１（ｂ）に例示されており、ここで追加のＢＡＲ
Ｃ６５の一部分がエッチング加工中に除去されている。
第二トレンチ５８のエッチング後、トレンチ裏打ち材料
８０を形成し、次いで図１（ｃ）に例示されているよう
に、銅９０を用いて両方のトレンチを充填する。 【０００５】図１（ｃ）に例示されているように、Ｓｉ
Ｎ層３０は、半導体基板の大領域全体にわたり、その下
に存在する銅層を覆って残すことができる。従って、Ｓ
ｉＮ層とその下に存在する銅層との間に強力な接着が存
在することが重要である。代表的に、ＳｉＮと銅との間
の接着は、４−点曲げ接着技術（４−ｐｏｉｎｔ ｂｅ
ｎｄ ａｄｈｅｓｉｏｎ ｔｅｃｈｎｉｑｕｅ）により
測定して、１０Ｊ／ｍ 2程度である。この技術は層を分
離させるために要するエネルギーを測定する技術であ
る。図１（ｄ）に例示されているように、集積回路の完
成に要する加工中に若干量の銅およびＳｉＮの離層１０
０が生じることがある。この離層は集積回路の機能性の
減少を導くことがある。従って、銅とＳｉＮ層間の接着
を増大させる方法が求められている。 【０００６】 【発明が解決しようとする課題】本発明の課題は、銅層
と誘電体層（例えばＳｉＮ層）との間の接着を増大させ
るための改良方法を提供することにある。本発明のもう
一つの課題は、集積回路上に銅相互接続構造体を形成す
る方法を提供することにある。 【０００７】 【課題を解決するための手段】本発明により、誘電体層
の銅に対する接着を改良する方法が見出された。本発明
の方法において、炭化ケイ素膜を銅の層上に形成する。
この炭化ケイ素膜はＵＶ照射線に対して透過性であり、
これによりフラッシュメモリイセルを備えた集積回路に
おける使用が適当なものにされる。窒化ケイ素エッチン
グ停止層を次いで、炭化ケイ素膜上に形成する。この窒
化ケイ素層は、集積回路加工期間中、エッチング停止層
として機能し、また炭化ケイ素膜は、その下に存在する
銅層に対する窒化ケイ素層の接着を改良するものと見な
される。 【０００８】本発明をここで、図２（ａ）および２
（ｂ）を引用して説明する。本発明の利点を、銅層上の
層を必要とする別種の構造体に対しても適用することが
できることは、当業者にとって明白であるものと見なさ
れる。 【０００９】集積回路における金属相互接続ラインの形
成における銅の使用は、より早いクロックレート（ｃｌ
ｏｃｋ ｒａｔｅｓ）にかかわる要件を導入した。銅の
使用に加えて、二酸化ケイ素に比較して、このような材
料のより低い誘電率の利点を得るために、オルガノシリ
ケートガラス（ＯＳＧ）（誘電率−２．６）およびフル
オロシリケートガラス（ＦＳＧ）などの誘電体層が現
在、使用されている。本発明の態様において、接着層
［または付着層（ｇｌｕｅ ｌａｙｅｒ）］を先ず、銅
層全体上に形成する。この銅層は、集積回路の銅相互接
続構造体の一部であることができる。図２（ａ）に示さ
れているように、このような銅層１２０は、誘電体層１
１０を覆って形成することができる。この誘電体層は代
表的に、トランジスター、ダイオード、キャパシターな
どの多くの電子デバイスを備えたシリコン基板上に形成
される。 【００１０】シリコン基板におけるこれらの電子デバイ
スの形成に引続いて、種々の誘電体層および金属層をシ
リコン基板上に形成する。これにより基板上の各種電子
デバイスの相互接続に用いられる金属相互接続構造体が
形成される。図２（ａ）に示されているように、接着層
（または付着剤層）１３０を銅層１２０上に形成する。
本発明の態様において、接着層１３０は炭化ケイ素（Ｓ
ｉＣ）を包含する。ＳｉＣ接着層１３０は、トリメチル
シランまたはテトラメチルシランを２５０℃〜５００
℃、さらに好ましくは３５０℃〜４００℃の温度で用い
るプラズマ強化化学蒸着を包含する多くの技術のいずれ
かを用いて形成することができる。紫外部（ＵＶ）照射
線（すなわち、２２０ｎｍ〜４００ｎｍの波長を有する
光）は、集積回路上のプログラム／消去フラッシュメモ
リセルにしばしば用いられる。従って、これらの集積回
路上に用いられるいずれかの接着剤は、ＵＶ照射腺に対
して透過性でなければならない。 【００１１】ＳｉＣ接着層１３０をＵＶ照射腺に対して
透過可能にするには、この層１３５の厚さは２００Åよ
りも薄くなければならない。本発明のもう一つの態様に
おいて、ＳｉＣ接着層１３０の厚さは、２５Å〜１５０
Åである。銅上のＳｉＣ層の場合、この接着力は代表的
に、１７〜２０Ｊ／ｍ2である。本発明の態様におい
て、ＳｉＣ薄膜の組成は、ケイ素、炭素、水素および酸
素を包含し、その濃度はそれぞれ、ほぼ３０原子パーセ
ント、３０原子パーセント、３０原子パーセント、およ
び１０原子パーセントである。ＳｉＣ層１３０の形成
後、第二の層１４０を接着層上に形成する。 【００１２】大部分の場合、この第二の層１４０はエッ
チング停止層として機能する。本発明の態様において、
第二の層１４０は窒化ケイ素（ＳｉＮ）またはその他適
当な材料を包含する。ＳｉＮエッチング停止層１４０の
場合、このＳｉＮ層は、ＳｉＣ接着層１３０の形成と同
一の加工容器内でその場で形成することができる。この
ＳｉＮ層のその場での形成は、ＳｉＣ表面の製造設備環
境への露出の必要性を排除する。エッチング停止層１４
０の形成後、誘電体層１５０を形成する。本発明の態様
において、この誘電体層１５０は、酸化ケイ素、ＯＳ
Ｇ、ＦＳＧ、またはいずれか適当な誘電性材料を包含す
る。本発明のもう一つの態様において、第二の層１２０
上には、いずれかの数の誘電性または非誘電性の層を形
成することができる。 【００１３】図２（ｂ）に示されているように、本発明
の態様において、銅構造体１７０が誘電性層１５０に形
成される。この銅構造体１７０は、種々のホトリトグラ
フィおよびエッチング法を用いて、先ず誘電性層にトレ
ンチを形成することによって形成される。このトレンチ
形成後、トレンチ裏打ち膜１６０をトレンチに形成し、
次いで厚い銅層を付着させる。化学機械的研摩（ＣＭ
Ｐ）を次いで使用し、過剰の銅および裏打ち材料を除去
する。別の態様において、銅構造体は誘電性層１５０、
エッチング停止層１４０および接着層１３０を通過して
伸びており、その下に存在する銅層１２０と接触してい
る。もう一つの態様において、二重ダマスカス法（ｄｕ
ａｌ ｄａｍａｓｃｅｎｅ ｐｒｏｃｅｓｓ）を用い
て、図１（ｃ）に例示されている銅構造体９０を形成す
ることもできる。 【００１４】本発明を具体的例により説明したが、この
開示は制限する意図を有するものではない。具体的態様
における種々の修正および組合わせ、および本発明の別
の態様は、本開示を参考にして当業者にとって明白であ
ると見なされる。従って、特許請求の範囲は、このよう
な全部の修正または態様を包含するものとする。 【００１５】以上の説明に関して更に以下の項を開示す
る。 １． 銅上に接着層を形成する方法であって、集積回路
上に銅層を付与し；上記銅層上に接着層を形成し、ここ
で上記接着層はＵＶ照射線に対して透過性であり；次い
で上記接着層上にエッチング停止層を形成する；ことを
包含する、上記形成方法。 ２．上記接着層が炭化ケイ素を含有する、第１項記載の
方法。 ３．上記エッチング停止層が窒化ケイ素を含有する、第
２項記載の方法。 ４．上記炭化ケイ素層が２００Åより薄い厚さである、
第２項記載の方法。 【００１６】５．集積回路上に銅相互接続構造体を形成
する方法であって、半導体基板上に銅層を付与し、ここ
で上記半導体基板は電子デバイスを包含し；上記銅層上
に接着層を形成し、ここで上記接着層はＵＶ照射腺に対
して透過性であり；上記接着層上にエッチング停止層を
形成し；上記エッチング停止層上に少なくとも１枚の誘
電体層を形成し；次いで上記誘電体層に銅構造体を形成
する；ことを包含する、上記方法。 ６．上記接着層が炭化ケイ素を含有する、第５項記載の
方法。 ７．上記エッチング停止層が窒化ケイ素を含有する、第
６項記載の方法。 【００１７】８．上記炭化ケイ素層が２００Åよりも薄
い厚さである、第６項記載の方法。 ９．上記誘電体層がＯＳＧおよびＦＳＧからなる群から
選択される材料である、第５項記載の方法。 １０．上記誘電体層における上記銅層の上記形成が、上
記誘電体層にトレンチを形成し；上記トレンチに裏打ち
膜を形成し；上記トレンチに厚い銅層を形成し；次いで
化学機械的研摩処理を用いて過剰の銅を除去する；こと
を包含する、第５項記載の方法。 【００１８】以上の様に、本発明は、銅上に接着層を形
成する方法を開示する。銅層（１２０）は集積回路の金
属相互接続構造体の一部として形成される。接着層（１
３０）を銅層（１２０）上に形成し、次いでこの接着層
（１３０）上に第二層（１４０）を形成する。いずれか
の数の誘電性層または非誘電性層を次いで、第二層（１
４０）上に形成する。
法、ならびに銅相互接続構造体の形成方法に関し、特に
銅に対する誘電体層の接着にかかわる改良方法に関す
る。 【０００２】 【従来の技術】動作速度を増大させるために、高性能集
積回路は、低い誘電率を有する誘電体とともに銅相互接
続技術を使用する。現在、ダマスカス法（ｄａｍａｓｃ
ｅｎｅｍｅｈｔｏｄ）は、銅相互接続形成にもっとも広
く用いられている方法である。代表的ダマスカス法は、
図１（ａ）〜１（ｃ）に例示されている。 【０００３】窒化ケイ素（ＳｉＮ）エッチング停止層３
０は誘電体層１０および銅線２０上に形成される。窒化
ケイ素は現時点で、最も慣用されているエッチング停止
層材料である。窒化ケイ素は一般に、ＵＶ照射線に対し
て透過性であって、シリコンウエファ上のいずれのフラ
ッシュメモリイセルのプログラムおよび／または消去に
も用いられる。従って、フラッシュメモリイデバイスを
備えた集積回路上にＵＶ照射線に対して透過性である障
壁層を形成するために使用するいずれかの材料が必要で
ある。誘電体層４０；第二エッチング停止層５０；およ
び第二誘電体層５５をエッチング停止層３０全体上に形
成する。ホトレジストのパターン形成層を次いで、形成
し、次いでこれを用いて第一トレンチ（ｔｒｅｎｃｈ）
５７のエッチングをパターン化する。 【０００４】第一トレンチ５７のエッチング後、裏側反
射防止コーティング（ＢＡＲＣ）層６０を形成し、次い
で第二パターン形成ホトレジスト層７０を形成する。こ
のＢＡＲＣ層６０の形成期間中、追加のＢＡＲＣ材料６
５をトレンチ５７に形成する。この第二トレンチ５８の
エッチング期間中、このトレンチの底部表面を保護する
ために、追加のＢＡＲＣ材料６５が必要である。これ
は、図１（ｂ）に例示されており、ここで追加のＢＡＲ
Ｃ６５の一部分がエッチング加工中に除去されている。
第二トレンチ５８のエッチング後、トレンチ裏打ち材料
８０を形成し、次いで図１（ｃ）に例示されているよう
に、銅９０を用いて両方のトレンチを充填する。 【０００５】図１（ｃ）に例示されているように、Ｓｉ
Ｎ層３０は、半導体基板の大領域全体にわたり、その下
に存在する銅層を覆って残すことができる。従って、Ｓ
ｉＮ層とその下に存在する銅層との間に強力な接着が存
在することが重要である。代表的に、ＳｉＮと銅との間
の接着は、４−点曲げ接着技術（４−ｐｏｉｎｔ ｂｅ
ｎｄ ａｄｈｅｓｉｏｎ ｔｅｃｈｎｉｑｕｅ）により
測定して、１０Ｊ／ｍ 2程度である。この技術は層を分
離させるために要するエネルギーを測定する技術であ
る。図１（ｄ）に例示されているように、集積回路の完
成に要する加工中に若干量の銅およびＳｉＮの離層１０
０が生じることがある。この離層は集積回路の機能性の
減少を導くことがある。従って、銅とＳｉＮ層間の接着
を増大させる方法が求められている。 【０００６】 【発明が解決しようとする課題】本発明の課題は、銅層
と誘電体層（例えばＳｉＮ層）との間の接着を増大させ
るための改良方法を提供することにある。本発明のもう
一つの課題は、集積回路上に銅相互接続構造体を形成す
る方法を提供することにある。 【０００７】 【課題を解決するための手段】本発明により、誘電体層
の銅に対する接着を改良する方法が見出された。本発明
の方法において、炭化ケイ素膜を銅の層上に形成する。
この炭化ケイ素膜はＵＶ照射線に対して透過性であり、
これによりフラッシュメモリイセルを備えた集積回路に
おける使用が適当なものにされる。窒化ケイ素エッチン
グ停止層を次いで、炭化ケイ素膜上に形成する。この窒
化ケイ素層は、集積回路加工期間中、エッチング停止層
として機能し、また炭化ケイ素膜は、その下に存在する
銅層に対する窒化ケイ素層の接着を改良するものと見な
される。 【０００８】本発明をここで、図２（ａ）および２
（ｂ）を引用して説明する。本発明の利点を、銅層上の
層を必要とする別種の構造体に対しても適用することが
できることは、当業者にとって明白であるものと見なさ
れる。 【０００９】集積回路における金属相互接続ラインの形
成における銅の使用は、より早いクロックレート（ｃｌ
ｏｃｋ ｒａｔｅｓ）にかかわる要件を導入した。銅の
使用に加えて、二酸化ケイ素に比較して、このような材
料のより低い誘電率の利点を得るために、オルガノシリ
ケートガラス（ＯＳＧ）（誘電率−２．６）およびフル
オロシリケートガラス（ＦＳＧ）などの誘電体層が現
在、使用されている。本発明の態様において、接着層
［または付着層（ｇｌｕｅ ｌａｙｅｒ）］を先ず、銅
層全体上に形成する。この銅層は、集積回路の銅相互接
続構造体の一部であることができる。図２（ａ）に示さ
れているように、このような銅層１２０は、誘電体層１
１０を覆って形成することができる。この誘電体層は代
表的に、トランジスター、ダイオード、キャパシターな
どの多くの電子デバイスを備えたシリコン基板上に形成
される。 【００１０】シリコン基板におけるこれらの電子デバイ
スの形成に引続いて、種々の誘電体層および金属層をシ
リコン基板上に形成する。これにより基板上の各種電子
デバイスの相互接続に用いられる金属相互接続構造体が
形成される。図２（ａ）に示されているように、接着層
（または付着剤層）１３０を銅層１２０上に形成する。
本発明の態様において、接着層１３０は炭化ケイ素（Ｓ
ｉＣ）を包含する。ＳｉＣ接着層１３０は、トリメチル
シランまたはテトラメチルシランを２５０℃〜５００
℃、さらに好ましくは３５０℃〜４００℃の温度で用い
るプラズマ強化化学蒸着を包含する多くの技術のいずれ
かを用いて形成することができる。紫外部（ＵＶ）照射
線（すなわち、２２０ｎｍ〜４００ｎｍの波長を有する
光）は、集積回路上のプログラム／消去フラッシュメモ
リセルにしばしば用いられる。従って、これらの集積回
路上に用いられるいずれかの接着剤は、ＵＶ照射腺に対
して透過性でなければならない。 【００１１】ＳｉＣ接着層１３０をＵＶ照射腺に対して
透過可能にするには、この層１３５の厚さは２００Åよ
りも薄くなければならない。本発明のもう一つの態様に
おいて、ＳｉＣ接着層１３０の厚さは、２５Å〜１５０
Åである。銅上のＳｉＣ層の場合、この接着力は代表的
に、１７〜２０Ｊ／ｍ2である。本発明の態様におい
て、ＳｉＣ薄膜の組成は、ケイ素、炭素、水素および酸
素を包含し、その濃度はそれぞれ、ほぼ３０原子パーセ
ント、３０原子パーセント、３０原子パーセント、およ
び１０原子パーセントである。ＳｉＣ層１３０の形成
後、第二の層１４０を接着層上に形成する。 【００１２】大部分の場合、この第二の層１４０はエッ
チング停止層として機能する。本発明の態様において、
第二の層１４０は窒化ケイ素（ＳｉＮ）またはその他適
当な材料を包含する。ＳｉＮエッチング停止層１４０の
場合、このＳｉＮ層は、ＳｉＣ接着層１３０の形成と同
一の加工容器内でその場で形成することができる。この
ＳｉＮ層のその場での形成は、ＳｉＣ表面の製造設備環
境への露出の必要性を排除する。エッチング停止層１４
０の形成後、誘電体層１５０を形成する。本発明の態様
において、この誘電体層１５０は、酸化ケイ素、ＯＳ
Ｇ、ＦＳＧ、またはいずれか適当な誘電性材料を包含す
る。本発明のもう一つの態様において、第二の層１２０
上には、いずれかの数の誘電性または非誘電性の層を形
成することができる。 【００１３】図２（ｂ）に示されているように、本発明
の態様において、銅構造体１７０が誘電性層１５０に形
成される。この銅構造体１７０は、種々のホトリトグラ
フィおよびエッチング法を用いて、先ず誘電性層にトレ
ンチを形成することによって形成される。このトレンチ
形成後、トレンチ裏打ち膜１６０をトレンチに形成し、
次いで厚い銅層を付着させる。化学機械的研摩（ＣＭ
Ｐ）を次いで使用し、過剰の銅および裏打ち材料を除去
する。別の態様において、銅構造体は誘電性層１５０、
エッチング停止層１４０および接着層１３０を通過して
伸びており、その下に存在する銅層１２０と接触してい
る。もう一つの態様において、二重ダマスカス法（ｄｕ
ａｌ ｄａｍａｓｃｅｎｅ ｐｒｏｃｅｓｓ）を用い
て、図１（ｃ）に例示されている銅構造体９０を形成す
ることもできる。 【００１４】本発明を具体的例により説明したが、この
開示は制限する意図を有するものではない。具体的態様
における種々の修正および組合わせ、および本発明の別
の態様は、本開示を参考にして当業者にとって明白であ
ると見なされる。従って、特許請求の範囲は、このよう
な全部の修正または態様を包含するものとする。 【００１５】以上の説明に関して更に以下の項を開示す
る。 １． 銅上に接着層を形成する方法であって、集積回路
上に銅層を付与し；上記銅層上に接着層を形成し、ここ
で上記接着層はＵＶ照射線に対して透過性であり；次い
で上記接着層上にエッチング停止層を形成する；ことを
包含する、上記形成方法。 ２．上記接着層が炭化ケイ素を含有する、第１項記載の
方法。 ３．上記エッチング停止層が窒化ケイ素を含有する、第
２項記載の方法。 ４．上記炭化ケイ素層が２００Åより薄い厚さである、
第２項記載の方法。 【００１６】５．集積回路上に銅相互接続構造体を形成
する方法であって、半導体基板上に銅層を付与し、ここ
で上記半導体基板は電子デバイスを包含し；上記銅層上
に接着層を形成し、ここで上記接着層はＵＶ照射腺に対
して透過性であり；上記接着層上にエッチング停止層を
形成し；上記エッチング停止層上に少なくとも１枚の誘
電体層を形成し；次いで上記誘電体層に銅構造体を形成
する；ことを包含する、上記方法。 ６．上記接着層が炭化ケイ素を含有する、第５項記載の
方法。 ７．上記エッチング停止層が窒化ケイ素を含有する、第
６項記載の方法。 【００１７】８．上記炭化ケイ素層が２００Åよりも薄
い厚さである、第６項記載の方法。 ９．上記誘電体層がＯＳＧおよびＦＳＧからなる群から
選択される材料である、第５項記載の方法。 １０．上記誘電体層における上記銅層の上記形成が、上
記誘電体層にトレンチを形成し；上記トレンチに裏打ち
膜を形成し；上記トレンチに厚い銅層を形成し；次いで
化学機械的研摩処理を用いて過剰の銅を除去する；こと
を包含する、第５項記載の方法。 【００１８】以上の様に、本発明は、銅上に接着層を形
成する方法を開示する。銅層（１２０）は集積回路の金
属相互接続構造体の一部として形成される。接着層（１
３０）を銅層（１２０）上に形成し、次いでこの接着層
（１３０）上に第二層（１４０）を形成する。いずれか
の数の誘電性層または非誘電性層を次いで、第二層（１
４０）上に形成する。
【図面の簡単な説明】
【図１ａ】図１（ａ）は、従来技術の構造体を例示する
横断面図である。 【図１ｂ】図１（ｂ）は、従来技術の構造体を例示する
横断面図である。 【図１ｃ】図１（ｃ）は、従来技術の構造体を例示する
横断面図である。 【図１ｄ】図１（ｄ）は、従来技術の構造体を例示する
横断面図である。 【図２ａ】図２（ａ）は、本発明の一態様の構造体を例
示する横断面図である。 【図２ｂ】図２（ｂ）は、本発明の一態様の構造体を例
示する横断面図である。 【符号の説明】 １０ 誘電体層 ２０ 銅線 ３０ エッチング停止層 ４０ 誘電体層 ５０ 第二エッチング停止層 ５５ 第二誘電体層 ５７ 第一トレンチ ５８ 第二トレンチ ６０ 反射防止コーティング ６５ 追加のＢＡＲＣ材料 ７０ 第二パターン化ホトレジスト層 ８０ トレンチ裏打ち材料 ９０ 銅 １００ 銅−ＳｉＮ離層部分 １１０ 誘電体層 １２０ 銅層 １３０ 接着層 １３５ 接着層の厚み １４０ 第二エッチング停止層 １５０ 誘電体層 １６０ トレンチ裏打ち膜 １７０ 銅構造体
横断面図である。 【図１ｂ】図１（ｂ）は、従来技術の構造体を例示する
横断面図である。 【図１ｃ】図１（ｃ）は、従来技術の構造体を例示する
横断面図である。 【図１ｄ】図１（ｄ）は、従来技術の構造体を例示する
横断面図である。 【図２ａ】図２（ａ）は、本発明の一態様の構造体を例
示する横断面図である。 【図２ｂ】図２（ｂ）は、本発明の一態様の構造体を例
示する横断面図である。 【符号の説明】 １０ 誘電体層 ２０ 銅線 ３０ エッチング停止層 ４０ 誘電体層 ５０ 第二エッチング停止層 ５５ 第二誘電体層 ５７ 第一トレンチ ５８ 第二トレンチ ６０ 反射防止コーティング ６５ 追加のＢＡＲＣ材料 ７０ 第二パターン化ホトレジスト層 ８０ トレンチ裏打ち材料 ９０ 銅 １００ 銅−ＳｉＮ離層部分 １１０ 誘電体層 １２０ 銅層 １３０ 接着層 １３５ 接着層の厚み １４０ 第二エッチング停止層 １５０ 誘電体層 １６０ トレンチ裏打ち膜 １７０ 銅構造体
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 29/792
Ｆターム(参考） 5F033 HH11 JJ01 JJ11 KK11 MM01
MM02 MM12 MM13 NN06 NN07
QQ25 RR01 RR04 RR06 RR11
RR23 SS03 SS15 TT04 VV16
XX14
5F083 EP59 JA37 JA56 JA57 PR21
5F101 BD42 BE08 BH02
Claims (1)
- 【特許請求の範囲】 【請求項１】銅上に接着層を形成する方法であって、 集積回路上に銅層を付与し；上記銅層上に接着層を形成
し、ここで上記接着層はＵＶ照射線に対して透過性であ
り；次いで上記接着層上にエッチング停止層を形成す
る；ことを包含する、上記形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US920578 | 2001-08-01 | ||
| US09/920,578 US20030027413A1 (en) | 2001-08-01 | 2001-08-01 | Method to improve the adhesion of dielectric layers to copper |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003133412A true JP2003133412A (ja) | 2003-05-09 |
Family
ID=25443989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002224414A Pending JP2003133412A (ja) | 2001-08-01 | 2002-08-01 | 銅に対する誘電体層の接着改良方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20030027413A1 (ja) |
| EP (1) | EP1282164A3 (ja) |
| JP (1) | JP2003133412A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011228717A (ja) * | 2004-04-19 | 2011-11-10 | Applied Materials Inc | 低ｋ誘電体と導電材料との接着改善 |
| CN103107158A (zh) * | 2011-11-11 | 2013-05-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6849504B2 (en) * | 2002-06-27 | 2005-02-01 | Macronix International Co., Ltd | Method for fabricating flash memory |
| JP4571785B2 (ja) * | 2003-05-30 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7067437B2 (en) * | 2003-09-12 | 2006-06-27 | International Business Machines Corporation | Structures with improved interfacial strength of SiCOH dielectrics and method for preparing the same |
| WO2018013093A1 (en) | 2016-07-12 | 2018-01-18 | Hewlett-Packard Development Company, L.P. | Printhead comprising a thin film passivation layer |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5926740A (en) * | 1997-10-27 | 1999-07-20 | Micron Technology, Inc. | Graded anti-reflective coating for IC lithography |
| US6340435B1 (en) * | 1998-02-11 | 2002-01-22 | Applied Materials, Inc. | Integrated low K dielectrics and etch stops |
| JP3177968B2 (ja) * | 1998-12-04 | 2001-06-18 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6974766B1 (en) * | 1998-10-01 | 2005-12-13 | Applied Materials, Inc. | In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application |
| JP3657788B2 (ja) * | 1998-10-14 | 2005-06-08 | 富士通株式会社 | 半導体装置及びその製造方法 |
| TW478033B (en) * | 1999-02-26 | 2002-03-01 | Applied Materials Inc | Improved dry photolithography process for deep ultraviolet exposure |
-
2001
- 2001-08-01 US US09/920,578 patent/US20030027413A1/en not_active Abandoned
-
2002
- 2002-08-01 EP EP02102084A patent/EP1282164A3/en not_active Withdrawn
- 2002-08-01 JP JP2002224414A patent/JP2003133412A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011228717A (ja) * | 2004-04-19 | 2011-11-10 | Applied Materials Inc | 低ｋ誘電体と導電材料との接着改善 |
| CN103107158A (zh) * | 2011-11-11 | 2013-05-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030027413A1 (en) | 2003-02-06 |
| EP1282164A2 (en) | 2003-02-05 |
| EP1282164A3 (en) | 2003-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI228792B (en) | Process for producing semiconductor device and semiconductor device | |
| CN100428422C (zh) | 降低半导体器件中有效介电常数的器件和方法 | |
| US9202863B2 (en) | Structure with self aligned resist layer on an interconnect surface and method of making same | |
| US6605540B2 (en) | Process for forming a dual damascene structure | |
| JP4340416B2 (ja) | 半導体記憶装置の製造方法 | |
| CN101355047B (zh) | 在低介电常数介质层中形成通孔的方法 | |
| WO1985002377A1 (en) | A self-aligning process for placing a barrier metal over the source and drain regions of mos semiconductors | |
| US6475895B1 (en) | Semiconductor device having a passivation layer and method for its fabrication | |
| JPH11176814A (ja) | 半導体装置の製造方法 | |
| CN101364565A (zh) | 半导体器件的制造方法 | |
| JP2001118842A (ja) | 半導体装置とその製造方法 | |
| JP2000040671A (ja) | チタニウムアルミニウムナイトライド反射防止膜を利用した半導体素子の金属配線の形成方法 | |
| KR20060079844A (ko) | 본드 패드 형성 방법 | |
| US6713386B1 (en) | Method of preventing resist poisoning in dual damascene structures | |
| US6399508B1 (en) | Method for metal etch using a dielectric hard mask | |
| JP2003133412A (ja) | 銅に対する誘電体層の接着改良方法 | |
| TWI227046B (en) | Process of metal interconnects | |
| JPH10326830A (ja) | 半導体装置の製造方法 | |
| US20030162384A1 (en) | Semiconductor devices and methods of manufacturing such semiconductor devices | |
| US6861329B2 (en) | Method of manufacturing capacitor in semiconductor devices | |
| JPH03151668A (ja) | メタライゼーションプロセス | |
| JP2001168192A (ja) | 半導体装置の製造方法 | |
| TWI286814B (en) | Fabrication process of a semiconductor device | |
| US20210082697A1 (en) | Sequential infiltration synthesis extreme ultraviolet single expose patterning | |
| TWI229917B (en) | Interconnect process and method for removing silicide |