KR970030535A - 반도체 소자의 본딩패드 형성방법 - Google Patents
반도체 소자의 본딩패드 형성방법 Download PDFInfo
- Publication number
- KR970030535A KR970030535A KR1019950041460A KR19950041460A KR970030535A KR 970030535 A KR970030535 A KR 970030535A KR 1019950041460 A KR1019950041460 A KR 1019950041460A KR 19950041460 A KR19950041460 A KR 19950041460A KR 970030535 A KR970030535 A KR 970030535A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- thickness
- bonding pad
- nitride
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract 35
- 239000004065 semiconductor Substances 0.000 title claims abstract 7
- 230000015572 biosynthetic process Effects 0.000 title claims 2
- 238000005530 etching Methods 0.000 claims abstract 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract 7
- 239000010703 silicon Substances 0.000 claims abstract 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 5
- 238000005468 ion implantation Methods 0.000 claims abstract 5
- 150000004767 nitrides Chemical class 0.000 claims 13
- 239000000956 alloy Substances 0.000 claims 10
- 229910045601 alloy Inorganic materials 0.000 claims 10
- 229920002120 photoresistant polymer Polymers 0.000 claims 8
- 239000007789 gas Substances 0.000 claims 7
- 238000000059 patterning Methods 0.000 claims 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 2
- 229910052782 aluminium Inorganic materials 0.000 claims 2
- 239000010949 copper Substances 0.000 claims 2
- 229910052802 copper Inorganic materials 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 claims 2
- -1 silicon ions Chemical class 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 150000002500 ions Chemical class 0.000 claims 1
- 238000005260 corrosion Methods 0.000 abstract 1
- 230000007797 corrosion Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 반도체 소자의 본딩패드 형성방법에 관한 것으로, 본딩패드를 노출시키기 위한 식각공정시 반사방지막의 과도식각으로 인해 발생되는 언더컷을 방지하기 위하여 실리콘 이온 주입을 이용하여 식각비를 조절하므로써 본딩패드 표면에서 발생되는 부식을 방지하며 소자의 전기적 특성을 향상시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a 내지 2d도는 본 발명의 제 1실시예를 설명하기 위한 소자의 단면도.
제3a 내지 3d도는 본 발명의 제 2실시예를 설명하기 위한 소자의 단면도.
Claims (24)
- 반도체 소자의 본딩패드 형성방법에 있어서, 소자제조 공정을 거친 실리콘기판상에 절연막을 형성한 후 상기 절연막상에 합금막 및 반사방지막을 순차적으로 형성하고 상기 반사방지막 및 합금막을 순차적으로 패터닝하는 단계와, 상기 단계로부터 전체 상부면에 산화막 및 질화막을 순차적으로 형성하는 단계와, 상기 단계로부터 전체 상부면에 감광막을 도포한 후 경화공정을 실시하는 단계와, 상기 단계로부터 본딩패드가 형성될 부분의 상기 질화막이 노출되도록 상기 감광막을 패터닝하고, 상기 패터닝된 감광막을 마스크로 이용하여 상기 노출된 질화막 및 상기 노출된 질화막 하부의 산화막 및 반사방지막에 실리콘이온을 주입하는 단계와, 상기 단계로부터 상기 패터닝된 감광막을 마스크로 이용하여 상기 이온주입된 질화막, 산화막 및 반사방지막을 순차적으로 비등방성 식각하여 상기 합금막의 표면을 소정부분 노출시키므로써 본딩패드가 형성되도록 하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제1항에 있어서, 상기 합금막은 알루미늄 및 0.3 내지 0.7%의 구리로 이루어지는 것을 특징으로 하는 반도체소자의 본딩패드 형성방법.
- 제1항 또는 제 2항에 있어서, 상기 합금막은 8000내지 12000Å의 두께로 증착되는 것을 특징으로 하는 반도체소자의 본딩패드 형성방법.
- 제1항에 있어서, 상기 반사방지막은 티타늄 나이트라이드를 증착하여 형성된 것을 특깅으로 하는 반도체 소자의 본딩패드 형성방법.
- 제1항 또는 제 4항에 있어서, 상기 반사방지막은 200 내지 500Å의 두께로 증착되는 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제1항에 있어서, 상기 산화막은 플라즈마 보조산화막이며, 2000 내지 4000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제1항에 있어서, 상기 질화막은 플라즈마 보조질화막이며, 4000 내지 6000표의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제1항에 있어서, 상기 감광막은 2.8 내지 3.2μm의 두께로 도포되는 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제1항에 있어서, 상기 경화공정은 100 내지 150℃에서 20 내지 40분간 실시하는 것을 특징으로 하는 반도체소자의 본딩패드 형성방법.
- 제1항에 있어서, 상기 실리콘 이온주입 에너지는 200 내지 300KeV이며, 이온주입량은 1×1014내지 1×1017원자/cm2인 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제1항에 있어서, 상기 식각공정에 사용되는 가스는 CF4, CHF3, Ar 및 O2가스인 것을 특징으로 하는 반도체소자의 본딩패드 형성방법.
- 제1항에 있어서, 상기 식각공정의 압력은 1.0 내지 1.5Torr이며, 전력은 300 내지 600W가 공급되도록 한 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제11항에 있어서, 상기 CF4의 가스량은 20 내지 100SCCM이고, 상기 CHF3의 가스량은 20 내지 50SCCM이고, 상기 Ar의 가스량은 300 내지 500SCCM이며, 상기 O2의 가스량은 10 내지 20SCCM인 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 반도체 소자의 본딩패드 형성방법에 있어서, 소자제조 공정을 거친 실리콘기판상에 절연막을 형성한 후 상기 절연막상에 합금막 및 반사방지막을 순차적으로 형성하고 상기 반사방지막 및 합금막을 순차적으로 패터닝하는 단계와, 상기 단계로부터 전체 상부면에 산화막 및 질화막을 순차적으로 형성하는 단계와, 상기 단계로부터 전체 상부면에 감광막을 도포한 후 경화공정을 실시하는 단계와, 상기 단계로부터 본딩패드가 형성될 부분의 상기 질화막이 노출되도록 상기 감광막을 패터닝하고, 상기 패터닝된 감광막을 마스크로 이용하여 상기 산화막의 소정부분이 노출되도록 소정가스 분위기하에서 식각공정으로 상기 질화막을 제거하는 단계와, 상기 단계로부터 상기 감광막을 마스크로 이용하여 산화막 및 반사 방지막에 실리콘 이온을 주입하는 단계와, 상기 단계로부터 상기 패터닝된 감광막을 마스크로 이용하여 상기 이온주입된 산화막 및 반사방지막을 순차적으로 비등방성 식각하여 상기 합금막의 표면을 소정부분 노출시키므로써 본딩패드가 형성되도록 하는 단계로 이루는 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제14항에 있어서, 상기 합금막은 알루미늄 및 0.3 내지 0.7%의 구리로 구성된 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제14항에 있어서, 상기 합금막은 8000 내지 12000Å의 두께로 증착되는 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제14항에 있어서, 상기 반사방지막은 티타늄 나이트라이드를 증착하여 형성하는 것을 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제14항 또는 제17항에 있어서, 상기 반사방지막은 200 내지 500표의 두께로 증착되는 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제14항에 있어서, 상기 산화막은 플라즈마 보조산화막이며, 2000 내지 4000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제14항에 있어서, 상기 질화막은 플라즈마 보조질화막이며, 4000 내지 6000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제14항에 있어서, 상기 감광막은 2.8 내지 3.2μm의 두께로 도포되는 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제14항에 있어서, 상기 경화공정은 100 내지 150℃의 온도에서 20 내지 40분간 실시하는 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제14항에 있어서, 상기 질화막을 제거하기 위한 가스는 SF6및 He인 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.
- 제14항에 있어서, 상기 실리콘원자의 이온주입 에너지는 150 내지 250KeV이며, 이온 주입량은1×1014내지 1×1017원자/cm2인 것을 특징으로 하는 반도체 소자의 본딩패드 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950041460A KR0184939B1 (ko) | 1995-11-15 | 1995-11-15 | 반도체 소자의 본딩패드 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950041460A KR0184939B1 (ko) | 1995-11-15 | 1995-11-15 | 반도체 소자의 본딩패드 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970030535A true KR970030535A (ko) | 1997-06-26 |
| KR0184939B1 KR0184939B1 (ko) | 1999-04-15 |
Family
ID=19434194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950041460A KR0184939B1 (ko) | 1995-11-15 | 1995-11-15 | 반도체 소자의 본딩패드 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0184939B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100734682B1 (ko) * | 2006-05-24 | 2007-07-02 | 동부일렉트로닉스 주식회사 | 포토레지스트의 선택비 제어 방법 |
-
1995
- 1995-11-15 KR KR1019950041460A patent/KR0184939B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0184939B1 (ko) | 1999-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3250518B2 (ja) | 半導体装置及びその製造方法 | |
| US5960321A (en) | Method of forming a contact via | |
| TWI227046B (en) | Process of metal interconnects | |
| JPH10326830A (ja) | 半導体装置の製造方法 | |
| KR970030535A (ko) | 반도체 소자의 본딩패드 형성방법 | |
| US4662986A (en) | Planarization method and technique for isolating semiconductor islands | |
| TW200524044A (en) | Method for forming a contact of a semiconductor device | |
| KR100244402B1 (ko) | 반도체소자의 트렌치 아이솔레이션 제조방법 | |
| KR970067640A (ko) | 반도체 소자의 금속층 형성 방법 | |
| KR970053185A (ko) | 반도체 소자의 본딩패드 형성방법 | |
| JP2616460B2 (ja) | 半導体装置およびその製造方法 | |
| KR970052439A (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
| KR970053540A (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR970053163A (ko) | 반도체 소자의 본딩 패드 형성방법 | |
| KR100345522B1 (ko) | 트랜지스터의 게이트 형성 방법 | |
| KR100252843B1 (ko) | 반도체 소자의 확산방지막 및 그 형성방법 | |
| KR100329788B1 (ko) | 반도체소자의본딩패드형성방법 | |
| KR100571418B1 (ko) | 불화아르곤용 포토레지스트를 이용한 패턴 형성 방법 | |
| JPH03185823A (ja) | 半導体装置の製造方法 | |
| KR100615822B1 (ko) | 반도체 소자의 파티클 제거 방법 | |
| TW392209B (en) | Method for fabricating cell projection mask background of the invention | |
| KR100664865B1 (ko) | 표면에 산화층이 형성된 금속 배선의 형성 방법 및 상기금속 배선이 형성된 반도체 소자 | |
| JP3069866B2 (ja) | 半導体装置の製造方法 | |
| KR970018222A (ko) | 평탄화 방법 | |
| JPS63257244A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051118 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |