JPH0337987B2 - - Google Patents
Info
- Publication number
- JPH0337987B2 JPH0337987B2 JP11502983A JP11502983A JPH0337987B2 JP H0337987 B2 JPH0337987 B2 JP H0337987B2 JP 11502983 A JP11502983 A JP 11502983A JP 11502983 A JP11502983 A JP 11502983A JP H0337987 B2 JPH0337987 B2 JP H0337987B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- film
- curing
- plos
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229920005989 resin Polymers 0.000 claims description 24
- 239000011347 resin Substances 0.000 claims description 24
- 238000001723 curing Methods 0.000 claims description 17
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 7
- 229920001187 thermosetting polymer Polymers 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 229920002050 silicone resin Polymers 0.000 claims description 3
- 239000002904 solvent Substances 0.000 claims description 3
- 230000015654 memory Effects 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Application Of Or Painting With Fluid Materials (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は樹脂の硬化方法に関し、特に熱硬化性
樹脂を高温加熱することなしに硬化させる方法に
関するものである。
樹脂を高温加熱することなしに硬化させる方法に
関するものである。
技術の背景
例えばPLOS（Poly−Ladder−Organo−
Siloxane）などのシリコン（Si）系の熱硬化性樹
脂は、スピンコーテイングと熱処理により簡単に
膜形成ができるので、ICや、バブルメモリ等の
分野で絶縁膜、保護膜として使用されつつある。
特にバブルメモリにおいては、コンダクタパター
ンによる段差を樹脂を用いて平坦化する樹脂プレ
ナー化プロセスの開発により、現在1Mbitメモリ
まで製品化され、更に4Mbit、16Mbitメモリの
開発が進められている。
Siloxane）などのシリコン（Si）系の熱硬化性樹
脂は、スピンコーテイングと熱処理により簡単に
膜形成ができるので、ICや、バブルメモリ等の
分野で絶縁膜、保護膜として使用されつつある。
特にバブルメモリにおいては、コンダクタパター
ンによる段差を樹脂を用いて平坦化する樹脂プレ
ナー化プロセスの開発により、現在1Mbitメモリ
まで製品化され、更に4Mbit、16Mbitメモリの
開発が進められている。
しかし従来の樹脂プロセスは後述するような樹
脂の硬化方法に問題があり、その対策が要望され
ている。
脂の硬化方法に問題があり、その対策が要望され
ている。
従来技術と問題点
従来の樹脂硬化方法では樹脂を300℃以上の高
温に加熱する必要があり、このため樹脂膜に大き
なストレスが生じる。4Mbit以上の高密度容量バ
ブルメモリでは、バブル径が1.3μｍ以下と微小に
なり且つ結晶の磁歪定数“λ”が大きくなるので
ストレスの影響を受けやすく、動作不良が発生し
やすくなるという問題がある。
温に加熱する必要があり、このため樹脂膜に大き
なストレスが生じる。4Mbit以上の高密度容量バ
ブルメモリでは、バブル径が1.3μｍ以下と微小に
なり且つ結晶の磁歪定数“λ”が大きくなるので
ストレスの影響を受けやすく、動作不良が発生し
やすくなるという問題がある。
発明の目的
本発明は、上記従来技術の問題に鑑み、樹脂の
硬化に伴つて発生するストレスができるだけ小さ
くなるように樹脂硬化方法を提供することを目的
とするものである。
硬化に伴つて発生するストレスができるだけ小さ
くなるように樹脂硬化方法を提供することを目的
とするものである。
発明の構成
本発明は原理的には熱硬化性シリコン系樹脂
を、高温加熱することなしに、シリコン系無機絶
縁物のスパツタリングによる高エネルギを利用し
て硬化させるものである。
を、高温加熱することなしに、シリコン系無機絶
縁物のスパツタリングによる高エネルギを利用し
て硬化させるものである。
即ち本発明による樹脂硬化方法は、熱硬化性シ
リコン系樹脂を基板に膜状に塗布し、次に比較的
低温でプレキユアを行つて樹脂膜中の溶剤を蒸発
させた後、該樹脂膜上にシリコン系無機絶縁膜を
スパツタリングで形成することにより該樹脂の硬
化反応を行わせるようにするものである。
リコン系樹脂を基板に膜状に塗布し、次に比較的
低温でプレキユアを行つて樹脂膜中の溶剤を蒸発
させた後、該樹脂膜上にシリコン系無機絶縁膜を
スパツタリングで形成することにより該樹脂の硬
化反応を行わせるようにするものである。
発明の実施例
以下、本発明の実施例につき図面を参照して詳
細に説明する。
細に説明する。
第１図から第３図は本発明の樹脂硬化方法によ
つて基板上にPLOSの硬化膜を形成する一実施例
の主要工程を示すものである。
つて基板上にPLOSの硬化膜を形成する一実施例
の主要工程を示すものである。
(1) まず、第１図に示すように、基板１上に
PLOS２をスピンコーテイングにより膜状に塗
布する。
PLOS２をスピンコーテイングにより膜状に塗
布する。
(2) 次に、80〜150℃、好ましくは120℃程度の低
温で20〜90分間、好ましくは60分間のプレキユ
アを行つて、PLOS膜２中の溶剤を蒸発させ
る。
温で20〜90分間、好ましくは60分間のプレキユ
アを行つて、PLOS膜２中の溶剤を蒸発させ
る。
(3) そして、第２図及び第３図に示すように、高
周波（RF）スパツタリングによりPLOS膜２
上に、SiO、SiO2、Si3N4等のシリコン系無機
絶縁物の膜３を形成する。これによつてPLOS
膜２の硬化が完了する。
周波（RF）スパツタリングによりPLOS膜２
上に、SiO、SiO2、Si3N4等のシリコン系無機
絶縁物の膜３を形成する。これによつてPLOS
膜２の硬化が完了する。
PLOS膜２の硬化が生じていることは、次の実
験結果から立証された。すなわち、円筒型プラズ
マエツチング（ガスはCF4−５％O2）での
PLOS、SiO2、PLOS＋SiO2のエツチレート比は
８：５：１となり、PLOS上にSiO2をスパツクす
ることによつてエツチレートが極端に小さく、つ
まり硬度が高くなつていることがわかる。尚、ス
パツタリングによるPLOSの硬化のメカニズムは
解明されていないが、スパツタリングの高エネル
ギによつてPLOS内でいわゆる架橋反応が行われ
るためと推考される。
験結果から立証された。すなわち、円筒型プラズ
マエツチング（ガスはCF4−５％O2）での
PLOS、SiO2、PLOS＋SiO2のエツチレート比は
８：５：１となり、PLOS上にSiO2をスパツクす
ることによつてエツチレートが極端に小さく、つ
まり硬度が高くなつていることがわかる。尚、ス
パツタリングによるPLOSの硬化のメカニズムは
解明されていないが、スパツタリングの高エネル
ギによつてPLOS内でいわゆる架橋反応が行われ
るためと推考される。
また、上記の高周波スパツタリングの場合、ス
パツタリング中の温度は最高260℃まで上がるが、
それでも従来の高温加熱硬化方法と比較すればず
つと低温である。更に、最近のマグネトロン型ス
パツタリング装置を用いれば一層低温での処理が
可能である。
パツタリング中の温度は最高260℃まで上がるが、
それでも従来の高温加熱硬化方法と比較すればず
つと低温である。更に、最近のマグネトロン型ス
パツタリング装置を用いれば一層低温での処理が
可能である。
発明の効果
以上のように本発明によれば、熱硬化性樹脂を
高温処理することなく硬化可能であり、従つて硬
化に伴うストレスを小さくすることができる。
高温処理することなく硬化可能であり、従つて硬
化に伴うストレスを小さくすることができる。
従つて本発明の方法をバブルメモリに適用すれ
ば誤動作の少ない高信頼性のバブルメモリを実現
可能である。尚、本発明はバブルメモリ以外の種
種の分野にも適用可能である。
ば誤動作の少ない高信頼性のバブルメモリを実現
可能である。尚、本発明はバブルメモリ以外の種
種の分野にも適用可能である。
第１図、第２図及び第３図は本発明の樹脂硬化
方法の一実施例の主要工程を示す図である。 １……基板、２……PLOS膜、３……シリコン
系無機絶縁物（または膜）。
方法の一実施例の主要工程を示す図である。 １……基板、２……PLOS膜、３……シリコン
系無機絶縁物（または膜）。
Claims (1)
- １ 熱硬化性シリコン系樹脂を硬化させる方法に
おいて、まず樹脂を基板に膜状に塗布し、次に比
較的低温でプレキユアを行つて樹脂膜中の溶剤を
蒸発させた後、該樹脂膜上にシリコン系無機絶縁
膜をスパツタリングで形成することにより該樹脂
の硬化反応を行わせることを特徴とする樹脂硬化
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11502983A JPS607962A (ja) | 1983-06-28 | 1983-06-28 | 樹脂硬化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11502983A JPS607962A (ja) | 1983-06-28 | 1983-06-28 | 樹脂硬化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS607962A JPS607962A (ja) | 1985-01-16 |
| JPH0337987B2 true JPH0337987B2 (ja) | 1991-06-07 |
Family
ID=14652453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11502983A Granted JPS607962A (ja) | 1983-06-28 | 1983-06-28 | 樹脂硬化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607962A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4800076A (en) * | 1987-03-13 | 1989-01-24 | Johnson & Johnson Consumer Products, Inc. | Skin care compositions |
| SG71877A1 (en) * | 1997-12-19 | 2000-04-18 | Johnson & Johnson Consumer | Novel powder compositions |
-
1983
- 1983-06-28 JP JP11502983A patent/JPS607962A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS607962A (ja) | 1985-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3985597A (en) | Process for forming passivated metal interconnection system with a planar surface | |
| JPS5850417B2 (ja) | 半導体装置の製造方法 | |
| JPS5843453A (ja) | ポリイミド材料の食刻方法 | |
| US4339526A (en) | Acetylene terminated, branched polyphenylene resist and protective coating for integrated circuit devices | |
| US3767490A (en) | Process for etching organic coating layers | |
| JPH0337987B2 (ja) | ||
| US4675985A (en) | Method for manufacturing a semiconductor memory device having a high radiation resistance | |
| JPH0444741B2 (ja) | ||
| CA2199347A1 (en) | Amorphous carbon film, formation process therof, and semiconductor device making use of the film | |
| JPH0143451B2 (ja) | ||
| US4289573A (en) | Process for forming microcircuits | |
| JPS5952840A (ja) | 半導体装置の製造方法 | |
| CN108470715B (zh) | 一种双层布线平坦化加工工艺 | |
| JPH01307227A (ja) | 微細加工方法 | |
| JPH09249851A (ja) | 高分子薄膜の低比誘電率化方法及び層間絶縁膜の形成方法 | |
| JPH0588540B2 (ja) | ||
| JPS61248529A (ja) | 樹脂層の製造方法 | |
| JPS62290139A (ja) | 耐熱樹脂組成物 | |
| JPS6138853B2 (ja) | ||
| JP3359080B2 (ja) | 耐酸性保護膜形成用塗布液及びそれを用いた半導体素子の製造方法 | |
| JPS62214578A (ja) | 磁気バブルメモリ素子の作製方法 | |
| JPS62188394A (ja) | 導電性フイルムおよびその製造方法 | |
| JPS59158531A (ja) | 半導体素子の表面安定化法 | |
| JPH03154006A (ja) | 有機光導波路 | |
| KR910006043B1 (ko) | 자외선을 이용한 포토레지스트 평탄화 공정방법 |