KR930020634A - 반도체장치의 소자분리방법 - Google Patents

반도체장치의 소자분리방법 Download PDF

Info

Publication number
KR930020634A
KR930020634A KR1019920004179A KR920004179A KR930020634A KR 930020634 A KR930020634 A KR 930020634A KR 1019920004179 A KR1019920004179 A KR 1019920004179A KR 920004179 A KR920004179 A KR 920004179A KR 930020634 A KR930020634 A KR 930020634A
Authority
KR
South Korea
Prior art keywords
trench
wide
opening
narrow
filling
Prior art date
Application number
KR1019920004179A
Other languages
English (en)
Other versions
KR950002190B1 (ko
Inventor
김윤기
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920004179A priority Critical patent/KR950002190B1/ko
Publication of KR930020634A publication Critical patent/KR930020634A/ko
Application granted granted Critical
Publication of KR950002190B1 publication Critical patent/KR950002190B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체장치의 소자분리방법에 관한 것으로, 반도체기판상에 산화저지막, 제1절연막, 제2절연막을 순차 적층시키는 공정; 상기 제1절연막 및 제2절연막을 선택적으로 식각하여 좁은 개구부와 넓은 개구부를 형성하는 공정; 상기 개구부의 내측벽에 스페이서를 형성하는 공정; 상기 스페이서를 마스크로 하여 반도체기판을 식각함으로써 좁은 트렌치와 넓은 트렌치를 형성하는 공정; 상기 트렌치내부를 열산화시켜 제1차 열산화막을 형성함으로써 좁은 트렌치의 내부를 매립시키고, 동시에 넓은 트렌치의 내부를 일부 매립시키는 공정; 그 내부의 일부가 상기 제1차 열산화막으로 매립된 넓은 트렌치의 내부를 산화가 가능한 제1물질층으로 채우는 공정; 및 상기 제1물질층의 상부를 산화시켜 제2차 열산화막을 형성하는 공정을 구비하여 이루어지는 것을 특징으로 한다.
따라서 본 발명의 소자분방법에 따라 제조된 반도체장치는 소자분리영역을 최소화함과 동시에 전기적인 특성이 우수하며 신뢰도가 매우 높다.

Description

반도체장치의 소자분리방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3a도 내지 제3g도는 본 발명의 방법에 따른 반도체장치의 소자분리영역을 형성하는 공정을 도시한 공정순서도.

Claims (18)

  1. 반도체기판상에 산화저지막, 제1절연막, 제2절연막을 순차적충시키는 공정;상기 제1절연막 및 제2절연막을 선택적으로 식각하여 좁은 개구부와 넓은 개구부를 형성하는 공정; 상기 개구부의 내측벽에 스페이서를 형성하는 공정; 상기 스페이서를 마스크로 하여 반도체기판을 식각함으로써 좁은 트렌치와 넓은 트렌치를 형성하는 공정; 상기 트렌치내부를 열산화시켜 제1차 열산화막을 형성함으로써 좁은 트렌치의 내부를 매립시키고, 동시에 넓은 트렌치의 내부를 일부 매립시키는 공정; 그 내부의 일부가 상기 제1차열산화막으로 매립된 넓은 트렌치의 내부를 산화가 가능한 제1물질층으로 채우는 공정; 및 상기 제1물질층의 상부를 산화시켜 제2차 열산화막을 형성하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체장치의 소자분리방법.
  2. 제1항에 있어서, 상기 좁은 개구부는 폭이 0.5㎛, 상기넓은 개구부는 0.9㎛인 것을 특징으로 하는 반도체장치의 소자분리방법.
  3. 제1항 또는 제2항에 있어서, 상기 좁은 개구부의 내측벽에 형성된 스페이서간의 간격은 0.3㎛, 상기 넓은 개구부의 내측벽에 형성된 스페이서간의 간격은 0.6㎛ 인것을 특징으로 하는 반도체장치의 소자분리방법.
  4. 제3항에 있어서, 상기 스페이서를 마스크로 하여 형성된 상기 좁은 트렌치와 넓은 트렌치 내부의 제1차열산화막의 두께는 1000Å 이상임을 특징으로 하는 반도체장치의 소자분리방법.
  5. 제4항에 있어서, 상기 넓은 트렌치 내부의 제2차 열산화막의 두께는 1000Å ~ 1500Å 정도임을 특징으로 하는 반도체장치의 소자분리방법.
  6. 제5항에 있어서, 상기 좁은 트렌치를 매립하여 형성된 소자분리영역은 0.35㎛, 상기 넓은 트렌치를 매립하여 형성된 소자분리영역은 0.8㎛ 정도임을 특징으로 하는 반도체장치의 소자분리방법.
  7. 제6항에 있어서, 상기소자분리영역은 64Mb급 반도체메모리소자에 적용함을 특징으로 하는 반도체장치의 소자분리방법.
  8. 제1항에 있어서, 상기 좁은 개구부는 폭이 0.4㎛, 상기 넓은 개구부는 0.6㎛인 것을 특징으로 하는 반도체장치의 소자분리방법.
  9. 제1항 또는 제8항에 있어서, 상기 좁은 개구부의 내측벽에 형성된 스페이서간의 간격은 0.1mm, 상기 넓은 개구부의 내측벽에 형성된 스페이서간의 간격은 0.4㎛인 것을 특징으로 하는 반도체장치의 소자분리방법.
  10. 제9항에 있어서, 상기 스페이서를 마스크로 하여 형성된 상기 좁은 트렌치와 넓은 트렌치 내부의 제1차열산화막의 두께는 1000Å 이상임을 특징으로 하는 반도체장치의 소자분리방법.
  11. 제10에 있어서, 상기 좁은 트렌치를 매립하여 형성된 소자분리영역은 0.25㎛, 상기 넓은 트렌치를 매립하여 형성된 소자분리영역은 0.5㎛ 정도임을 특징으로 하는 반도체장치의 소자분리방법.
  12. 제11항에 있어서, 상기 소자분리영역은 256Mb급 반도체 메모리소자에 적용함을 특징으로 하는 반도체장치의 소자분리방법.
  13. 제1항에 있어서, 상기 산화저지막은 옥시나이트라이드실리콘을 240Å 정도의 두께로 형성하여 이루어지는 것을 특징으로 하는 반도체장치의 소자분리방법.
  14. 제1항에 있어서, 상기 제1절연막은 실리콘나이트라이드를 1500Å 정도의 두께로 형성하여 이루어진 것을 특징으로 하는 반도체장치의 소자분리방법.
  15. 제1항에 있어서, 상기 제2절연막은 HTO를 1000Å 정도의 두께로 형성하여 이루어지는 것을 특징으로 하는 반도체장치의 소자분리방법.
  16. 제1항에 있어서, 상기 스페이서는 상기 개구부 형성후 결과를 전면에 실리콘나이트라이드를 2000Å 정도의 두께로 형성하고, 이어서 상기 실리콘나이트라이드에 대한 이방성식각을 실시함으로써 형성되는 것을 특징으로 하는 반도체장치의 소자분리방법.
  17. 제1항 또는 제15항에 있어서, 상기 제2절연막은 상기 트렌치 형성 공정후 제거됨을 특징으로 하는 반도체장치의 소자분리방법.
  18. 제1항에 있어서, 상기 제1물질층은 다결정실리콘인 것을 특징으로 하는 반도체장치의 소자분리방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920004179A 1992-03-13 1992-03-13 반도체장치의 소자분리방법 KR950002190B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920004179A KR950002190B1 (ko) 1992-03-13 1992-03-13 반도체장치의 소자분리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920004179A KR950002190B1 (ko) 1992-03-13 1992-03-13 반도체장치의 소자분리방법

Publications (2)

Publication Number Publication Date
KR930020634A true KR930020634A (ko) 1993-10-20
KR950002190B1 KR950002190B1 (ko) 1995-03-14

Family

ID=19330365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004179A KR950002190B1 (ko) 1992-03-13 1992-03-13 반도체장치의 소자분리방법

Country Status (1)

Country Link
KR (1) KR950002190B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100428805B1 (ko) * 2001-08-09 2004-04-28 삼성전자주식회사 트렌치 소자분리 구조체 및 그 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100428805B1 (ko) * 2001-08-09 2004-04-28 삼성전자주식회사 트렌치 소자분리 구조체 및 그 형성 방법
US6756654B2 (en) 2001-08-09 2004-06-29 Samsung Electronics Co., Ltd. Structure of trench isolation and a method of forming the same
US7160787B2 (en) 2001-08-09 2007-01-09 Samsung Electronics Co., Ltd. Structure of trench isolation and a method of forming the same

Also Published As

Publication number Publication date
KR950002190B1 (ko) 1995-03-14

Similar Documents

Publication Publication Date Title
KR940001352A (ko) 트렌치 소자분리막 제조방법
KR960043227A (ko) 디램(dram) 셀 및 그 제조 방법
KR970077504A (ko) 트렌치 분리구조를 구비한 반도체 장치 및 그 제조방법
KR970024305A (ko) 액정표시장치용 박막 트랜지스터 기판의 제조방법
KR930020634A (ko) 반도체장치의 소자분리방법
KR950021390A (ko) 반도체 소자의 소자분리막 형성 방법
KR920005296A (ko) 반도체 소자분리 제조방법
KR960026585A (ko) 반도체소자의 소자분리 산화막의 제조방법
KR970054431A (ko) 모스 트랜지스터 및 그 제조방법
KR930018690A (ko) 반도체장치의 제조방법
KR970072295A (ko) 반도체 소자의 격리막 형성방법
KR960026588A (ko) 반도체소자의 소자분리 방법
KR970003807A (ko) 도전층을 포함하는 소자분리구조를 갖는 반도체장치 및 그 제조방법
KR970053380A (ko) 반도체소자의 소자분리막 제조방법
KR960032673A (ko) 반도체 아이솔레이션 방법
KR940008096A (ko) 반도체장치의 제조방법
KR960026544A (ko) 반도체 소자의 소자간 분리층 형성방법
KR940010250A (ko) 반도체 장치 및 그의 제조방법
KR930017137A (ko) 반도체 장치의 소자분리방법
KR930011248A (ko) Soi 구조의 반도체 장치 제조방법
KR960026620A (ko) 보이드(Void)를 이용한 반도체 소자분리 방법
KR930003352A (ko) 트렌치 구조를 갖는 반도체 장치 및 그의 형성방법
KR970053423A (ko) 반도체 소자의 소자 분리 절연막 제조방법
KR970054243A (ko) 반도체 소자의 제조방법
KR930014885A (ko) 반도체 장치의 소자분리방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060207

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee