JPS63239842A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63239842A JPS63239842A JP12661187A JP12661187A JPS63239842A JP S63239842 A JPS63239842 A JP S63239842A JP 12661187 A JP12661187 A JP 12661187A JP 12661187 A JP12661187 A JP 12661187A JP S63239842 A JPS63239842 A JP S63239842A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- groove
- etching
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000005530 etching Methods 0.000 claims abstract description 28
- 239000004020 conductor Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 9
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 abstract description 3
- 230000005260 alpha ray Effects 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関する。
従来、この種の半導体装置の製造方法は、半導体基板上
に形成された絶縁膜の上に金属層を被着した後に１所定
のパターンのホトレジスト膜ヲ形成し、これをｉスフと
してプラズマ等を利用したドライエ、チングやリン酸等
を用いたウェットエ、チング會用いて金属層の不要な部
分を除去することによシパターンニングして、配線層を
形成していた。
に形成された絶縁膜の上に金属層を被着した後に１所定
のパターンのホトレジスト膜ヲ形成し、これをｉスフと
してプラズマ等を利用したドライエ、チングやリン酸等
を用いたウェットエ、チング會用いて金属層の不要な部
分を除去することによシパターンニングして、配線層を
形成していた。
上述した従来の半導体装置の製造方法では、金属層を絶
縁膜の上に形成した後、所定のパターンのホトレジスト
膜を形成してこれをマスクとして金属層の不要の部分を
除去してパターニングを行い配線層を形成するので、金
属層の不要な部分を除去するために特殊なエツチングガ
スや特別なエツチング方法を必要としたシあるいは光や
α線等の宇宙線の影響による特性変動を防止するために
遮光膜や遮へい膜を新たに形成しなければならないとい
う欠点がある。
縁膜の上に形成した後、所定のパターンのホトレジスト
膜を形成してこれをマスクとして金属層の不要の部分を
除去してパターニングを行い配線層を形成するので、金
属層の不要な部分を除去するために特殊なエツチングガ
スや特別なエツチング方法を必要としたシあるいは光や
α線等の宇宙線の影響による特性変動を防止するために
遮光膜や遮へい膜を新たに形成しなければならないとい
う欠点がある。
本発明の目的は、特殊なエツチングガスや特別なエツチ
ング方法を使わずに配線層を形成出来しかも新たな製造
工程を追加せずに光やα線等の宇重線の影響を防止でき
る半導体装置の製造方法を提供することにある。
ング方法を使わずに配線層を形成出来しかも新たな製造
工程を追加せずに光やα線等の宇重線の影響を防止でき
る半導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、半導体基板上に絶縁
膜を形成する工程、選択的エツチングによって前記絶縁
膜に所定のパターンの溝を形成する工程及び前記絶縁膜
の上に導体層を形成する工程を含み、前記絶縁膜の前記
溝底面上及び前記溝を除く表面上に七〇それ互いに絶縁
された前記導体層からなる第１及び第２の導体層を形成
して成る。
膜を形成する工程、選択的エツチングによって前記絶縁
膜に所定のパターンの溝を形成する工程及び前記絶縁膜
の上に導体層を形成する工程を含み、前記絶縁膜の前記
溝底面上及び前記溝を除く表面上に七〇それ互いに絶縁
された前記導体層からなる第１及び第２の導体層を形成
して成る。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例を説明するための半導体
チ、ブの断面図である。
チ、ブの断面図である。
これは、先ず、第１図の半導体基板１上に絶縁膜２を形
成する。
成する。
次に、所定のパターンのホトレジスト膜ヲ絶縁１１１２
の上に形成してこれをマスクとして、先ず、プラズマを
利用した異方性のエツチングで所定の深さまでエツチン
グする。この時に出来た絶縁膜２の側面４はほぼホトレ
ジスト膜のパターン通りになっている。
の上に形成してこれをマスクとして、先ず、プラズマを
利用した異方性のエツチングで所定の深さまでエツチン
グする。この時に出来た絶縁膜２の側面４はほぼホトレ
ジスト膜のパターン通りになっている。
次に１今度は等方性エツチングを行ない絶縁膜２の側面
に＜ ｉｔみ５を形成する。
に＜ ｉｔみ５を形成する。
次に、異方性のエツチングを再び行ない所定のパターン
の溝を形成する。
の溝を形成する。
最後に、ホトレジスト膜を除去して金属を被着すると、
金属層３からなる配線が形成される。この時には勿論絶
縁膜の溝以外の部分にも金属層３′は残る。
金属層３からなる配線が形成される。この時には勿論絶
縁膜の溝以外の部分にも金属層３′は残る。
ただし、絶縁膜２の側面のくほみ５は金属層３及び３′
を完全に分離する重要な役目を果している。
を完全に分離する重要な役目を果している。
第２図は本発明の第２の実施例を説明するための断面図
である。
である。
この実施例では、先ず、半導体基板１上に絶縁膜２′を
形成し、更に、絶縁膜２′とエツチング速度の異なる絶
縁膜８及び９を順次形成する。
形成し、更に、絶縁膜２′とエツチング速度の異なる絶
縁膜８及び９を順次形成する。
次に、絶縁膜９の上に所定のパターンのホトレジスト膜
を形成し、これをマスクとして、先ず、異方性のエツチ
ングを行い絶縁膜９を除去して側面６を露出する。
を形成し、これをマスクとして、先ず、異方性のエツチ
ングを行い絶縁膜９を除去して側面６を露出する。
次に、等方性のエツチングによって絶縁膜８を除去して
くほみ７を形成する。
くほみ７を形成する。
次に、異方性のエツチングによって、絶縁膜２′の表面
部分を除去する。
部分を除去する。
最後に、ホトレジストの除去して金属を被着すれば、互
いに分離された金属層３及び３′が形成される。
いに分離された金属層３及び３′が形成される。
この第２の実施例では、エツチング速度の異なる絶縁膜
を積層するので、第１の実施例よりは、くぼみのある溝
を形成し易い。
を積層するので、第１の実施例よりは、くぼみのある溝
を形成し易い。
又、この実施例では、絶縁膜上に形成する導体層を金属
層としたが、勿論、溝によって絶縁分離出来れば他の物
質からなる導体層でも良い。
層としたが、勿論、溝によって絶縁分離出来れば他の物
質からなる導体層でも良い。
又、この実施例では、溝の深さが絶縁膜の膜厚よシも浅
くなっているが、膜厚以上に深く形成して本よい。
くなっているが、膜厚以上に深く形成して本よい。
第３図は本発明の第３の実施例の縦断面図である。
まず第３図の半導体基板ｌｌ上に絶縁膜１２を設ける。
次に絶縁膜１２とはエツチングレート等性質の違う絶縁
膜１６を設ける。次に所望の金属配線層パターンを形成
する為に既存の写真蝕刻技術を用いて絶縁膜１６のエツ
チングを行なう。次に同一のエツチングガス、同一のエ
ツチング液によシ、絶縁＠１２をエツチングしてくぼみ
１５を形成する。この時、絶縁膜１６と１２のエツチン
グは違うエツチングガス、違うエツチング液を用いても
何らさしつかえない。
膜１６を設ける。次に所望の金属配線層パターンを形成
する為に既存の写真蝕刻技術を用いて絶縁膜１６のエツ
チングを行なう。次に同一のエツチングガス、同一のエ
ツチング液によシ、絶縁＠１２をエツチングしてくぼみ
１５を形成する。この時、絶縁膜１６と１２のエツチン
グは違うエツチングガス、違うエツチング液を用いても
何らさしつかえない。
その後、金属導電性膜を被着すると、金属配線層１３が
出来上る。
出来上る。
第４図は本発明の第４の実施例の縦断面図である。
第３の実施例と同様にまず半導体基板１１上に絶縁膜１
２を設ける。次に所望の金属配線層パターンを形成する
為に既存の写真蝕刻技術を用いて、絶縁物１２のエツチ
ングを行なう。この時にプラズマ等を利用した異方性エ
ツチング、等方性エツチングの組み合わせにより、図の
様なくぼみ１５全形成してから、金属導電性膜を被着す
ると、金属配線層１３が出来上る。１４は異方性エツチ
ングによる絶縁膜１２の側壁である。
２を設ける。次に所望の金属配線層パターンを形成する
為に既存の写真蝕刻技術を用いて、絶縁物１２のエツチ
ングを行なう。この時にプラズマ等を利用した異方性エ
ツチング、等方性エツチングの組み合わせにより、図の
様なくぼみ１５全形成してから、金属導電性膜を被着す
ると、金属配線層１３が出来上る。１４は異方性エツチ
ングによる絶縁膜１２の側壁である。
第５図は本発明の第５の実施例の縦断面図である。
第３の実施例と同様にまず半導体基板１１上に絶縁膜」
２を設ける。次に所望の金属配線層パターンを形成する
為に、既存の写真蝕刻技術を用いて絶縁物１２のエツチ
ングを行なう。この時、金属被着膜１３の厚さよりずっ
と深いエツチングを行なって、金属４電性膜を被着すれ
ば、金属配線層が出来上る。
２を設ける。次に所望の金属配線層パターンを形成する
為に、既存の写真蝕刻技術を用いて絶縁物１２のエツチ
ングを行なう。この時、金属被着膜１３の厚さよりずっ
と深いエツチングを行なって、金属４電性膜を被着すれ
ば、金属配線層が出来上る。
以上説明した様に本発明は、絶縁膜に所定のパターンの
溝を形成して、その溝に配線層を形成するので、製造工
程を非常に簡略化して製造歩留りを向上すると共に金属
層等からなる導体層により光やα線等の宇宙線から半導
体装置ヲ遮へいして信頼性も向上するという効果がある
。
溝を形成して、その溝に配線層を形成するので、製造工
程を非常に簡略化して製造歩留りを向上すると共に金属
層等からなる導体層により光やα線等の宇宙線から半導
体装置ヲ遮へいして信頼性も向上するという効果がある
。
第１図及び第２図は本発明の第１及び第２の実施例を説
明するための半導体チップの断面図である。第３図、第
４図及び第５図はそれぞれ本発明の第３．第４及び第５
の実施例を説明する断面図である。 １ 、１１−−°−°半導体基板、２ 、２’ 、 １
２・・・・・・絶縁膜、３ 、３’ 、 １３・・・・
・・金属層、４，１４・・・・・・側面、５ 、１５−
−−−−− ＜ぼみ、６，１６・・・・・・側面、７・
・・・・・くほみ、８・・・・・・絶縁膜、９・・・・
・・絶縁膜。 文Ｌ ・ ４ ・ン・ 化１人 弁１士 内 原 −、′）躬 ／ 図 躬３図 菊 ４ 図 躬６図
明するための半導体チップの断面図である。第３図、第
４図及び第５図はそれぞれ本発明の第３．第４及び第５
の実施例を説明する断面図である。 １ 、１１−−°−°半導体基板、２ 、２’ 、 １
２・・・・・・絶縁膜、３ 、３’ 、 １３・・・・
・・金属層、４，１４・・・・・・側面、５ 、１５−
−−−−− ＜ぼみ、６，１６・・・・・・側面、７・
・・・・・くほみ、８・・・・・・絶縁膜、９・・・・
・・絶縁膜。 文Ｌ ・ ４ ・ン・ 化１人 弁１士 内 原 −、′）躬 ／ 図 躬３図 菊 ４ 図 躬６図
Claims (1)
- 半導体基板上に絶縁膜を形成する工程、選択的エッチ
ングによって前記絶縁膜に所定のパターンの溝を形成す
る工程及び前記絶縁膜の上に導体層を形成する工程を含
み、前記絶縁膜の前記溝底面上及び前記溝を除く表面上
にそれぞれ互いに絶縁された前記導体層からなる第１及
び第２の導体層を形成することを特徴とする半導体装置
の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61-264280 | 1986-11-05 | ||
| JP26428086 | 1986-11-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63239842A true JPS63239842A (ja) | 1988-10-05 |
Family
ID=17400973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12661187A Pending JPS63239842A (ja) | 1986-11-05 | 1987-05-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63239842A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012209441A (ja) * | 2011-03-30 | 2012-10-25 | Oki Electric Ind Co Ltd | 高密度配線構造及びその製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5370688A (en) * | 1976-12-06 | 1978-06-23 | Toshiba Corp | Production of semoconductor device |
| JPS5730345A (en) * | 1980-07-31 | 1982-02-18 | Seiko Epson Corp | Semiconductor device |
| JPS5893348A (ja) * | 1981-11-30 | 1983-06-03 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6149439A (ja) * | 1984-08-17 | 1986-03-11 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS6149438A (ja) * | 1984-08-17 | 1986-03-11 | Matsushita Electronics Corp | 半導体装置 |
-
1987
- 1987-05-22 JP JP12661187A patent/JPS63239842A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5370688A (en) * | 1976-12-06 | 1978-06-23 | Toshiba Corp | Production of semoconductor device |
| JPS5730345A (en) * | 1980-07-31 | 1982-02-18 | Seiko Epson Corp | Semiconductor device |
| JPS5893348A (ja) * | 1981-11-30 | 1983-06-03 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6149439A (ja) * | 1984-08-17 | 1986-03-11 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS6149438A (ja) * | 1984-08-17 | 1986-03-11 | Matsushita Electronics Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012209441A (ja) * | 2011-03-30 | 2012-10-25 | Oki Electric Ind Co Ltd | 高密度配線構造及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61260656A (ja) | 半導体装置およびその製造方法 | |
| JPS5836508B2 (ja) | 半導体装置の製造方法 | |
| TW522512B (en) | Forming method of dual-oxide structure in trench bottom portion | |
| JPS63239842A (ja) | 半導体装置の製造方法 | |
| JPS5669843A (en) | Manufacture of semiconductor device | |
| JP2767104B2 (ja) | 半導体装置の製造方法 | |
| JPS60236244A (ja) | 半導体装置の製造方法 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| JPS62247549A (ja) | 半導体装置の製造方法 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| KR100370120B1 (ko) | 콘택 형성 방법 | |
| JPS5815249A (ja) | コンタクトホ−ル形成法 | |
| JPS60253255A (ja) | 半導体装置 | |
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPH079933B2 (ja) | 半導体装置の製造方法 | |
| JPS61263138A (ja) | 半導体装置の製造方法 | |
| JPH0415925A (ja) | 半導体装置の製造方法 | |
| JPS5696845A (en) | Manufacture of semiconductor device | |
| JPS6046049A (ja) | 半導体装置の製造方法 | |
| JPS5841775B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS62113466A (ja) | 半導体記憶装置の製造方法 | |
| JPS62133733A (ja) | 半導体集積回路装置 | |
| JPS6149439A (ja) | 半導体装置の製造方法 |