JPS61260656A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS61260656A JPS61260656A JP61105012A JP10501286A JPS61260656A JP S61260656 A JPS61260656 A JP S61260656A JP 61105012 A JP61105012 A JP 61105012A JP 10501286 A JP10501286 A JP 10501286A JP S61260656 A JPS61260656 A JP S61260656A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- insulating layer
- electrodes
- contact window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 7
- 230000007797 corrosion Effects 0.000 claims description 5
- 238000005260 corrosion Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 239000002184 metal Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 4
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- HKIOYBQGHSTUDB-UHFFFAOYSA-N folpet Chemical compound C1=CC=C2C(=O)N(SC(Cl)(Cl)Cl)C(=O)C2=C1 HKIOYBQGHSTUDB-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66946—Charge transfer devices
- H01L29/66954—Charge transfer devices with an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は導電層上に位置し、かつ絶縁壁を有するみぞで
互いに分離する実質的に平行な電極ストリップからなる
多数の第１電極からなり、これらのみぞに第１電極と同
一平面上の中間第２電極を構成する導電性材料を充填し
て構成された半導体装置に関する。
互いに分離する実質的に平行な電極ストリップからなる
多数の第１電極からなり、これらのみぞに第１電極と同
一平面上の中間第２電極を構成する導電性材料を充填し
て構成された半導体装置に関する。
更に、本発明はかかる半導体装置の製造方法に関する。
上述する種類の半導体装置は特開昭５５−８００８号公
報に記載されている。
報に記載されている。
上述する種類の電極システムを有する半導体装置は電荷
結合半導体装置（「電荷結合装置」と称され、ｒＣＣＤ
’ｓ Ｊで示すことができる）に限らず、実際的に多方
面にわたって使用されている。
結合半導体装置（「電荷結合装置」と称され、ｒＣＣＤ
’ｓ Ｊで示すことができる）に限らず、実際的に多方
面にわたって使用されている。
上記電極システムは高い充電密度の集積回路に用いられ
、この結果として構成しやすく、このために電極をでき
る限り狭くでき、かつ互いにできるだけ接近させて位置
することができる。上述する既知の構造においては、例
えば「第１」電極と「第２」電極との間の間隔を２個の
隣接する「第１」電極間のみぞの酸化物壁の厚さで定め
られている。
、この結果として構成しやすく、このために電極をでき
る限り狭くでき、かつ互いにできるだけ接近させて位置
することができる。上述する既知の構造においては、例
えば「第１」電極と「第２」電極との間の間隔を２個の
隣接する「第１」電極間のみぞの酸化物壁の厚さで定め
られている。
しかしながら、互いに極めて接近させて位置する上述す
る狭い電極を使用できるようにするためには、かかる電
極を接触できるようにする必要がある。このことは、一
般に電極上に存在する絶縁層における接触窓を介して種
々の電極に接触する金属トランクによって作用させる。
る狭い電極を使用できるようにするためには、かかる電
極を接触できるようにする必要がある。このことは、一
般に電極上に存在する絶縁層における接触窓を介して種
々の電極に接触する金属トランクによって作用させる。
しかしながら、実際上、上述する極めて狭い電極の場合
には、接触窓を設けることができず、このために隣接電
極を重ねることができない。
には、接触窓を設けることができず、このために隣接電
極を重ねることができない。
本発明は上述する問題点を解決することを目的とし、本
発明は、重ねる接触窓マスクを重なりが分離電極の作動
に影響を与えないように使用できることを確めたことに
基づくものである。
発明は、重ねる接触窓マスクを重なりが分離電極の作動
に影響を与えないように使用できることを確めたことに
基づくものである。
本発明の半導体装置は、第１電極を第１絶縁層で覆い、
かつ少なくとも１つの第２電極の部分に重なる第１接触
窓を介して接触させ、前記第２電極を前記第１絶縁層よ
り薄い第２絶縁層で覆い、およびそこに設けられる第２
絶縁窓を介して接触させ、かつ隣接する第１電極におい
て絶縁層で制限し、各第２電極がその第２接触窓とそれ
に重なる隣接する第１電極上の第１接触窓との間に、お
よびこれらの第１接触窓の間に少なくとも１つの中断（
ｉ ｎ ｔｅｒｒｕｐ ｔｒｏｎ）を示すように構成し
たことを特徴とする。
かつ少なくとも１つの第２電極の部分に重なる第１接触
窓を介して接触させ、前記第２電極を前記第１絶縁層よ
り薄い第２絶縁層で覆い、およびそこに設けられる第２
絶縁窓を介して接触させ、かつ隣接する第１電極におい
て絶縁層で制限し、各第２電極がその第２接触窓とそれ
に重なる隣接する第１電極上の第１接触窓との間に、お
よびこれらの第１接触窓の間に少なくとも１つの中断（
ｉ ｎ ｔｅｒｒｕｐ ｔｒｏｎ）を示すように構成し
たことを特徴とする。
自動配列（ｓｅｌｆ −Ａｌｉｇｎｅｄ）第２接触窓に
関連する「第２１電極における上記中断によって、重ね
る第１接触窓を第１電極と第２電極との間に、または２
個の順次の第１および第２電極間に短終回路を生じさせ
ることを回避できると共に、これにもかかわらず電極の
幅より大きい有効な寸法を有するマスクを接触窓の形成
に用いることができる。
関連する「第２１電極における上記中断によって、重ね
る第１接触窓を第１電極と第２電極との間に、または２
個の順次の第１および第２電極間に短終回路を生じさせ
ることを回避できると共に、これにもかかわらず電極の
幅より大きい有効な寸法を有するマスクを接触窓の形成
に用いることができる。
「第１」接触窓は隣接する第２電極の１つと重ねること
ができ、これらの電極の他の電極と重ならないようにす
る。
ができ、これらの電極の他の電極と重ならないようにす
る。
更に、本発明は上述する半導体装置を製造する極めて効
果的な方法に関する。本発明の方法はみぞで互いに分離
した多数の平行なストリップ形状の第１電極を導電層上
に設け；これらの第１電極およびみぞ壁を絶縁層で覆い
；この結果この積層体全体に絶縁層を設け、次いでこれ
らの絶縁層の部分がみぞ内にだけ残留するようになるま
で腐食し、これらの部分により中間第２電極を形成し；
多数の中断を各第２電極に腐食により形成し、および第
２電極に第１電極上の絶縁層より薄い絶縁層を設け；マ
スクを介して、自動配列第２接触窓を各第２電極上に前
記薄い絶縁層から離し腐食することによって形成し：お
よび他のマスクを介して、隣接する第２電極の少なくと
も１つの部分に重なる第１接触窓を各第１電極上に第１
電極に存在する絶縁層から離して腐食することにより形
成し、接触窓を配置し、このためにすべての２つの重な
りの間の、および１つ重なりと第２接触窓との間の各第
２電極が前記中断の１つを示すようにすることを特徴と
する。
果的な方法に関する。本発明の方法はみぞで互いに分離
した多数の平行なストリップ形状の第１電極を導電層上
に設け；これらの第１電極およびみぞ壁を絶縁層で覆い
；この結果この積層体全体に絶縁層を設け、次いでこれ
らの絶縁層の部分がみぞ内にだけ残留するようになるま
で腐食し、これらの部分により中間第２電極を形成し；
多数の中断を各第２電極に腐食により形成し、および第
２電極に第１電極上の絶縁層より薄い絶縁層を設け；マ
スクを介して、自動配列第２接触窓を各第２電極上に前
記薄い絶縁層から離し腐食することによって形成し：お
よび他のマスクを介して、隣接する第２電極の少なくと
も１つの部分に重なる第１接触窓を各第１電極上に第１
電極に存在する絶縁層から離して腐食することにより形
成し、接触窓を配置し、このためにすべての２つの重な
りの間の、および１つ重なりと第２接触窓との間の各第
２電極が前記中断の１つを示すようにすることを特徴と
する。
次に、本発明を添付図面に基づいて説明する。
添付図面は正しい寸法で示しておらず、特に厚さ方向の
寸法を拡大して示している。各図面において、相当する
部分は同じ符号で示している。
寸法を拡大して示している。各図面において、相当する
部分は同じ符号で示している。
第１図は本発明の半導体装置の平面を示しており、第２
． ３． ４および５図は第１図のｎ−ｎ、■−■、Ｉ
Ｖ−ＴＶおよび■−■線上の断面を示している。
． ３． ４および５図は第１図のｎ−ｎ、■−■、Ｉ
Ｖ−ＴＶおよび■−■線上の断面を示している。
本発明の装置は多数の第１電極１および多数の第２電極
２から構成されている（第１図）。電極１は、絶縁層３
上に位置し、かつ絶縁壁５を有するみぞ４によって互い
に分離されている実際的に平行なシリコン スプリット
からなる。みぞ４には第１電極と同一平面上にある中間
第２電極２を形成するシリコンを充填する（第２．４お
よび５図）。
２から構成されている（第１図）。電極１は、絶縁層３
上に位置し、かつ絶縁壁５を有するみぞ４によって互い
に分離されている実際的に平行なシリコン スプリット
からなる。みぞ４には第１電極と同一平面上にある中間
第２電極２を形成するシリコンを充填する（第２．４お
よび５図）。
本発明においては、「第１」電極１を絶縁層６で覆って
いる（この絶縁層６は同じ材料のすべての電極１上に設
ける必要がない）。更に、電極１は少なくとも１個の「
第２」電極２と（この例では、２個の隣接する電極２）
と重なる第１接触窓７を介して接触させている（第１お
よび４図）。
いる（この絶縁層６は同じ材料のすべての電極１上に設
ける必要がない）。更に、電極１は少なくとも１個の「
第２」電極２と（この例では、２個の隣接する電極２）
と重なる第１接触窓７を介して接触させている（第１お
よび４図）。
第２電極２は隣接する「第１」電極上の絶縁層５および
６により結合する「第２」接触窓８を介して接触しく第
２図）、このために少なくとも横方向に自動配列するこ
とができる。第１図においてシリコンを接触窓内におい
て曝される区域を斜線を付して示している。
６により結合する「第２」接触窓８を介して接触しく第
２図）、このために少なくとも横方向に自動配列するこ
とができる。第１図においてシリコンを接触窓内におい
て曝される区域を斜線を付して示している。
更に、本発明において、中断（第１図）を第２電極に形
成しく第２図）、各第２電極２はその接触窓８と隣接す
る「第１」電極１上の重なる接触窓７との間、およびこ
れらの「第１」接触窓７間における少なくとも１つの中
断９を示している（第３図）。
成しく第２図）、各第２電極２はその接触窓８と隣接す
る「第１」電極１上の重なる接触窓７との間、およびこ
れらの「第１」接触窓７間における少なくとも１つの中
断９を示している（第３図）。
電極２における中断のこの配置により、窓７による重な
りを介して短絡回路が隣接する電極間に生ずるのを回避
すると共に、各電極にはクロック電圧源（図に示してな
い）に接続する金属トラック（ＩＯＡ 、 ｌ０Ｂ）へ
の接続を形成する単一接触窓が設けられる（第１．２お
よび４図）。
りを介して短絡回路が隣接する電極間に生ずるのを回避
すると共に、各電極にはクロック電圧源（図に示してな
い）に接続する金属トラック（ＩＯＡ 、 ｌ０Ｂ）へ
の接続を形成する単一接触窓が設けられる（第１．２お
よび４図）。
装置の作動部分（ａｃｔｉｖｅ ｐａｒｔ） 、この場
合、電荷結合半導体装置またはＣＣＤレジスターを点線
１１上に配置する（第１図）。勿論、中断は接触窓８と
この作動区域（ａｃｔｉｖｅ ｒｅｇｉｏｎ）との間の
電極２には存在させない。第５図は第１図の■−■線上
のＣＣＤ レジスターの作動区域の断面を示しており、
この例において「第１」電極１は電荷蓄積（ｃｈａｒｇ
ｅｓｔｏｒａｇｅ）として作用し、および「第２」電極
２はトランスクァー電極として作用する（逆にすること
もできる）。酸化物層３は第２．３および４図に示す断
面におけるよりこの作動部分において薄くする。
合、電荷結合半導体装置またはＣＣＤレジスターを点線
１１上に配置する（第１図）。勿論、中断は接触窓８と
この作動区域（ａｃｔｉｖｅ ｒｅｇｉｏｎ）との間の
電極２には存在させない。第５図は第１図の■−■線上
のＣＣＤ レジスターの作動区域の断面を示しており、
この例において「第１」電極１は電荷蓄積（ｃｈａｒｇ
ｅｓｔｏｒａｇｅ）として作用し、および「第２」電極
２はトランスクァー電極として作用する（逆にすること
もできる）。酸化物層３は第２．３および４図に示す断
面におけるよりこの作動部分において薄くする。
第２，４および５図において、窒化珪素層１２および酸
化珪素層１３を示している。これらの層は構造に対して
必須要件ではないが、しかしこれらの層は、特に第６〜
１０図に示す装置の製造に使用されている。
化珪素層１３を示している。これらの層は構造に対して
必須要件ではないが、しかしこれらの層は、特に第６〜
１０図に示す装置の製造に使用されている。
例えば酸化珪素の絶縁層３は、例えば５Ｘ１０１４原子
／ｃｍ２のドープ濃度を有するｐ・型導電性シリコン基
体上に形成する（この事は基体上に成長するエピタキシ
アル層にすることができる）。装置の作動区域の外部に
、さら（ｃｏｕｎ ｔｅｒｓｕｎｋ）酸化物層（ＬＯＧ
Ｏ３）を選択的酸化によって得ることができる。この層
に、約０．５ μｍの厚さのシリコン層を堆積する。こ
のシリコン層は普通の手段により約２μｍの相互間隔を
もってストリップ１に細分し、次いでこれらのストリッ
プに酸化物層６を、例えば熱酸化によって設ける。次い
で、シリコンストリプ１を互いに分離するみぞ４の壁を
酸化物層５で被覆する（第６図）。
／ｃｍ２のドープ濃度を有するｐ・型導電性シリコン基
体上に形成する（この事は基体上に成長するエピタキシ
アル層にすることができる）。装置の作動区域の外部に
、さら（ｃｏｕｎ ｔｅｒｓｕｎｋ）酸化物層（ＬＯＧ
Ｏ３）を選択的酸化によって得ることができる。この層
に、約０．５ μｍの厚さのシリコン層を堆積する。こ
のシリコン層は普通の手段により約２μｍの相互間隔を
もってストリップ１に細分し、次いでこれらのストリッ
プに酸化物層６を、例えば熱酸化によって設ける。次い
で、シリコンストリプ１を互いに分離するみぞ４の壁を
酸化物層５で被覆する（第６図）。
また、全体を０．５μｍの厚さの第２シリコン層２１で
被覆する（第７図）。この層２１上に、出来るだけ平坦
なフォトレジスト面を得るために、約２００°Ｃで焼墨
する約１．３μｍ厚さのフォトレジスト層２２を設ける
。次いで、最終フォトレジスト面のディスレへリング（
ｄｉｓｌｅｖｅｌｌｉｎｇ）を約４０ｎｍにする。
被覆する（第７図）。この層２１上に、出来るだけ平坦
なフォトレジスト面を得るために、約２００°Ｃで焼墨
する約１．３μｍ厚さのフォトレジスト層２２を設ける
。次いで、最終フォトレジスト面のディスレへリング（
ｄｉｓｌｅｖｅｌｌｉｎｇ）を約４０ｎｍにする。
一般に、シリコン層１および２１を多結晶質にするが、
ともかく単結晶質にはしない。
ともかく単結晶質にはしない。
次いで、フォトレジスト層２２をシリコン ストリップ
ｌ上において全く見えなくなるまで腐食する。この事は
、例えばＣＦ、 、 ＣＨＦ、 、 Ｏ７およびＡｒの
混合物中でプラズマ−エツチングすることによって達成
できる。これにより第８図に示す状態が得られる。
ｌ上において全く見えなくなるまで腐食する。この事は
、例えばＣＦ、 、 ＣＨＦ、 、 Ｏ７およびＡｒの
混合物中でプラズマ−エツチングすることによって達成
できる。これにより第８図に示す状態が得られる。
シリコン層２１の、およびフォトレジスト層２２の残留
部分の実際的に平坦な全体表面を、更に最終的に第９図
に示す状態が得られるまで第２腐食工程で腐食し、第２
シリコン層２１の部分２のみを絶縁シリコン ストリッ
プ１間に残留させる。この第２腐食工程は、例えばＣＣ
］４プラズマにおいて約８０Ｐａ （６００ミリトル）
圧力および５５０Ｗの電力でプラズマ エツチングする
ことによって行なうことができる。最後に、かようにし
て得られた第２電極に薄い酸化物層２３を光熱酸化（Ｌ
ｉｇｈｔ ｔｈｅｒｍａｌｏｘ ｉｄａ ｔ １ｏｎ）
によって設ける（第１０図）。
部分の実際的に平坦な全体表面を、更に最終的に第９図
に示す状態が得られるまで第２腐食工程で腐食し、第２
シリコン層２１の部分２のみを絶縁シリコン ストリッ
プ１間に残留させる。この第２腐食工程は、例えばＣＣ
］４プラズマにおいて約８０Ｐａ （６００ミリトル）
圧力および５５０Ｗの電力でプラズマ エツチングする
ことによって行なうことができる。最後に、かようにし
て得られた第２電極に薄い酸化物層２３を光熱酸化（Ｌ
ｉｇｈｔ ｔｈｅｒｍａｌｏｘ ｉｄａ ｔ １ｏｎ）
によって設ける（第１０図）。
第１図に示す中断９を「第２」電極に腐食する。
次いで、全体に窒化珪素層２１を設け、この上に第５図
から明らかなように通常の技術により酸化珪素層１３を
形成する（第５図はＣＣＤ レジスターの「作動」部分
の断面を示しており、酸化物層３は薄く示されている）
。
から明らかなように通常の技術により酸化珪素層１３を
形成する（第５図はＣＣＤ レジスターの「作動」部分
の断面を示しており、酸化物層３は薄く示されている）
。
開孔を接触窓を形成するために複合層１２＋１３に腐食
により形成する。第１フオトレジスト マスクにより最
初、開口を酸化珪素層１３に形成し、次いで、第２電極
２上の窒化珪素層に設け、これらの開口を隣接する第１
電極上に出来るだけ遠くに延在させる。この結果、電極
２上の薄い酸化物２３をデープエソチング（ｄｉｐｅｔ
ｃｈｉｎｇ）工程で除去し、電極１上の厚い酸化物５お
よび６を大部分維持させる。それ故、自動配列接触窓を
電極２上に形成し、この窓を電極２より厚い幅のマスク
により酸化物５および６で制限する。この状態を第２図
に示しており、また電極２と接触する金属トラック１０
Ａを示している。
により形成する。第１フオトレジスト マスクにより最
初、開口を酸化珪素層１３に形成し、次いで、第２電極
２上の窒化珪素層に設け、これらの開口を隣接する第１
電極上に出来るだけ遠くに延在させる。この結果、電極
２上の薄い酸化物２３をデープエソチング（ｄｉｐｅｔ
ｃｈｉｎｇ）工程で除去し、電極１上の厚い酸化物５お
よび６を大部分維持させる。それ故、自動配列接触窓を
電極２上に形成し、この窓を電極２より厚い幅のマスク
により酸化物５および６で制限する。この状態を第２図
に示しており、また電極２と接触する金属トラック１０
Ａを示している。
他のフォトレジスト マスクにより、開口を層１２およ
び１３を第１電極１上の層１２および１３に形成し、こ
れらの開口を隣接する電極２上に延在させる。窒化珪素
層１２を腐食除去した後、酸化物６を電極１から腐食除
去する。勿論、マスク孔内の隣接する電極２上の薄い酸
化物２３も除去される。この状態を第４図に示しており
、また電極１に接触する金属トラックＩＯＢを示してい
る。
び１３を第１電極１上の層１２および１３に形成し、こ
れらの開口を隣接する電極２上に延在させる。窒化珪素
層１２を腐食除去した後、酸化物６を電極１から腐食除
去する。勿論、マスク孔内の隣接する電極２上の薄い酸
化物２３も除去される。この状態を第４図に示しており
、また電極１に接触する金属トラックＩＯＢを示してい
る。
金属トランクＩＯＢは電極１および隣接する電極２と互
いに短絡回路を形成するけれども、この事は本発明にお
いて設けられる電極２の中断により半導体装置の作動区
域内の電極ｌおよび２の電位に影響を与えることがない
。それ故、「第１」電極１−１−の接触窓はこれらの電
極の巾より大きいｒｌｌを有するマスクで形成すること
ができる。
いに短絡回路を形成するけれども、この事は本発明にお
いて設けられる電極２の中断により半導体装置の作動区
域内の電極ｌおよび２の電位に影響を与えることがない
。それ故、「第１」電極１−１−の接触窓はこれらの電
極の巾より大きいｒｌｌを有するマスクで形成すること
ができる。
窒化珪素層１２および酸化珪素層１３は、必要に応じて
酸化物層６および２３のそれぞれの上に直接にフォトレ
ジスト マスクを設けることによって省くことができる
。これら酸化物層および特に層２３は非常に薄いから、
破壊または短絡回路の危険がある。この危険は付加酸化
珪素層１３をもうけることによって減少することができ
る。窒化珪素層１２（または酸化珪素に対して選択的に
腐食できる他の層）を存在することは酸化珪素層１３の
腐食中エツチング ストッパーとして望ましい。層１２
、１３および２３は酸化物および窒化物層の他の組合
せで置き替えることができる。この石組合せを電極２か
ら腐食して接触開孔８を形成すると共に、絶縁層５およ
び６を残留させ、このために絶縁が電極１と金属トラッ
クＩＯＡとの間に残留する。
酸化物層６および２３のそれぞれの上に直接にフォトレ
ジスト マスクを設けることによって省くことができる
。これら酸化物層および特に層２３は非常に薄いから、
破壊または短絡回路の危険がある。この危険は付加酸化
珪素層１３をもうけることによって減少することができ
る。窒化珪素層１２（または酸化珪素に対して選択的に
腐食できる他の層）を存在することは酸化珪素層１３の
腐食中エツチング ストッパーとして望ましい。層１２
、１３および２３は酸化物および窒化物層の他の組合
せで置き替えることができる。この石組合せを電極２か
ら腐食して接触開孔８を形成すると共に、絶縁層５およ
び６を残留させ、このために絶縁が電極１と金属トラッ
クＩＯＡとの間に残留する。
−上述においては電荷結合装置の電極についてだけ記載
している。この装置は他の構成部分、例えば供給源（ｓ
ｏｕｒｃｅ）およびドレイン領域および供給源およびド
レイン電極を含んでおり、その構造おみよび製造につい
ては本発明の必須要件ではない。
している。この装置は他の構成部分、例えば供給源（ｓ
ｏｕｒｃｅ）およびドレイン領域および供給源およびド
レイン電極を含んでおり、その構造おみよび製造につい
ては本発明の必須要件ではない。
本発明は上述する具体的な構造に制限されるものではな
く、またＣＣＤ レジスター以外の半導体装置に、すな
わち、多数の隣接する狭い電極ストリップを用いるすべ
ての装置に用いることができる。
く、またＣＣＤ レジスター以外の半導体装置に、すな
わち、多数の隣接する狭い電極ストリップを用いるすべ
ての装置に用いることができる。
更に、絶縁層の材料を上述する材料と相違させることか
できる。また、絶縁層５および６を、例えば酸化珪素と
窒化珪素とは異なる他の材料から形成することができる
。シリコンの代りに、電極を金属珪化物から形成するこ
とができ、またはある金属から形成することができる。
できる。また、絶縁層５および６を、例えば酸化珪素と
窒化珪素とは異なる他の材料から形成することができる
。シリコンの代りに、電極を金属珪化物から形成するこ
とができ、またはある金属から形成することができる。
第１図は本発明の半導体装置の１部平面図、第２〜５図
は第１図のｎ−ｎ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶおよび
■−■線上の断面図、および 第６〜ｌＯ図は本発明の半導体装置を製造する順次段階
における各構造の１部断面を示している。 １・・・第１電極（ストリップ又はシリコン層）２・・
・第２電極 ３．６・・・絶縁層（酸化物層）
４・・・みぞ ５・・・絶縁壁（絶縁層）
７・・・第１接触窓 ８・・・第２接触窓９・・
・中断 １０Ａ 、 ＩＯＢ・・・金属ｌ
・ラック１１・・・点線 １２・・・窒化
珪素層１３・・・酸化珪素層 ２１・・・第２シ
リコン層２２・・・フォトレジスト層 ２３・・・薄い
酸化物層ＬＬ ＬＬ
ＬＬ■ Ｏ′） で− ＬＬ ＬＬ
は第１図のｎ−ｎ、ＩＩＩ−ＩＩＩ、ＩＶ−ＩＶおよび
■−■線上の断面図、および 第６〜ｌＯ図は本発明の半導体装置を製造する順次段階
における各構造の１部断面を示している。 １・・・第１電極（ストリップ又はシリコン層）２・・
・第２電極 ３．６・・・絶縁層（酸化物層）
４・・・みぞ ５・・・絶縁壁（絶縁層）
７・・・第１接触窓 ８・・・第２接触窓９・・
・中断 １０Ａ 、 ＩＯＢ・・・金属ｌ
・ラック１１・・・点線 １２・・・窒化
珪素層１３・・・酸化珪素層 ２１・・・第２シ
リコン層２２・・・フォトレジスト層 ２３・・・薄い
酸化物層ＬＬ ＬＬ
ＬＬ■ Ｏ′） で− ＬＬ ＬＬ
Claims (1)
- 【特許請求の範囲】 １、導電層上に位置し、かつ絶縁壁を有するみぞで互い
に分離する実際的に平行な電極ストリップからなる多数
の第１電極からなり、これらのみぞに第１電極と同一平
面上の中間第２電極を構成する導電性材料を充填した半
導体装置において、第１電極を第１絶縁層で覆い、かつ
少なくとも１つの第２電極の部分に重なる第１接触窓を
介して接触させ、前記第２電極を前記第１絶縁層より薄
い第２絶縁層で覆いおよびそこに設けられた第２接触窓
を介して接触させ、かつ隣接する第１電極において絶縁
層で制限し、各第２電極がその第２接触窓とそれに重な
る隣接する第１電極上の第１接触窓との間に、およびこ
れらの第１接触窓の間に少なくとも１つの中断を示すよ
うに構成したことを特徴とする半導体装置。 ２、第１接触窓を２個の隣接する第２電極と重ねた特許
請求の範囲第１項記載の半導体装置。 ３、第１電極を酸化珪素で覆った特許請求の範囲第１ま
たは２項記載の半導体装置。 ４、接触窓の外部に、電極上に存在する絶縁層を窒化珪
素からなる層で覆い、その上に酸化珪素層を存在させた
特許請求の範囲第３項記載の半導体装置。 ５、第１および第２電極をシリコンから形成し、第２絶
縁層を酸化珪素から形成した特許請求の範囲第１〜４項
のいずれか一つの項記載の半導体装置。 ６、みぞで互いに分離した多数の平行なストリップ形状
の第１電極を導電層上に設け；これらの第１電極および
みぞ壁を絶縁層で覆い；この結果この積層体全体に導電
層を堆積し、次いでこの導電層の部分がみぞ内だけに残
留するようになるまで腐食し、これらの部分が中間第２
電極を形成；多数の中断を各第２電極に腐食により形成
し、および第２電極に第１電極上の絶縁層より薄い絶縁
層を設け；マ スクを介して、自動配列第２接触窓を各第２電極上に前
記薄い絶縁層から離して腐食することにより形成し；お
よび他のマスクを介して、隣接する第２電極の少なくと
も１つと重なる第１接触窓を各第１電極上に、そこに存
在する絶縁層から離して腐食することによって形成し、
接触窓を配置し、このためにすべての２つの重なりの間
のおよび１つの重ありと第２接触窓との間の各第２電極
が前記中断の１つを示すようにすることを特徴とする半
導体装置の製造方法。 ７、前記絶縁層を設けた後、実質的に平坦な面を有する
フォトレジスト層をかかる絶縁層上に形成しおよび燃き
、次いで第１腐食工程において、前記フォトレジスト層
を導電層の上面と実質的に一致するみぞおよびフォトレ
ジスト面の区域にだけ存在するようになるまでプラズマ
エッチングして腐食除去し、およ び第２腐食工程において、前記導電層がみぞにのみ存在
するようになるまで、面をプラズマエッチングによって
腐食する特許請求の 範囲第６項記載の方法。 ８、導電層を約０．５μｍの厚さにし、フォトレジスト
層を１．３μｍの厚さにし、第１腐食工程をＣＦ＿４、
ＣＨＦ＿４、Ｏ＿２およびＡｒからなるプラズマ中で行
い、および第２腐食工程をＣＣｌ＿４プラズマ中約８０
Ｐａの圧力および約５５０Ｗの電力で行う特許請求の範
囲第７項記載の方法。 ９、接触窓を、窒化珪素の第１層および酸化珪素の第２
層からなるマスク層に設けるマスク開孔を介して形成す
る特許請求の範囲第６、７または８項記載の方法。 １０、前記導電層をシリコンから形成し、みぞ壁および
第１および第２電極に絶縁層を熱酸化により設ける特許
請求の範囲第６〜９項のいずれか一つの項記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8501339A NL8501339A (nl) | 1985-05-10 | 1985-05-10 | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| NL8501339 | 1985-05-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61260656A true JPS61260656A (ja) | 1986-11-18 |
Family
ID=19845961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61105012A Pending JPS61260656A (ja) | 1985-05-10 | 1986-05-09 | 半導体装置およびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US4754311A (ja) |
| EP (1) | EP0202704B1 (ja) |
| JP (1) | JPS61260656A (ja) |
| CA (1) | CA1243132A (ja) |
| DE (1) | DE3675811D1 (ja) |
| NL (1) | NL8501339A (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63202067A (ja) * | 1987-02-17 | 1988-08-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5194751A (en) * | 1989-07-17 | 1993-03-16 | Sony Corporation | Structure of solid-state image sensing devices |
| US5017515A (en) * | 1989-10-02 | 1991-05-21 | Texas Instruments Incorporated | Process for minimizing lateral distance between elements in an integrated circuit by using sidewall spacers |
| JP2971085B2 (ja) * | 1990-02-13 | 1999-11-02 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| KR920010433B1 (ko) * | 1990-07-10 | 1992-11-27 | 금성일렉트론 주식회사 | 자기정렬 방식에 의한 전하 촬상소자의 제조방법 |
| NL9100094A (nl) * | 1991-01-21 | 1992-08-17 | Koninkl Philips Electronics Nv | Halfgeleiderinrichting en werkwijze ter vervaardiging van een dergelijke halfgeleiderinrichting. |
| KR960015271B1 (ko) * | 1993-08-18 | 1996-11-07 | 엘지반도체 주식회사 | 전하전송장치의 제조방법 |
| BE1007768A3 (nl) * | 1993-11-10 | 1995-10-17 | Philips Electronics Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting en halfgeleiderinrichting vervaardigd met een dergelijke werkwijze. |
| US5460997A (en) * | 1995-01-23 | 1995-10-24 | Eastman Kodak Company | Method of making a confined planar charge coupled device with edge aligned implants and interconnected electrodes |
| JP3150050B2 (ja) * | 1995-03-30 | 2001-03-26 | 日本電気株式会社 | 電荷結合装置およびその製造方法 |
| US5719075A (en) * | 1995-07-31 | 1998-02-17 | Eastman Kodak Company | Method of making a planar charge coupled device with edge aligned implants and electrodes connected with overlying metal |
| KR100215882B1 (ko) * | 1996-05-16 | 1999-08-16 | 구본준 | 고체촬상소자 제조방법 |
| KR19990067469A (ko) * | 1996-09-10 | 1999-08-16 | 요트.게.아. 롤페즈 | 전하 결합 소자 및 그 제조 방법 |
| US6174824B1 (en) | 1999-03-04 | 2001-01-16 | International Business Machines Corporation | Post-processing a completed semiconductor device |
| JP2006013460A (ja) * | 2004-05-21 | 2006-01-12 | Fuji Film Microdevices Co Ltd | 固体撮像素子の製造方法および固体撮像素子 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS532696B2 (ja) * | 1973-06-18 | 1978-01-31 | ||
| JPS5994458A (ja) * | 1982-11-19 | 1984-05-31 | Fujitsu Ltd | 電荷転送装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4163239A (en) * | 1971-12-30 | 1979-07-31 | Texas Instruments Incorporated | Second level phase lines for CCD line imager |
| US3931674A (en) * | 1974-02-08 | 1976-01-13 | Fairchild Camera And Instrument Corporation | Self aligned CCD element including two levels of electrodes and method of manufacture therefor |
| US4053349A (en) * | 1976-02-02 | 1977-10-11 | Intel Corporation | Method for forming a narrow gap |
| JPS606108B2 (ja) * | 1976-07-07 | 1985-02-15 | 株式会社東芝 | 半導体装置の製造方法 |
| US4097886A (en) * | 1976-10-22 | 1978-06-27 | General Electric Company | Split electrode structure for semiconductor devices |
| US4227202A (en) * | 1977-10-27 | 1980-10-07 | Texas Instruments Incorporated | Dual plane barrier-type two-phase CCD |
| US4228445A (en) * | 1977-10-27 | 1980-10-14 | Texas Instruments Incorporated | Dual plane well-type two-phase ccd |
| US4222165A (en) * | 1978-09-25 | 1980-09-16 | Emm Semi, Inc. | Two-phase continuous poly silicon gate CCD |
| US4375652A (en) * | 1981-10-22 | 1983-03-01 | International Business Machines Corporation | High-speed time delay and integration solid state scanner |
| NL8400224A (nl) * | 1984-01-25 | 1985-08-16 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting en inrichting vervaardigd door toepassing daarvan. |
| NL8402223A (nl) * | 1984-07-13 | 1986-02-03 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting en inrichting, vervaardigd door toepassing daarvan. |
| US4658278A (en) * | 1985-04-15 | 1987-04-14 | Rca Corporation | High density charge-coupled device imager and method of making the same |
-
1985
- 1985-05-10 NL NL8501339A patent/NL8501339A/nl not_active Application Discontinuation
-
1986
- 1986-05-01 US US06/858,478 patent/US4754311A/en not_active Expired - Fee Related
- 1986-05-02 EP EP86200755A patent/EP0202704B1/en not_active Expired
- 1986-05-02 DE DE8686200755T patent/DE3675811D1/de not_active Expired - Lifetime
- 1986-05-08 CA CA000508665A patent/CA1243132A/en not_active Expired
- 1986-05-09 JP JP61105012A patent/JPS61260656A/ja active Pending
-
1987
- 1987-12-11 US US07/131,874 patent/US4766089A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS532696B2 (ja) * | 1973-06-18 | 1978-01-31 | ||
| JPS5994458A (ja) * | 1982-11-19 | 1984-05-31 | Fujitsu Ltd | 電荷転送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| NL8501339A (nl) | 1986-12-01 |
| US4766089A (en) | 1988-08-23 |
| EP0202704A1 (en) | 1986-11-26 |
| US4754311A (en) | 1988-06-28 |
| DE3675811D1 (de) | 1991-01-10 |
| CA1243132A (en) | 1988-10-11 |
| EP0202704B1 (en) | 1990-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2633555B2 (ja) | 半導体装置の製造方法 | |
| JPS61260656A (ja) | 半導体装置およびその製造方法 | |
| JP3229665B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| US4831425A (en) | Integrated circuit having improved contact region | |
| JPS5836508B2 (ja) | 半導体装置の製造方法 | |
| JP2952887B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63237460A (ja) | 半導体装置 | |
| JPS6262544A (ja) | 半導体装置の製造方法 | |
| JPS61224360A (ja) | 電界効果トランジスタの製造方法 | |
| US4133099A (en) | Method of manufacturing a charge transfer device | |
| JP2550590B2 (ja) | 半導体装置の製造方法 | |
| JP3271090B2 (ja) | 半導体装置の製法 | |
| JP2767104B2 (ja) | 半導体装置の製造方法 | |
| JPH02174271A (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| JPH0744274B2 (ja) | 半導体装置及びその製造方法 | |
| JP2571006B2 (ja) | ノギスパターンの形成方法 | |
| JPH0834309B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0831599B2 (ja) | 半導体装置 | |
| JPH05183156A (ja) | 半導体装置及びその製造方法 | |
| JPS5935449A (ja) | 半導体装置の製造方法 | |
| JPH02283039A (ja) | 電荷転送装置と電荷転送装置の製造方法 | |
| JPH0332068A (ja) | 光消去型半導体記憶素子の形成方法 | |
| JPH0732205B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPS63202052A (ja) | Ｍｉｓ型半導体記憶装置の製造方法 | |
| JPS6252954B2 (ja) |