JPH0831599B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0831599B2 JPH0831599B2 JP60181354A JP18135485A JPH0831599B2 JP H0831599 B2 JPH0831599 B2 JP H0831599B2 JP 60181354 A JP60181354 A JP 60181354A JP 18135485 A JP18135485 A JP 18135485A JP H0831599 B2 JPH0831599 B2 JP H0831599B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- conductive film
- film
- gate electrode
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は絶縁ゲート型トランジスタを有する半導体装
置に関する。特に基板とのコンタクトの構造に関するも
のである。
置に関する。特に基板とのコンタクトの構造に関するも
のである。
本発明は、絶縁ゲート型トランジスタを有する半導体
装置の製造方法において、第一のゲート電極と第二のゲ
ート電極間にコンタクトホールを形成し、このコンタク
トホールに導電膜を接続する場合、第一のゲート電極お
よび第二のゲート電極上に第一の絶縁膜を形成し、その
上に第二の絶縁膜を形成することにより、マスク合せ工
程でのコンタクトホールとゲート電極との間の合わせず
れが生じても、コンタクトホールに接続された導電膜と
ゲート電極との間の短絡を防ぐことができるようにした
ものである。また、下層の導電膜上に２層の絶縁膜を残
すようにコンタクトホールを形成し、下層の導電膜上に
延在する２層の絶縁膜を介して上層の導電膜を延在させ
ることにより、たとえ基板と上層の導電膜とのコンタク
トを取るためにオーバーエッチングをしたとしても上層
の導電膜と下層の導電膜とのリークの心配がなく、高い
信頼性を得ることができるものである。
装置の製造方法において、第一のゲート電極と第二のゲ
ート電極間にコンタクトホールを形成し、このコンタク
トホールに導電膜を接続する場合、第一のゲート電極お
よび第二のゲート電極上に第一の絶縁膜を形成し、その
上に第二の絶縁膜を形成することにより、マスク合せ工
程でのコンタクトホールとゲート電極との間の合わせず
れが生じても、コンタクトホールに接続された導電膜と
ゲート電極との間の短絡を防ぐことができるようにした
ものである。また、下層の導電膜上に２層の絶縁膜を残
すようにコンタクトホールを形成し、下層の導電膜上に
延在する２層の絶縁膜を介して上層の導電膜を延在させ
ることにより、たとえ基板と上層の導電膜とのコンタク
トを取るためにオーバーエッチングをしたとしても上層
の導電膜と下層の導電膜とのリークの心配がなく、高い
信頼性を得ることができるものである。
従来の半導体装置の製造方法を第２図を用いて説明す
る。第２図（ａ）において、第一の導電型の半導体基板
上に絶縁膜３を形成し、つづいて化学的気相成長法を用
いて多結晶シリコン層を形成し、写真触刻法により不要
部分を除去して、多結晶シリコンによるゲート電極1,2
を形成する。次にこのゲート電極をマスクとして第２導
電型の不純物をイオン注入した後アニールすることによ
り、第２導電型の不純物層４を形成する。次に第２図
（ｂ）のように第一のシリコン酸化膜７を形成した後第
２図（ｃ）のように写真触刻法によりコンタクトホール
８を形成する。その後金属電極９を形成する。
る。第２図（ａ）において、第一の導電型の半導体基板
上に絶縁膜３を形成し、つづいて化学的気相成長法を用
いて多結晶シリコン層を形成し、写真触刻法により不要
部分を除去して、多結晶シリコンによるゲート電極1,2
を形成する。次にこのゲート電極をマスクとして第２導
電型の不純物をイオン注入した後アニールすることによ
り、第２導電型の不純物層４を形成する。次に第２図
（ｂ）のように第一のシリコン酸化膜７を形成した後第
２図（ｃ）のように写真触刻法によりコンタクトホール
８を形成する。その後金属電極９を形成する。
しかし前述の従来技術では、ゲート電極1,2を形成す
るマスクと、コンタクトホール７を形成するマスクのマ
スクずれが生じた場合、ゲート電極１又はゲート電極２
と金属電極９が短絡してしまうため、ゲート電極１とコ
ンタクトホール８およびコンタクトホール８とゲート電
極２との間に十分余裕をとる必要があり、微細化しにく
い問題があった。そこで本発明はこのような問題点を解
決するもので、その目的とするところは、ゲート電極１
とコンタクトホール８、およびコンタクトホール８とゲ
ート電極２との間に十分余裕をとらなくとも、ゲート電
極１またはゲート電極２と金属電極９が短絡しない半導
体装置を提供するところにある。
るマスクと、コンタクトホール７を形成するマスクのマ
スクずれが生じた場合、ゲート電極１又はゲート電極２
と金属電極９が短絡してしまうため、ゲート電極１とコ
ンタクトホール８およびコンタクトホール８とゲート電
極２との間に十分余裕をとる必要があり、微細化しにく
い問題があった。そこで本発明はこのような問題点を解
決するもので、その目的とするところは、ゲート電極１
とコンタクトホール８、およびコンタクトホール８とゲ
ート電極２との間に十分余裕をとらなくとも、ゲート電
極１またはゲート電極２と金属電極９が短絡しない半導
体装置を提供するところにある。
本発明の半導体装置は、半導体基板上に設けられた第
１絶縁膜、前記第１絶縁膜上に互いに離間して設けられ
た第１導電膜及び第２導電膜、前記第１導電膜と前記第
２導電膜とに挟まれた前記半導体基板中に設けられた不
純物拡散層、前記第１導電膜及び前記第２導電膜と同じ
幅を有する第２絶縁膜、前記第１絶縁膜上、および少な
くとも前記第２絶縁膜上において全面にわたって設けら
れた第３絶縁膜、前記第３絶縁膜上に延在し設けられた
第３導電膜、前記第３導電膜と前記不純物拡散層を電気
的に接続させるための前記不純物拡散層上の前記第３絶
縁膜に設けられたコンタクトを有することを特徴とす
る。
１絶縁膜、前記第１絶縁膜上に互いに離間して設けられ
た第１導電膜及び第２導電膜、前記第１導電膜と前記第
２導電膜とに挟まれた前記半導体基板中に設けられた不
純物拡散層、前記第１導電膜及び前記第２導電膜と同じ
幅を有する第２絶縁膜、前記第１絶縁膜上、および少な
くとも前記第２絶縁膜上において全面にわたって設けら
れた第３絶縁膜、前記第３絶縁膜上に延在し設けられた
第３導電膜、前記第３導電膜と前記不純物拡散層を電気
的に接続させるための前記不純物拡散層上の前記第３絶
縁膜に設けられたコンタクトを有することを特徴とす
る。
第１図（ａ）〜（ｃ）は本発明の実施例を示す図であ
る。
る。
以下図を参照しながら詳細に説明する。第１図（ａ）
において、第一の導電型の半導体基板５の表面上に第一
の絶縁膜３を形成し、つづいて第一の導電膜たとえば多
結晶シリコン膜を形成し、次に第二の絶縁膜たとえばシ
リコン酸化膜を形成する。次に写真触刻法により、不要
なシリコン酸化膜および多結晶シリコン膜を除去して、
シリコン酸化膜６と多結晶シリコン1,2からなるゲート
電極を形成する。この時、フォトレジストをマスクとし
て第二の絶縁膜をエッチングし、この後フォトレジスト
を除去してから第二の絶縁膜をマスクとして第一の導電
膜をエッチングしてもよい。次にこのゲート電極をマス
クとして第二導電型の不純物をイオン注入した後、アニ
ールすることにより第二導電型の不純物層４を形成す
る。次に第１図（ｂ）のように第三の絶縁膜たとえばシ
リコン酸化膜７を形成後、少なくとも前記シリコン酸化
膜６上の表面には前記シリコン酸化膜７が残るように、
写真触刻法を用いて前記シリコン酸化膜７及び第一の絶
縁膜３の一部を除去しコンタクトホール８を形成する。
この場合ゲート電極１またはゲート電極２の側面にはシ
リコン酸化膜７によるサイドウォール10が形成される。
次に第二の導電膜たとえば金属電極９を形成する。
において、第一の導電型の半導体基板５の表面上に第一
の絶縁膜３を形成し、つづいて第一の導電膜たとえば多
結晶シリコン膜を形成し、次に第二の絶縁膜たとえばシ
リコン酸化膜を形成する。次に写真触刻法により、不要
なシリコン酸化膜および多結晶シリコン膜を除去して、
シリコン酸化膜６と多結晶シリコン1,2からなるゲート
電極を形成する。この時、フォトレジストをマスクとし
て第二の絶縁膜をエッチングし、この後フォトレジスト
を除去してから第二の絶縁膜をマスクとして第一の導電
膜をエッチングしてもよい。次にこのゲート電極をマス
クとして第二導電型の不純物をイオン注入した後、アニ
ールすることにより第二導電型の不純物層４を形成す
る。次に第１図（ｂ）のように第三の絶縁膜たとえばシ
リコン酸化膜７を形成後、少なくとも前記シリコン酸化
膜６上の表面には前記シリコン酸化膜７が残るように、
写真触刻法を用いて前記シリコン酸化膜７及び第一の絶
縁膜３の一部を除去しコンタクトホール８を形成する。
この場合ゲート電極１またはゲート電極２の側面にはシ
リコン酸化膜７によるサイドウォール10が形成される。
次に第二の導電膜たとえば金属電極９を形成する。
以上述べたように、本発明によれば、マスクの合わせ
ずれにより、ゲート電極１とコンタクトホール８が接近
しても、ゲート電極上は、シリコン酸化膜６及び７によ
り絶縁が保たれ、ゲート電極側面はサイドウォールとし
て残るシリコン酸化膜10により絶縁が保たれ、ゲート電
極１と金属電極９の短絡がなくなる。従って、ゲート電
極１とコンタクトホール８およびコンタクトホール８と
ゲート電極２との間の余裕を減らすことができ、微細化
できるという効果を有する。
ずれにより、ゲート電極１とコンタクトホール８が接近
しても、ゲート電極上は、シリコン酸化膜６及び７によ
り絶縁が保たれ、ゲート電極側面はサイドウォールとし
て残るシリコン酸化膜10により絶縁が保たれ、ゲート電
極１と金属電極９の短絡がなくなる。従って、ゲート電
極１とコンタクトホール８およびコンタクトホール８と
ゲート電極２との間の余裕を減らすことができ、微細化
できるという効果を有する。
第１図（ａ）〜（ｃ）は本発明の半導体装置の製造方法
の一実施例を示す主要断面図。 第２図（ａ）〜（ｄ）は従来の半導体装置の製造方法を
示す主要断面図を示す。 なお図において、 1,2……多結晶シリコンゲート ３……絶縁膜 ４……第２導電型の不純物層 ５……第１導電型の半導体基板 6,7……シリコン酸化膜 ８……コンタクトホール ９……金属電極 10……サイドウォール である。
の一実施例を示す主要断面図。 第２図（ａ）〜（ｄ）は従来の半導体装置の製造方法を
示す主要断面図を示す。 なお図において、 1,2……多結晶シリコンゲート ３……絶縁膜 ４……第２導電型の不純物層 ５……第１導電型の半導体基板 6,7……シリコン酸化膜 ８……コンタクトホール ９……金属電極 10……サイドウォール である。
Claims (1)
- 【請求項１】半導体基板上に設けられた第１絶縁膜、前
記第１絶縁膜上に互いに離間して設けられた第１導電膜
及び第２導電膜、前記第１導電膜と前記第２導電膜とに
挟まれた前記半導体基板中に設けられた不純物拡散層、
前記第１導電膜及び前記第２導電膜と同じ幅を有する第
２絶縁膜、前記第１絶縁膜上、および少なくとも前記第
２絶縁膜直上において全面にわたって設けられた第３絶
縁膜、前記第３絶縁膜上に延在し設けられた第３導電
膜、前記第３導電膜と前記不純物拡散層を電気的に接続
させるための前記不純物拡散層上の前記第３絶縁膜に設
けられたコンタクトを有すること特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60181354A JPH0831599B2 (ja) | 1985-08-19 | 1985-08-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60181354A JPH0831599B2 (ja) | 1985-08-19 | 1985-08-19 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9086559A Division JP2828089B2 (ja) | 1997-04-04 | 1997-04-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6242458A JPS6242458A (ja) | 1987-02-24 |
| JPH0831599B2 true JPH0831599B2 (ja) | 1996-03-27 |
Family
ID=16099246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60181354A Expired - Lifetime JPH0831599B2 (ja) | 1985-08-19 | 1985-08-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831599B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102310380A (zh) * | 2010-07-05 | 2012-01-11 | 株式会社牧田 | 冲击工具 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5580319A (en) * | 1978-12-12 | 1980-06-17 | Nec Corp | Manufacture of semiconductor device |
| JPS58115859A (ja) * | 1981-12-28 | 1983-07-09 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6016459A (ja) * | 1983-07-08 | 1985-01-28 | Nec Corp | 読み出し専用記憶装置 |
| JPS6240765A (ja) * | 1985-08-15 | 1987-02-21 | Toshiba Corp | 読み出し専用半導体記憶装置およびその製造方法 |
-
1985
- 1985-08-19 JP JP60181354A patent/JPH0831599B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102310380A (zh) * | 2010-07-05 | 2012-01-11 | 株式会社牧田 | 冲击工具 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6242458A (ja) | 1987-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910007099B1 (ko) | 반도체장치의 제조방법 | |
| JP3402022B2 (ja) | 半導体装置の製造方法 | |
| JP2633555B2 (ja) | 半導体装置の製造方法 | |
| JP2568316B2 (ja) | 半導体メモリの製造方法 | |
| JPH033389B2 (ja) | ||
| KR920004541B1 (ko) | 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법 | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| US4754311A (en) | Semiconductor device with contacts to parallel electrode strips | |
| KR950011556B1 (ko) | 반도체 접속장치 형성방법 | |
| JPH10135331A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP2623019B2 (ja) | 半導体装置 | |
| JPH0831599B2 (ja) | 半導体装置 | |
| JP3298472B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| JPS58215055A (ja) | 半導体集積回路装置 | |
| JPH10308448A (ja) | 半導体デバイスの隔離膜及びその形成方法 | |
| JP2828089B2 (ja) | 半導体装置の製造方法 | |
| JPH10209402A (ja) | 半導体素子及びその製造方法 | |
| JP2546297B2 (ja) | 半導体記憶装置 | |
| KR920007824B1 (ko) | 반도체 소자의 접속장치 | |
| EP0078221A2 (en) | Polycrystalline silicon diode with metal silicide contact | |
| JPS6010662A (ja) | 半導体記憶装置 | |
| JPH05183169A (ja) | 半導体装置の製造方法 | |
| JPH0793367B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPH0251227A (ja) | 半導体装置の製造方法 | |
| JPH01276645A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |