JPH0251227A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0251227A JPH0251227A JP20301388A JP20301388A JPH0251227A JP H0251227 A JPH0251227 A JP H0251227A JP 20301388 A JP20301388 A JP 20301388A JP 20301388 A JP20301388 A JP 20301388A JP H0251227 A JPH0251227 A JP H0251227A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- contact hole
- hole
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 abstract description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 8
- 229910052751 metal Inorganic materials 0.000 abstract description 6
- 239000002184 metal Substances 0.000 abstract description 6
- 239000011229 interlayer Substances 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 abstract description 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- 239000011574 phosphorus Substances 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 18
- 238000002955 isolation Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は半導体装置の製造方法に関し、特にコンタク
トホールと素子分離領域間の合せ余裕の小さい半導体装
置の製造方法に関する。
トホールと素子分離領域間の合せ余裕の小さい半導体装
置の製造方法に関する。
（従来の技術）
一般に、コンタクトホールを拡散層上に開孔する際には
、マスクずれ等が発生してもそのコンタクトホールが拡
散層以外の領域上に開孔されないように、充分な合せ余
裕が予め設定される。ところが、この合せ余裕は、素子
の微細化を妨げる大きな要因になる。
、マスクずれ等が発生してもそのコンタクトホールが拡
散層以外の領域上に開孔されないように、充分な合せ余
裕が予め設定される。ところが、この合せ余裕は、素子
の微細化を妨げる大きな要因になる。
そこで、従来は微細素子を形成するために、コンタクト
ホールを開孔した後に、拡散層と同一の導電型を有する
不純物を再度イオン注入する工程を別に設け、たとえコ
ンタクトホールが拡散層以外の領域上に開孔されてもそ
のコンタクトホール下に拡散層を形成できるようにして
いる。この再イオン注入法を用いれば、合せ余裕を小さ
くすることができる。
ホールを開孔した後に、拡散層と同一の導電型を有する
不純物を再度イオン注入する工程を別に設け、たとえコ
ンタクトホールが拡散層以外の領域上に開孔されてもそ
のコンタクトホール下に拡散層を形成できるようにして
いる。この再イオン注入法を用いれば、合せ余裕を小さ
くすることができる。
しかし、その再イオン注入法を用いても、コンタクトホ
ール下で拡散層が形成できない領域が生じることがある
。なぜなら、通常のイオン注入装置は、チャネリングを
防止するためにウェハ而に対して垂直ではなくその垂直
軸から水平方向に約７°ずれた角度からイオンビームを
放射するように設計されており、コンタクトホールの側
壁近傍の領域には不純物を注入するのが困難なためであ
る。コンタクトホール下で拡散層が形成されてない領域
があると、その部分においては配線と基板か短絡される
ので、その間にリークが生じて素子特性が劣化される。
ール下で拡散層が形成できない領域が生じることがある
。なぜなら、通常のイオン注入装置は、チャネリングを
防止するためにウェハ而に対して垂直ではなくその垂直
軸から水平方向に約７°ずれた角度からイオンビームを
放射するように設計されており、コンタクトホールの側
壁近傍の領域には不純物を注入するのが困難なためであ
る。コンタクトホール下で拡散層が形成されてない領域
があると、その部分においては配線と基板か短絡される
ので、その間にリークが生じて素子特性が劣化される。
また、このような配線と基板間の短絡を防止するために
、再イオン注入後に充分な熱工程を加え、これによって
不純物が注入されてない領域まで拡散層を伸ばす方法も
ある。しかしながら、一般に拡散層が伸びる程、デバイ
ス特性例えばＭＯＳＦＥＴのショートチャネル効果等が
劣化されるため、その方法は有効ではない。
、再イオン注入後に充分な熱工程を加え、これによって
不純物が注入されてない領域まで拡散層を伸ばす方法も
ある。しかしながら、一般に拡散層が伸びる程、デバイ
ス特性例えばＭＯＳＦＥＴのショートチャネル効果等が
劣化されるため、その方法は有効ではない。
（発明が解決しようとする課題）
この発明は前述の事情に鑑みてなされたもので、従来で
はコンタクトホールが拡散層上以外の領域に開孔された
場合、再イオン注入を行なっても配線と基板との短絡が
生じる危険性が高かった点を改善し、たとえコンタクト
ホールが拡散層上以外の領域に開孔された場合でも配線
と基板との短絡を確実に防止できるようにし、微細な素
子を歩留り良く形成できる半導体装置の製造方法を提供
することを目的とする。
はコンタクトホールが拡散層上以外の領域に開孔された
場合、再イオン注入を行なっても配線と基板との短絡が
生じる危険性が高かった点を改善し、たとえコンタクト
ホールが拡散層上以外の領域に開孔された場合でも配線
と基板との短絡を確実に防止できるようにし、微細な素
子を歩留り良く形成できる半導体装置の製造方法を提供
することを目的とする。
［発明の構成］
（課題を解決するための手段）
この発明による半導体装置の製造方法は、半導体基体に
第１の導電層を形成する工程と、前記第１の導電層上に
第１の絶縁層を形成する工程と、前記第１の絶縁層を選
択的にエツチングして前記第１の導電層表面が露出され
るコンタクトホールを形成する工程と、前記第２のコン
タクトホールの底面を除く内面に第２の絶縁層を形成す
る工程と、前記第１の導電層上にコンタクト電極を形成
する工程とを具備することを特徴とする（作用） この製造方法にあっては、コンタクトホールを開孔した
後に、そのコンタクトホールの底面を除く側面に第２の
絶縁膜を形成しているので、たとえコンタクトホールが
第１の導電層以外の領域上に開孔された場合でもその領
域を第２の絶縁膜によって絶縁被覆することができる。
第１の導電層を形成する工程と、前記第１の導電層上に
第１の絶縁層を形成する工程と、前記第１の絶縁層を選
択的にエツチングして前記第１の導電層表面が露出され
るコンタクトホールを形成する工程と、前記第２のコン
タクトホールの底面を除く内面に第２の絶縁層を形成す
る工程と、前記第１の導電層上にコンタクト電極を形成
する工程とを具備することを特徴とする（作用） この製造方法にあっては、コンタクトホールを開孔した
後に、そのコンタクトホールの底面を除く側面に第２の
絶縁膜を形成しているので、たとえコンタクトホールが
第１の導電層以外の領域上に開孔された場合でもその領
域を第２の絶縁膜によって絶縁被覆することができる。
したがって、微細素子を歩留り良く形成することができ
る。
る。
（実施例）
以下、第１図を参照してこの発明の一実施例を説明する
。第１図（Ａ）〜（Ｈ）は、ＭＯＳＦＥＴのソース・ド
レイン領域に配線を形成する場合の製造工程図であり、
コンタクトホールの形成から金属配線の形成までが順次
示されている。
。第１図（Ａ）〜（Ｈ）は、ＭＯＳＦＥＴのソース・ド
レイン領域に配線を形成する場合の製造工程図であり、
コンタクトホールの形成から金属配線の形成までが順次
示されている。
まず、第１図（Ａ）に示すように、Ｐ型シリコン基板１
１１に例えばｌ−ＯＣＯＳ法により素子分離領域１２を
形成した後、通常のＭＯＳプロセスによってゲート絶縁
膜１３、ゲート電極１４、およびソース。
１１に例えばｌ−ＯＣＯＳ法により素子分離領域１２を
形成した後、通常のＭＯＳプロセスによってゲート絶縁
膜１３、ゲート電極１４、およびソース。
ドレイン領域となるＮ十拡散層１５．１６を形成する。
次に、第１図（Ｂ）に示すように、例えばＣＶＤ法によ
って全面に層間絶縁膜１７を約６０００人堆積形成し、
その後第１図（Ｃ）に示すように、レジスト層１８を層
間絶縁膜１７上に形成し、これをバターニングする。第
１図（Ｃ）には、そのバターニングの際にマスクずれが
生じ、開孔１９が素子分離領域１２側にずれて形成され
た場合が示されている。
って全面に層間絶縁膜１７を約６０００人堆積形成し、
その後第１図（Ｃ）に示すように、レジスト層１８を層
間絶縁膜１７上に形成し、これをバターニングする。第
１図（Ｃ）には、そのバターニングの際にマスクずれが
生じ、開孔１９が素子分離領域１２側にずれて形成され
た場合が示されている。
次に、レジスト層１８をマスクとしたＲＩＥ等のエツチ
ングにより層間絶縁膜■７を選択的にエツチングし、第
１図（Ｄ）に示すように、Ｎ＋拡散層１５表面が露出さ
れるようにコンタクトホール２０を形成する。このエツ
チング工程においては、素子分離領域１２の一部が図示
のように除去されるため、Ｎ＋拡散層１５だけてなくＭ
ｌｌ＜１１表面も露出される。
ングにより層間絶縁膜■７を選択的にエツチングし、第
１図（Ｄ）に示すように、Ｎ＋拡散層１５表面が露出さ
れるようにコンタクトホール２０を形成する。このエツ
チング工程においては、素子分離領域１２の一部が図示
のように除去されるため、Ｎ＋拡散層１５だけてなくＭ
ｌｌ＜１１表面も露出される。
次に、第１図（Ｅ）に示すように、リンを加る。その後
、第１図（Ｆ）に示すように、例えばＬＰＣＶＤ法によ
りシリコン酸化膜２２をコンタクトホール２０の内面を
含む全面に約１０００人堆積形成する。次いで、ＲＩＥ
等によりシリコン酸化膜２２をエツチングして、第１図
（Ｇ）に示すように、コンタクトホール２０の底面を除
く内面にのみシリコン酸化膜２２を残存させる。
、第１図（Ｆ）に示すように、例えばＬＰＣＶＤ法によ
りシリコン酸化膜２２をコンタクトホール２０の内面を
含む全面に約１０００人堆積形成する。次いで、ＲＩＥ
等によりシリコン酸化膜２２をエツチングして、第１図
（Ｇ）に示すように、コンタクトホール２０の底面を除
く内面にのみシリコン酸化膜２２を残存させる。
最後に、例えばシリコンを含Ｈするアルミニウムをスパ
ッタリングし、Ｎ＋拡散層１５に結合される金属配線層
２３を全面に形成する。
ッタリングし、Ｎ＋拡散層１５に結合される金属配線層
２３を全面に形成する。
この製造方法によれば、コンタクトホール２ｏを形成し
た後、そのコンタクトホール２０の側壁にシリコン酸化
膜２２を形成しているので、コンタクトホールが拡散層
以外の領域にまで開孔されても金属配線２３と基板１１
との短絡を防止することができる。
た後、そのコンタクトホール２０の側壁にシリコン酸化
膜２２を形成しているので、コンタクトホールが拡散層
以外の領域にまで開孔されても金属配線２３と基板１１
との短絡を防止することができる。
尚、この実施例ではコンタクトホール２０の側壁にシリ
コン酸化膜２２を形成したが、シリコン酸化膜に限らず
シリコン窒化膜等の他の絶縁膜を使用（７てもよい。ま
た、この発明の製造方法は、拡散層とのコンタクトのみ
ならず、例えば多層配線構造における金属配線間のコン
タクトにも適用することができる。
コン酸化膜２２を形成したが、シリコン酸化膜に限らず
シリコン窒化膜等の他の絶縁膜を使用（７てもよい。ま
た、この発明の製造方法は、拡散層とのコンタクトのみ
ならず、例えば多層配線構造における金属配線間のコン
タクトにも適用することができる。
［発明の効果］
以上のようにこの発明によれば、コンタクトホルが拡散
層上以外の領域に開孔された場合でも配線と基数との短
絡を確実に防止できるので、微細な素子を歩留り良く形
成することがＩＩＪ能になる。
層上以外の領域に開孔された場合でも配線と基数との短
絡を確実に防止できるので、微細な素子を歩留り良く形
成することがＩＩＪ能になる。
第１図はこの発明の一実施例に係る半導体装置の製造方
法を説明する製造工程図である。 １１・・・Ｐ型半導体基板、１２・・・素子分離領域、
１５・・・Ｎ＋拡散層、２０・・・コンタクトホール、
２２・・・シリコン酸化膜、２３・・・金属配線層。 出願人代理人 弁理士 鈴江武彦
法を説明する製造工程図である。 １１・・・Ｐ型半導体基板、１２・・・素子分離領域、
１５・・・Ｎ＋拡散層、２０・・・コンタクトホール、
２２・・・シリコン酸化膜、２３・・・金属配線層。 出願人代理人 弁理士 鈴江武彦
Claims (1)
- 【特許請求の範囲】 半導体基体に第１の導電層を形成する工程と、前記第１
の導電層上に第１の絶縁層を形成する工程と、 前記第１の絶縁層を選択的にエッチングして前記第１の
導電層表面が露出されるコンタクトホールを形成する工
程と、 前記第２のコンタクトホールの底面を除く内面に第２の
絶縁層を形成する工程と、 前記第１の導電層上に配線層を形成する工程とを具備す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20301388A JPH0251227A (ja) | 1988-08-15 | 1988-08-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20301388A JPH0251227A (ja) | 1988-08-15 | 1988-08-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0251227A true JPH0251227A (ja) | 1990-02-21 |
Family
ID=16466893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20301388A Pending JPH0251227A (ja) | 1988-08-15 | 1988-08-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0251227A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04199818A (ja) * | 1990-11-29 | 1992-07-21 | Nec Corp | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6262517A (ja) * | 1985-09-12 | 1987-03-19 | Toshiba Corp | 半導体装置の製造方法 |
-
1988
- 1988-08-15 JP JP20301388A patent/JPH0251227A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6262517A (ja) * | 1985-09-12 | 1987-03-19 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04199818A (ja) * | 1990-11-29 | 1992-07-21 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63299251A (ja) | 半導体装置の製造方法 | |
| JPS63233569A (ja) | 半導体装置の製造方法 | |
| KR920004541B1 (ko) | 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법 | |
| JPH05243373A (ja) | 集積回路チップの製造方法 | |
| US5600170A (en) | Interconnection structure of semiconductor device | |
| EP0062417A2 (en) | Semiconductor device including a transistor and a capacitor and method for manufacturing it | |
| US5231046A (en) | Method for fabricating an interconnection pattern on a BPSG-filled trench isolation structure | |
| JP2944903B2 (ja) | 電界効果型トランジスタの製造方法 | |
| EP0317132B1 (en) | A manufacturing method of a semiconductor device | |
| US7432163B2 (en) | Method of manufacturing semiconductor device that includes forming adjacent field regions with a separating region therebetween | |
| EP0087472A1 (en) | METHOD OF MANUFACTURING AN ELECTRICAL CONTACT ON REGIONS OF SEMICONDUCTOR SUBSTRATES. | |
| JPH0251227A (ja) | 半導体装置の製造方法 | |
| JPS58215055A (ja) | 半導体集積回路装置 | |
| JPH03263330A (ja) | 半導体装置 | |
| JP3209639B2 (ja) | 半導体装置の製造方法 | |
| JPH0227737A (ja) | 半導体装置の製造方法 | |
| JPH10284438A (ja) | 半導体集積回路及びその製造方法 | |
| JP3353696B2 (ja) | 半導体装置の製造方法 | |
| JPH04127539A (ja) | 半導体装置の製造方法 | |
| JPH11274099A (ja) | 半導体装置およびその製造方法 | |
| JP2828089B2 (ja) | 半導体装置の製造方法 | |
| JPH02303026A (ja) | 半導体装置およびその製造方法 | |
| JPH0831599B2 (ja) | 半導体装置 | |
| JPH04343221A (ja) | 半導体装置の製造方法 | |
| JPH04348039A (ja) | 半導体装置の製造方法 |