JP2571006B2 - ノギスパターンの形成方法 - Google Patents
ノギスパターンの形成方法Info
- Publication number
- JP2571006B2 JP2571006B2 JP5326216A JP32621693A JP2571006B2 JP 2571006 B2 JP2571006 B2 JP 2571006B2 JP 5326216 A JP5326216 A JP 5326216A JP 32621693 A JP32621693 A JP 32621693A JP 2571006 B2 JP2571006 B2 JP 2571006B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- forming
- caliper pattern
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
することを含む半導体装置のノギスパターンの形成方法
に関する。
回路の高集積化に伴い高精度の重ね合わせ精度をもつ縮
小投影型露光装置が使用される。縮小投影型露光装置で
は半導体基板上に形成されたアライメントマークをレー
ザー光により検出し、つぎのパターンを形成するための
マスクを重ね合わせる。このアライメント精度を補正す
るのに必要とされるノギスパターンはしばしば製品チッ
プ上に存在しない構造を有することがあり、ノギスパタ
ーンより生じるパーティクルにより歩留まりの低下が生
じていた。図6及び図7にC.O.B(Capacit
or Over Bit line)型ダイナミックR
AMを例に説明する。
(B)はそれぞれ、メモリセル領域とノギスパターン形
成領域である。シリコン基板(501)上に素子分離領
域(502)と、ポリサイドゲート電極(503)を形
成する。その後イオン注入法を用いて自己整合的にN+
拡散層領域(504)を形成し、第1の層間絶縁膜(5
05)を全面に成長したのち図6(b)示したようにフ
ォトリソグラフィー膜(506)を用いてビットコンタ
クトホール507を形成し図6(c)を得る。その後
図7(d)〜(f)に示したようにシリサイド膜をスパ
ッタ法を用いて全面に形成し、フォトリソグラフィー膜
(506)を用いて所定のパターンに加工し、ビット線
(508)を形成する。全面に第2の層間絶縁膜(50
9)を形成したのち、ストレージノードコンタクトホー
ル(510)をフォトリソグラフィー技術を用いて形成
する。このときノギスパターン形成領域も同時に開口
し、ストレージノードコンタクトホールのノギスパター
ンが完成する。
ーン形成方法では、ストレージノードコンタクトを開口
した際、ポリサイドゲート電極上及び側壁部まで開口さ
れるため、ポリサイドゲートの側壁から金属膜がはが
れ、パーティクルが発生し、歩留を低下させるという問
題があった。
に金属膜配線を形成することを含む半導体装置におい
て、該金属膜をパターニングする工程と前記金属膜をマ
スクとして該金属膜下層膜をパターニングする工程と前
記金属膜を除去する工程を有することを特徴とするノギ
スパターンの形成方法であり、詳しくは、ノギスパター
ン形成領域に二酸化シリコン膜を形成し、ゲート電極形
成時に下地ノギスパターンとなる部分を形成し、次いで
ノギスパターンとなる部分をマスクとして二酸化シリコ
ン膜を選択的にエッチング除去することを特徴とするノ
ギスパターンの形成方法である。
ンをマスクにして金属膜の下層にパターンを転写した
後、金属膜をエッチング除去することにより、ノギスパ
ターン部から生じるパーティクルを防止することができ
るものである。
説明する。
れぞれメモリセル領域とノギスパターン領域である。例
えばP型シリコン基板(101)上に、LOCOS法を
用いて素子分離領域(102)を形成する。このときノ
ギスパターン領域(B)にも素子分離領域(102)を
形成しておく。その後CVD法によりポリシリコン膜を
約1000Å成長し、スパッタ法を用いてタングステン
シリサイド膜を約1000Å順次堆積させ、リソグラフ
ィー技術を用いて所定のパターンを形成し、異方性ドラ
イエッチング法によりエッチング除去し、ポリサイドゲ
ート電極(103)を得る。このとき、ストレージノー
ドコンタクトホール形成時に使用するノギスパターンを
素子分離領域(102)上に同時に形成し図1(a)を
得る。
層領域(104)を形成したのち、全面に第1の層間絶
縁膜をCVD法により堆積させる。その後フォトリソグ
ラフィー膜(106)を用いてビットコンタクトホール
部及びノギスパターン領域を開口し、図1(b)を得
る。異方性ドライエッチング法を用いて第1の層間絶縁
膜(105)をエッチング除去し、ビットコンタクトホ
ール(107)を形成する。このとき、ノギスパターン
部(B)領域は、第1の層間絶縁膜(105)と二酸化
シリコン膜で形成した素子分離領域(102)を同時に
エッチング除去し、ストレージノードコンタクトホール
用ノギスパターンを下層膜に写転し、図1(c)を得
る。
いてタングステンシリサイド層を約2000Å程度堆積
させ、フォトリソグラフィー技術を用いて所定のパター
ンを形成し、図2(d)を得る。異方性ドライエッチン
グ法により、エッチング除去し、ビット線(108)を
形成する。このとき、ノギスパターン部(B)領域はビ
ット線用タングステンシリサイド膜(108)及びポリ
サイドゲート電極(103)のタングステンシリサイド
層を同時にエッチング除去し、図2(e)を得る。その
後第2の層間絶縁膜(109)をCVD法により堆積さ
せ、フォトリソグラフィー技術を用いてストレージノー
ドコンタクトホール部及びノギスパターン部を開口す
る。異方性ドライエッチング法により、層間絶縁膜をエ
ッチング除去し、図3を得る。ノギスパターン部(B)
領域では下地ノギスパターンの金属膜、(この実施例で
はポリサイドゲート電極(103)のタングステンシリ
サイド層)があらかじめエッチング除去されているた
め、従来の様な金属膜のはがれによるパーティクルの発
生が防止できる。
ramable−ROM)について図4及び図5を用い
て説明する。図4(a)に示す領域(C),(D),
(E)はそれぞれメモリセル領域、周辺回路領域、及び
ノギスパターン領域である。シリコン基板(301)上
に素子分離領域(302)を形成したのち、CVD法を
用いて約1000Å程度のポリシリコン膜を堆積し、リ
ン拡散法によりN+化する。その後 フォトリソグラフ
ィー技術を用いて所定のパターンを形成し、フローティ
ングゲート電極(303)を得る。その後 トンネル酸
化膜(304)ポリシリコン膜約1000〜1500Å
をCVD法により順次堆積し、スパッタ法によりタング
ステンシリサイド層を約1500Å程度さらに積層し、
ポリサイド層(305)を形成する。フォトリソグラフ
ィー技術を用いてメモリセル部は全面マスクし、周辺回
路部及びノギスパターン部は、所定のパターンを形成
し、図4(b)を得る。異方性ドライエッチング法によ
り、タングステンシリサイド膜、ポリシリコン膜を順次
エッチング除去し、周辺回路部のポリサイドゲート電極
(307)を形成して、図4(c)を得る。
定のパターンを形成し、図5(d)を得る。このとき周
辺回路領域はマスクし、ノギスパターン領域は開口して
おく。異方性ドライエッチング法を用いて、タングステ
ンシリサイド膜、ポリシリコン膜及びトンネル酸化膜、
フローティングゲート電極用をポリシリコン膜と順次エ
ッチング除去して、メモリセルゲート電極(310)を
形成する。このときノギスパターン領域では、タングス
テンシリサイド膜、ポリシリコン膜、及びトンネル酸化
膜は全てエッチング除去され、メモリセル部のフローテ
ィングゲート電極用ポリシリコン膜をエッチング除去す
る際シリコン基板(301)にそのノギスパターンが転
写され、図5(e)を得る。これにより、ノギスパター
ン部より、金属膜が除去され、はがれによるパーティク
ルの発生を防止することができる。
金属で形成したノギスパターンをその下層に転写し、金
属膜を除去することによりノギスパターン部より生じる
パーティクルを防止し、歩留が向上するという効果を奏
するものである。
図。
(d)(e)の図。
図。
(d)の図。及び(e)は本発明の第2の実施例の完成
図。
Claims (2)
- 【請求項1】 半導体基板上に金属膜配線を形成するこ
とを含む半導体装置において、該金属膜をパターニング
する工程と前記金属膜をマスクとして該金属膜下層膜を
パターニングする工程と前記金属膜を除去する工程を有
することを特徴とするノギスパターンの形成方法。 - 【請求項2】 ノギスパターン形成領域に二酸化シリコ
ン膜を形成し、ゲート電極形成時に下地ノギスパターン
となる部分を形成し、次いでノギスパターンとなる部分
をマスクとして二酸化シリコン膜を選択的にエッチング
除去することを特徴とする請求項1に記載のノギスパタ
ーンの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5326216A JP2571006B2 (ja) | 1993-11-30 | 1993-11-30 | ノギスパターンの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5326216A JP2571006B2 (ja) | 1993-11-30 | 1993-11-30 | ノギスパターンの形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07153680A JPH07153680A (ja) | 1995-06-16 |
JP2571006B2 true JP2571006B2 (ja) | 1997-01-16 |
Family
ID=18185292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5326216A Expired - Fee Related JP2571006B2 (ja) | 1993-11-30 | 1993-11-30 | ノギスパターンの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2571006B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000277425A (ja) * | 1999-03-26 | 2000-10-06 | Nec Corp | 電子線描画方法とその装置 |
-
1993
- 1993-11-30 JP JP5326216A patent/JP2571006B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07153680A (ja) | 1995-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3164026B2 (ja) | 半導体装置及びその製造方法 | |
JP2001168185A (ja) | 半導体装置およびその製造方法 | |
JP2536413B2 (ja) | 半導体集積回路装置の製造方法 | |
JP3532134B2 (ja) | 半導体装置の製造方法 | |
JP3049490B2 (ja) | 半導体装置の製造方法 | |
JP2577196B2 (ja) | 半導体素子のコンタクト形成方法 | |
JP2571006B2 (ja) | ノギスパターンの形成方法 | |
JPH11121327A (ja) | 半導体装置及びその製造方法 | |
JP3352114B2 (ja) | 半導体メモリセルの製造方法 | |
JP3172998B2 (ja) | 半導体装置及びその製造方法 | |
JPH11340436A (ja) | 半導体記憶装置の製造方法 | |
JP3104666B2 (ja) | 半導体素子及びその製造方法 | |
JP3246806B2 (ja) | 半導体装置の製造方法 | |
JP3457223B2 (ja) | 半導体装置 | |
JPH08148658A (ja) | 半導体記憶装置およびその製造方法 | |
JP3271090B2 (ja) | 半導体装置の製法 | |
JP2641856B2 (ja) | 半導体装置の製造方法 | |
JP2855991B2 (ja) | 半導体装置の製造方法 | |
JPH11135628A (ja) | 半導体装置の製造方法 | |
KR19990065962A (ko) | 반도체 장치의 제조 방법 | |
JPH0745507A (ja) | 半導体装置 | |
JP2003007819A (ja) | 半導体装置の製造方法 | |
JPH0653519A (ja) | 半導体不揮発性メモリおよびその製造方法 | |
JPH11186224A (ja) | 半導体装置の製造方法 | |
JP2000021815A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |