KR19990067469A - 전하 결합 소자 및 그 제조 방법 - Google Patents
전하 결합 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR19990067469A KR19990067469A KR1019980703483A KR19980703483A KR19990067469A KR 19990067469 A KR19990067469 A KR 19990067469A KR 1019980703483 A KR1019980703483 A KR 1019980703483A KR 19980703483 A KR19980703483 A KR 19980703483A KR 19990067469 A KR19990067469 A KR 19990067469A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- layer
- opening
- nitride layer
- silicon nitride
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 50
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 25
- 239000010703 silicon Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims description 24
- 238000012546 transfer Methods 0.000 claims description 14
- 239000011159 matrix material Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 230000005855 radiation Effects 0.000 claims description 6
- 230000005670 electromagnetic radiation Effects 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims description 2
- 238000003860 storage Methods 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 abstract description 48
- 230000003647 oxidation Effects 0.000 abstract description 17
- 238000007254 oxidation reaction Methods 0.000 abstract description 17
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 15
- 239000001257 hydrogen Substances 0.000 abstract description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 12
- 238000000137 annealing Methods 0.000 abstract description 5
- 150000002431 hydrogen Chemical class 0.000 abstract description 3
- 241000519995 Stachys sylvatica Species 0.000 abstract 1
- 239000012466 permeate Substances 0.000 abstract 1
- 108091006146 Channels Proteins 0.000 description 22
- 241000293849 Cordylanthus Species 0.000 description 6
- 238000003384 imaging method Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66946—Charge transfer devices
- H01L29/66954—Charge transfer devices with an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
전하 결합 소자에서 실리콘 산화물 및 실리콘 질화물의 이중층을 게이트 유전체로서 이용하는 것이 알려져 있다. 실리콘 질화물은 실질적으로 수소에 대해 불투과성이므로, 질화물층에는 통상 개구부가 제공되어 표면을 패시베이트하기 위해 어닐링 단계가 수행되는 동안 이 개구부를 통해 실리콘 본체의 표면까지 수소가 투과될 수 있게 한다. 질화물층내의 개구부는 알려진 방법에 의해 제공되고, 제 1 폴리층내의 게이트는 마스크로서 기능하며, 이들 게이트들 사이로부터 질화물이 제거되고 후속적으로 산화 단계가 수행된다. 본 발명에 따르면, 질화물층내의 개구부가 개별적인 마스크(20)에 의해 형성되어, 질화물층(8)내의 개구부(9)의 에지는 게이트의 에지로부터 소정의 거리에 있게 된다. 본 방법에 의해 암전류가 실질적으로 감소될 수 있으며, 또한 바람직하게 고정 패턴 잡음 및 화이트 스폿의 수와 같은 양이 감소될 수 있음이 밝혀졌다.
Description
본 발명은 전하 결합 소자에 관한 것으로, 보다 상세하게는 반도체 본체의 표면에, 그 반도체 본체에서의 전하의 저장 및 전송을 제어하기 위해 전압이 인가될 수 있는 실리콘 전극 시스템이 제공되며, 이들 전극은 실리콘 산화물 및 실리콘 질화물의 이중층을 포함하는 유전체층에 의해 적어도 국부적으로 표면으로부터 분리되며, 실리콘 질화물에는 국부적으로 개구부가 제공된 전하 결합 소자에 관한 것이다. 본 발명은 또한 이러한 전하 결합 소자를 제조하는 방법에 관한 것이다.
전술한 바와 같은 전하 결합 소자 및 그 제조 방법은 특히 미국 특허 4,077,112로부터 잘 알려져 있다. 이 미국 특허에는 전극이 2개 이상의 다결정 실리콘(이하 폴리(poly)로서 지칭됨) 층으로 형성되는 소자가 기술되어 있다. 제 1 단계에서, 반도체 본체의 표면의 (활성 부분)은 실리콘 질화물층이 후속하여 침착되는 게이트 산화물로 피복된다. 그 위에 제 1 폴리층이 제공되며, 알려진 포토리소그래픽 수단에 의해 폴리층으로부터 다수의 전극이 형성된다. 상기 전극은 열산화에 의해 실리콘 산화물층으로 피복되고, 이 층은 임의의 후속하는 폴리층에 대해 전기적 절연층을 형성한다. 산화 단계 동안, 폴리에 의해 피복되지 않은 표면의 일부는 실리콘 질화물층에 의해 산화에 대해 마스크되어, 게이트 산화물이 원하는 것보다 국부적으로 더 두껍게 되는 것이 방지된다. 산화 후에, 자기 정렬 방식으로 에칭함으로써 실리콘 질화물내에 개구부가 형성되고, 이 동안 그 위에는 에칭 마스크로서 작용하는, 산화물층으로 형성된 폴리 전극이 존재한다. 상기 특허에 기술되어 있는 바와 같이, 질화물층내의 이들 개구부는 나중 단계에서 수소로 어닐링하여 표면을 효과적으로 패시베이트(passivate)하는 데 필요하다. 그 이유는, 통상적으로 실리콘 질화물의 밀도가 너무 커서, 실리콘 질화물층내에 개구부가 없으면, 수소가 반도체 본체 표면의 어느 곳에도 도달할 수 없게 되기 때문이다. 피복되지 않은 게이트 산화물의 두께를 다소 더 두꺼워지게 하는 경산화(light oxidation) 단계가 후속하여 실행된다. 그 다음에 제 2 도전층을 침착하여, 이미 존재하는 전극 옆에 전극을 형성하고, 먼저 제공된 전극상의 산화물층에 의해 기존의 전극으로부터 전기적으로 절연된다.
전술한 바와 같이, 반도체 본체의 표면은 수소를 함유하는 분위기에서 가열함으로써 효과적으로 패시베이트될 수 있고, 그 동안 수소는 질화물내의 개구부를 통해 표면 전체에 걸쳐 확산될 수 있다. 이 단계는 표면 상태의 농도를 감소시키고, 따라서 누설 전류를 크게 감소시킨다. 국부적인 누설 전류는 더욱 큰 암전류 전류를 초래하여, 디스플레이 장치상에 불균일한 화상을 발생할 수 있기 때문에, 특히 전하 결합 영상 소자에서 누설 전류의 감소는 중요하다.
본 발명의 목적은 특히 누설 전류를 더 감소시는 데 있다.
본 발명에 따르면, 서두에서 기술한 종류의 전하 결합 소자가 제공되는데, 실리콘 질화물층내의 개구부가, 인접하는 전극의 에지로부터 소정의 거리에 놓이며, 표면을 횡단하는 것처럼 보이는 에지에 의해 한정되는 것을 특징으로 한다. 본 발명은 알려진 소자에서 특히 LOCOS 형태의 구조를 갖는 산화물이 실리콘 질화물층내의 개구부에 형성된다는 인식에 기초한다. 소위 새의 부리(bird's beak)라고 하는 위치, 즉, 실리콘 질화물층내의 개구부의 에지에 의해 정의되는 위치를 통해 이러한 LOCOS 형태의 산화물로부터 원래의 더욱 얇은 게이트 산화물로의 천이는 기존의 폴리 전극 에지와 일치한다. 또한 본 발명은 새의 부리 위에 폴리 전극이 존재하면 아래에 있는 활성 영역에, 누설 전류를 증가시키거나 영상 소자의 경우에는 암전류를 증가시키는, 부가의 기계적인 스트레스를 유도할 수도 있다는 인식에 기초한다. 본 발명에 따른 전하 결합 소자에서, 폴리 전극의 에지는 질화물층내의 개구부의 에지와 일치하지 않으므로, 누설 전류가 거의 방지된다.
본 발명은 전하 결합 소자의 표면적이 매우 큰 경우에 특히 유리한데, 그 이유는 이러한 경우 실리콘 질화물층내의 개구부가, 소자 전체에 걸쳐서 측방향으로 수소가 확산하는데 중요하기 때문이다. 본 발명에 따른 주요한 실시예에서, 소자는 다수의 병렬 전하 전송 채널을 포함하며, 이 채널은 전하 패킷이 2차원 패턴으로 저장될 수 있고 판독 수단으로 병렬로 전송될 수 있는 매트릭스를 형성하는 것을 특징으로 한다. 이 소자는, 예를 들면, SPS 형태의 메모리이며, 여기서 (디지탈) 정보는 직렬로 입력되고, 매트릭스를 통해 병렬로 전송되며, 또한 직렬로 판독된다.
누설 전류가 낮고 균일해야 하는 실시예에서, 누설 전류의 불균일성은 영상의 디스플레이시에 가시적으로 되기 때문에, 소자는 전하 결합 영상 소자를 형성하는 것을 특징으로 한다.
본 발명에 따른 전하 결합 영상 소자의 바람직한 실시예는, 전극 시스템이 전자기 방사선을 방출하는 윈도우(windows)라 지칭되는 개구부를 형성하고, 이들 개구부내의 표면은 전극 재료에 의해 피복되지 않으며, 이들 개구부는 상호 인접하는 전하 전송 채널들 사이에 위치하는 것을 특징으로 한다. 전자기 방사선은 전극의 폴리 재료를 통과하지 않고, 상기 윈도우를 통해 소자의 광감지 부분에 도달할 수 있으므로, 영상 소자의 감지도가 높아지게 된다. 다른 실시예는 실리콘 질화물층내의 개구부가 상기 윈도우의 영역에 형성되고, 상기 개구부의 에지는 윈도우의 에지로부터 소정의 거리에 놓이는 것을 특징으로 한다. 바람직하게, 실리콘 질화물층내의 개구부의 에지와 윈도우의 에지 사이의 거리는 1.0㎛ 이상으로 선택되어 새의 부리에 대한 전극 에지의 영향을 최소화하고 누설 전류의 영향을 최소화한다. 실리콘 질화물층내의 개구부의 영역에서 소정의 누설 전류가 항상 증가하므로, 가능한 한 많은 채널 경계 구역을 통해 이러한 누설 전류를 배출시키는 것이 바람직하다. 따라서, 다른 실시예는 반도체 본체내의 상호 인접하는 전하 전송 채널이 채널 경계 영역에 의해서만 실질적으로 서로 분리되고, 실리콘 질화물층내의 개구부는 채널 경계 영역 위에 위치되는 것을 특징으로 한다.
본 발명에 따른 전하 결합 영상 소자의 다른 실시예는, 폴리층내의 방사선 투과 윈도우의 위치와는 독립적으로 실리콘 질화물층내의 개구부가 제공될 수 있고, 실리콘 질화물층내의 적어도 다수의 개구부가 반도체 본체의 표면과 개구부상으로 연장되는 전극 사이에 제공되는 것을 특징으로 한다. 본 실시예에서 전극에 방사선 투과 윈도우가 제공되는 경우, 실리콘 질화물은 마스크를 사용하여 이들 윈도우의 영역에서 또한 제거될 수 있다. 바람직한 실시예는 이들 윈도우의 영역에서 산화가 필요하지 않다는 장점이 있으며, 방사선 투과 윈도우의 영역에서 실리콘 질화물층의 일부에 의해 표면이 피복되지 않는다는 것을 특징으로 한다.
전극이 2개 이상의 폴리층으로 제조되는 경우 다양한 설계가 가능하다. 따라서 제 1 폴리층이 침착되기 이전이나 또는 제 1 폴리층이 침칙되고 제 2 또는 제 3 폴리층이 침착되기 전에 실리콘 질화물층내에 개구부가 형성될 수도 있다. 본 발명의 중요한 실시예는 전극이 2개 이상의 실리콘층으로 형성되고, 제 1 실리콘층으로 형성된 전극은 상기 개구부가 제공된 제 1 실리콘 질화물층에 의해 표면으로부터 분리되며, 제 2 실리콘층으로 형성된 전극은 상기 개구부가 또한 제공된 제 2 실리콘 질화물층에 의해 제 1 실리콘층의 전극으로부터 절연된다.
상기한 바와 같은 소자를 제조하는 본 발명에 따른 방법은 실리콘 질화물층내의 개구부가 포토리소그래피법에 의해 형성된 에칭 마스크를 이용하여 형성되고, 실리콘 질화물층이 에칭 처리되는 개구부가 제공되는 것을 특징으로 한다.
본 발명의 이들 및 다른 측면들은 다음의 몇가지 실시예를 참조하여 상세하게 설명될 것이다.
도 1은 본 발명에 따른 전하 결합 소자의 평면도,
도 2 내지 도 5는 소자 제조시에 각종 단계 동안 라인 A-A 및 B-B상에서 취해진 이러한 소자의 횡단면도,
도 6은 본 발명에 따른 소자의 제 2 실시예의 평면도,
도 7은 본 발명에 따른 전하 결합 소자의 제 3 실시예의 평면도,
도 8은 도 7의 라인 Ⅷ-Ⅷ상에서 취해진 이러한 소자의 횡단면도,
도 9는 본 발명에 따른 전하 결합 소자의 다른 실시예의 평면도,
도 10은 본 발명에 따른 전하 결합 소자의 또다른 실시예의 평면도,
도 11은 본 발명에 따른 전하 결합 소자의 또다른 실시예의 평면도이다.
도 1은 본 발명에 따른 전하 결합 소자의 일부를 도시한 평면도이다. 도 5a 및 도 5b는 라인 A-A 및 B-B상에서 각각 취해진 이러한 소자의 횡단면도이다. 이 소자는 그 표면에 도핑된 실리콘으로 제조된 전극(2-6) 시스템이 제공되는 실리콘의 반도체 본체(1)를 포함하는데, 이 도핑된 실리콘은 통상 다결정 실리콘 형태를 가지며, 따라서 이하에서는 폴리(poly)로서 지칭된다. 알려진 바와 같이, 도면에 도시되지 않은 전압 수단에 의해 전극(2-6)에 클럭 전압이 인가될 수 있으므로, 전하 패킷 형태의 정보가 제어된 방식으로 생성되어 판독 수단(또한 도시되지 않음)에 전송된다. 이들 전극은, 실리콘 산화물층(7) 및 실리콘 질화물층(8)으로 적어도 국부적으로 형성된 이중층을 포함하는 유전체층에 의해, 전극은 반도체 본체의 실리콘으로부터 절연된다. 이후 명백하게 되는 바와 같이, 질화물은, 이 폴리 전극의 산화 동안 반도체 본체(1)의 표면이 산화하는 것을 방지한다. 수소는 실리콘 질화물을 통해 실질적으로 확산될 수 없으므로, 실리콘 질화물에 개구부(9)가 국부적으로 제공된다. 제조 동안, 수소는 가열 단계에서 표면을 따라 이들 개구부를 통해 확산하여 표면 상태의 수를 감소시킬 수 있으므로, 예를 들면, 실리콘 결정의 불포화 결합에 자신을 결합시킴으로써, 소자의 누설 전류를 감소시킬 수 있다. 이와 관련하여 인용 미국 특허 US-A 4,077,112를 참조하길 바란다.
본 발명에 따르면, 개구부는, 반도체 본체의 표면을 횡단하는 것처럼 보이는, 이들 개구부(9)의 에지(10)가 인접하는 전극(2-6)의 에지로부터 소정의 거리에 놓이도록 제공된다. 질화물층(8)내의 개구부가 수소를 확산시킬 수 있도록 기능하므로, 본 발명은 다수의 전하 전송 채널(11)(도 1에는 3개가 도시되어 있으나, 통상 실질적인 수는 그보다 많음)을 갖는 큰 표면적을 갖는 소자에 특히 중요하며, 이 채널은 전하 패킷이 2차원 패턴으로 저장되고 출력단(도시되지 않음)으로 병렬로 전송될 수 있는 매트릭스를 형성한다. 이러한 매트릭스는, 예를 들면, SPS 형태의 메모리일 수도 있다. 바람직한 실시예에서, 매트릭스는 전하 결합 영상 소자의 일부를 형성한다. 이 소자는 인터라인(interline) 형태일 수 있으며, 이 경우 광감지 소자는 행(row) 및 열(column)로 배열된 광다이오드에 의해 형성되는 한편, 전하 전송 채널(11)은 전하 전송을 위해 열들 사이에 형성된다. 본 실시예에서, 광감지 소자는 전하 결합 소자 자체로 형성되고, 광 흡수에 의해 야기되는 전하 발생은 전하 전송 채널(11)에서 발생하며, 이 전하 전송 채널(11)은 전하 경계 구역(12)에 의해 서로 배타적으로 분리되어 있다. 감도를 증가시키기 위해, 전극(2-6)의 시스템에 방사선 투과 윈도우(13)가 제공되고, 이 방사선 투과 윈도우(13)내에서 반도체 본체의 표면은 폴리에 의해 피복되어 있지 않으므로, 이들 윈도우의 영역에서 광이 폴리에 의해 부분적으로 흡수되지 않고 반도체 본체(1)에 직접 도달할 수 있다. 윈도우(13)에서, 실리콘 질화물층(8)내의 개구부(9)는 동심원적으로 위치되므로, 실리콘 질화물내의 개구부의 에지는 방사선 투과 윈도우(13)의 에지로부터 소정의 거리 만큼 떨어져 놓이게 된다. 도 1에서, 폴리 위에 투사되는 실리콘 질화물층 일부분은 명확성을 위해 횡선으로 표시되어 있다. 이러한 조처의 효과는 도 5a에 도시되어 있다. 수소 분위기에서의 어닐링 단계 이후에, 산화 단계가 수행되어 질화물층내의 개구부(9) 영역에서 LOCOS 형태의 씨크닝(thickenings)이 산화물층(7)에 형성된다. LOCOS(14)로부터 전극(2-6)을 측방향으로 분리하면, 질화물층내의 개구부(9) 및 이에 따른 LOCOS(14)가 전극과 정렬되는 알려진 소자에 비해, 소자내의 누설 전류가 현저하게 더 감소될 수 있음이 실제로 밟혀졌다. 가능한 설명으로, 실리콘 결정 격자에 스트레스가 유도되어, 특히 LOCOS의 에지(새의 부리)에서, 부가의 누설 전류가 생성될 수 있다는 것이다. 질화물층내의 개구부가 전극의 에지와 일치하는 경우, LOCOS의 새의 부리는 전극의 에지와 또한 일치할 것이며, 이로 인해 격자에 부가의 기계적인 스트레스 및 이에 따른 부가의 누설 전류가 생성될 것이다. 본 발명에 따라, 전극내의 윈도우(13)보다 작은 질화물층내의 개구부를 제조하면, 새의 부리가 폴리 아래에 놓이지 않으므로, 결정 격자내의 기계적인 스트레스 및 이에 따른 전하 결합 소자내에서 누설 전류의 발생이 감소되도록 구현할 수 있다. 질화물 에지(10)와 윈도우(13)의 에지 사이의 거리는 누설 전류를 만족할 만큼 억제하기 위해 적어도 대략 1㎛이다.
도 2 내지 도 5를 참조하여 소자 제조시의 몇몇 단계가 설명되며, 각 도면에서, 도 1의 a가 붙은 도면은 라인 A-A상에서 취해진 횡단면이고, b가 붙은 도면은 라인 B-B상에서 취해진 횡단면도이다. 여기서 일예로서 기술되는 소자는 이미 알려진 소자, 즉, 수직 안티블루밍(antiblooming)을 갖는 N채널 매립형 채널 소자로 되어 있다. 이러한 목적을 위해 소자에 N형 실리콘 기판(15)을 갖는 알려진 구성의 반도체 본체(1)가 제공되고, 이 N형 실리콘 기판(15)은 과도 전자에 대한 드레이닝-오프(draining-off) 영역을 형성한다. 기판(15)은 그 표면에, 하나의(또는 몇개의) P형 웰(16)이 제공되며, 이 웰에 N형 CCD 채널(11)이 형성되어 P형 채널 경계 구역(12)에 의해 서로 분리된다. 각종 N형 및 P형 도핑 영역의 깊이 및 도핑 농도는 채널(11) 아래의 P형 구역(16)에 전위 장벽이 형성되도록 선택되며(도 2a 참조), 이 장벽은 국부적인 과노출시에 특정의 화소가 완전히 채워지면, 과도 전자가 이 장벽을 넘어 기판으로 흘러서 인접 화소를 채우지 않고 거기서 배출되는 레벨을 갖는다. 반도체 본체(1)의 표면은 이중층인 유전체층으로 피복되며, 여기서 이중층은, 예를 들어 62㎚ 두께의 실리콘 산화물층(7)과, 대략 75㎚ 두께의 실리콘 질화물층(8)을 포함한다. 그 위에 도핑되는 제 1 폴리층(다결정 실리콘)이 침착되고, 이로부터 전극(2, 4, 6 등)이 포토리소그래픽 수단에 의해 형성된다. 이들 전극은 형성될 윈도우(13)의 영역에서 비교적 좁고(도 2a 참조) 이들 윈도우 사이에서는 비교적 넓다(도 2b 참조). 전극(2, 4, 6)은 후속하여 산화 단계가 수행되며 이에 의해 전극의 상부면 및 측면 에지는 대략 200㎚의 두께로 실리콘 산화물층(17)으로 피복된다. 산화 단계 동안, 산화물층(7)의 두께는 질화물층(8)이 있음으로 인해 증가되지 않거나 또는 적어도 실질적으로 증가되지 않는다. 그 다음에, 예를 들어 40㎚ 두께의 실리콘 질화물층(18)이 전체 어셈블리 위에 제공된다. 이러한 질화물층은 전극(2, 4, 6 등) 사이에 이미 존재하는 질화물층(8)과 결함층(coherent layer)을 형성하나, 전극(2, 4, 6 등)상에서 질화물층(18)은 개별적인 층을 형성한다. 도 2는 이 단계의 소자를 도시한다.
다음 단계에서, 제 2 도핑된 폴리층이 제공되며, 이미 존재하는 전극들(2, 4, 등) 사이의 이러한 폴리층에 전극(3, 5, 등)이 포토리소그래픽 수단에 의해 제공된다(도 3 참조). 도면에 도시된 바와 같이, 전극은 횡단면 a-a의 영역에서 좁으므로, 여기에서 폴리가 전혀 없는 광 투과 윈도우가 형성되고, 전극은 횡단면 b-b에서 넓으므로, 전체 공간을 피복하게 된다. 폴리 전극(3, 5, 등)을 규정한 후에, 다른 산화 단계가 수행되어 전극(3, 5)은 대략 200㎜ 두께의 산화물층(19)으로 피복된다. 도 3에는 이러한 공정의 단계가 도시되어 있다. 반도체 본체(1) 및 전극(2, 4, 6)의 표면은 이러한 산화 동안 결합된 질화물층(8, 18)에 의해 산화에 대해 마스크된다.
도 4에 도시된 다음 단계에서, 에칭 마스크(20)는 적절한 포토레지스트층의 형태로 제공된다. 마스크는 질화물층에 형성된 개구부(9)를 한정하는 개구부(21)를 갖는다. 도 4a에서 알 수 있는 바와 같이, 마스크(20)가 양 측면상에서 전극(2-6)을 오버랩하므로, 개구부(21)는 전극의 에지와 일치하지 않게 된다. 폴리 I내의 질화물은, 원한다면 CCD 채널 위의 전극(2, 4, 등)상에도 보유될 수 있다. 그러나, 바람직하게, 이 질화물이 제거되는 만큼 감도가 향상된다. 이것이, 본 실시예의 마스크(20)에서 전극(2, 4, 6) 위에 채널(11)의 실질적으로 전체 폭 위로 연장되는 한편, 정렬 허용 오차(tolerances)의 함수인 거리를 넘어 거의 윈도우(13)까지 연장되는 개구부(22)(도 4b 참조)가 제공되는 이유이다. 그 다음에, 질화물층(8, 18)에는 예를 들어 Cl2및 HBr의 혼합물로 플라즈마 에칭을 하여 광 투과 윈도우(13)내에 개구부(9)가 제공된다(도 5 참조). 이와 동시에, 전극(2, 4, 6)상의 질화물층(18)내에 개구부(23)가 또한 형성된다. 질화물을 에칭한 후의 통상적인 방법에 의해 마스크(20)의 포토레지스트가 제거될 수 있다.
이 단계 후에 특히, 이러한 유전체층의 두께를 다시 조정하기 위하여, 소자가 한번 더 산화 처리된다. 에칭에 의해 도입된 특정의 결함은 이러한 산화 단계에 의해 또한 제거될 수 있다. 이러한 산화는 질화물층(8, 18)내 개구부(9)내의 산화물층(7)이 성장하도록 하여, 이들 개구부의 영역에 LOCOS 형태의 씨크닝(14)이 형성된다(도 5a 참조). 이러한 단계 동안 질화물층(18)내 개구부(23) 영역에서 전극(2, 4, 6)상의 산화물층(19)도 또한 더 두꺼위지므로, 여기에서 LOCOS 형태의 씨크닝(24)이 형성된다(도 5b 참조). 이 소자는 후속하여 통상의 후속 처리 단계, 보다 구체적으로는, 표면을 패시베이트하기 위해 대략 450℃의 수소를 함유하는 분위기에서 가열하는 단계에 처해진다. 수소 분자는 이러한 단계 동안 질화물층내의 개구부(9 및 23)를 통해 표면을 향해서 그리고 표면을 따라 확산될 수 있으며, 여기서 자신을 실리콘 결정의 불포화 결합에 부착시킨다.
측정에 의해 전극으로부터 소정 거리에 개구부(9)를 배치함에 의해 암전류를 4배 내지 10배로 감소시킬 수 있음이 밝혀졌다. 또한, 고정 패턴 잡음(fixed pattern noise; FPN)에 있어 상당한 감소, 즉 2배 내지 4배의 감소가 얻어졌으며, 화이트 도트(white dots) 형태의 결함 수도 상당히 감소되었다.
본 명세서에서 기술된 소자는 프레임 전송 형태의 영상 소자의 일부를 형성할 수도 있음에 주목해야 한다. 알려진 바와 같이, 이러한 소자는 전술한 광감지 매트릭스 이외에 메모리 매트릭스를 갖는다. 하나의 전체 기간 동안 화상이 흡수되어 전하 패킷의 2차원 패턴으로 변환되었을 때, 이 패턴은 메모리 매트릭스로 신속하게 전송될 수 있다. 새로운 화상이 영상 섹션에 포획되는 동안 메모리 섹션에서는 정보가 라인 단위로 판독될 수 있다. 메모리 매트릭스에는 바람직하게 영상 섹션과 동일한 방식으로, 질화물층내의 개구부가 제공될 수도 있다. 그러나, 원한다면, 메모리 섹션에서 이들 개구부가 생략될 수도 있다. 이로 인해 메모리 섹션에 큰 누설 전류가 생길 수도 있다. 이러한 높은 누설 전류(물론, 너무 높게 되지 않는 한)는 반드시 큰 단점이라고는 할 수 없는데, 그 이유는 이러한 성분이 열내의 화소에 대해 동일한 값을 갖기 때문이며, 화소가 연속적으로 변위되고, 전자 수단에 의해 이러한 구성요소를 보상할 수 있기 때문이다. 윈칙적으로 누설 전류는 열내의 각 화소에 대해 상이하기 때문에 영상 섹션내의 누설 전류를 보상하는 것이 용이하지 않다.
도 6은 도 1의 소자의 변형예를 도시한 평면도이다. 이러한 변형예에서 질화물층내의 개구부(9)는 개구부(9)가 전적으로 채널 경계 구역(12) 위에 놓이도록 채널 경계 구역(12)에 대해 치수 설정된다. 본 실시예에서 LOCOS 에지로 인한 격자 스트레스가 유도되는 반도체 본체내의 영역은 완전히 구역(12)에 제한되거나 또는 적어도 실질적으로 완전히 구역(12)으로 제한된다. 이들 구역은 소자의 동작 동안 공핍 상태에 있지 않으므로, 이들 격자 스트레스는 누설 전류를 증가시키지 않거나 적어도 실질적으로는 증가시키지 않는다.
도 7 및 도 8은 제각기 또다른 실시예의 평면도 및 횡단면도로서, 전극 시스템내의 광 투과 윈도우(13)가 너무 작아서 질화물층내에 개구부가 제공될 수 없는 때에 유리하게 이용될 수 있다. 이 경우 개구부(9)는, 예를 들어 제 1 폴리층에서 전극(2, 4, 등) 아래에 형성될 수도 있다. 제 1 폴리층이, 예를 들면, P형 채널 경계 구역(12)의 영역에서 침착되기 전에 이들 개구부가 제공된다. 폴리 전극에 대한 개구부(9)의 치수 및 위치는 개구부(9)의 에지가 폴리 에지로부터 1㎛ 이상의 거리에 있도록 설정된다. 그 다음에 경산화 단계가 수행되어 이에 의해 산화물층(7)이 국부적으로 다소 더 두껍게 만들어진다. 계속해서, 폴리 Ⅰ가 제공되고, 이로부터 폴리 전극(2, 4, 등)이 통상적인 방법으로 형성된다. 열산화를 통해 이들 전극에는 산화물층(17)이 제공된다. 그리고 나서 폴리 Ⅱ가 침착되고, 이로부터 게이트(3, 5, 등)가 형성된다. 본 실시예에서 수소는 어닐링 동안 폴리 게이트 및 질화물층내의 개구부(9)를 통해 반도체 본체의 표면에 도달할 수 있다. 본 실시예에서 광 투과 윈도우(13)는 질화물로 피복된 채 유지될 수 있으며, 이는 이들 윈도우를 통해 불순물이 표면에 도달하는 것이 방지되는 장점을 갖는다.
도 9는 도 7 및 도 8의 실시예의 변형예를 도시한 평면도로서, 제 1 실시예의 질화물층(18)과 마찬가지로, 제 1 폴리층내에 폴리 전극(2, 4)이 형성된 후에 제 2 질화물층이 침착된다. 이 경우 개구부(23)는 제 1 폴리층 아래의 제 1 질화물층내의 개구부(9) 옆에서 전극(2, 4) 위의 제 2 질화물층에 또한 제공된다. 어닐링 단계 동안, 수소는 이들 개구부(23), 그 하부의 폴리, 제 1 질화물층내의 개구부(9)를 통해 반도체 본체의 표면에 도달할 수 있다. 도 9에 도시된 개구부(23)는 마스크에 의해 통상적인 방식으로 형성된다. 본 방법의 변형예에서, 윈도우(13)에 2개의 질화물층이 있기 때문에 개구부(23)를 획득하기 위한 에칭 단계가 마스크없이 대안적으로 수행될 수도 있다. 폴리로 피복되지 않은 이들 위치에서 제 2 질화물층이 완전히 제거될 때까지 에칭은 계속된다. 폴리 Ⅰ위에는 어떤 질화물도 없는 반면, 읜도우(13)에는 제 1 질화물층이 여전히 (전적으로 또는 부분적으로) 존재한다.
채널 경계 영역(12)과 광 투과 윈도우(13)는 너무 작아서 현재의 포토리소그래픽 기법으로 채널 경계 영역(12) 위에 및/또는 윈도우(13)에서 제 1 폴리층 아래의 질화물층내에 개구부(9)를 제공하는 것은 거의 불가능하다. 이 경우 (제 1) 질화물층내의 개구부(9)는 대안적으로 활성 영역 위에, 즉, 도 10에 도시되어 있는 바와 같이 전하 전송 채널(11) 위에 제공될 수 있다. 이 도면은 단지 제 1 폴리층 아래에 위치된 개구부(9)를 도시한다. 제 1 폴리층내에 전극을 형성한 다음 제 2 폴리층을 침착시키기 이전에, 전극(2, 4, 등)을 피복하는 제 2 질화물층이 제공되는 경우, 선행 실시예의 개구부(23)와 마찬가지로, 개구부는 전극(2, 4) 위의 이러한 질화물층에 제공될 수도 있다.
도 11은 폴리 전극(2, 3, 4)이 전체 표면 영역을 피복하고 선행 실시예에서와 같이 광 투과 윈도우(13)가 제공되지 않는 실시예의 평면도이다. 이러한 실시예에서 개구부(9)는 도 11에 도시된 바와 같이 채널(11) 위에 제공될 수도 있으나, 이들은 대안적으로 채널 경계 구역(12) 위에 형성될 수도 있다. 제 2 질화물층(18)이 이용되는 경우, 이 층은 도 9를 참조하여 기술된 방법들중의 하나에 의해 제 1 폴리층내의 전극(2, 4) 위로부터 다시 제거될 수도 있다.
본 발명은 본 명세서에 기술된 실시예로 제한되지 않으며, 당 분야에서 통상의 지식을 가진 자라면 본 발명의 범위내에서 보다 다양한 변형이 가능하다는 것이 명백해질 것이다. 따라서 본 발명은 3개 이상의 폴리층을 갖는 실시예에 또한 적용될 수도 있다.
본 발명은 본 명세서에 기술된 소자 이외에 다른 형태의 전하 결합 소자 예를 들면, 인터라인 형태의 센서에서 또한 유리하게 이용될 수도 있다.
Claims (14)
- 반도체 본체의 표면에, 그 반도체 본체에서의 전하의 저장 및 전송을 제어하기 위해 전압이 인가될 수 있는 실리콘 전극의 시스템이 제공되며, 이 전극은 실리콘 산화물 및 실리콘 질화물의 이중층을 포함하는 유전체층에 의해 적어도 국부적으로 표면으로부터 분리되고, 실리콘 질화물에는 국부적으로 개구부가 제공되며, 상기 실리콘 질화물층내의 개구부는 인접하는 전극의 에지로부터 소정의 거리에 놓여지는 에지에 의해 경계가 이루어지는 것을 특징으로 하는 전하 결합 소자.
- 제 1 항에 있어서,상기 소자는 전하 패킷이 이차원 패턴으로 저장될 수 있고 판독 수단에 병렬로 전송될 수 있는 매트릭스를 형성하는 다수의 병렬 전하 전송 채널을 포함하는 것을 특징으로 하는 전하 결합 소자.
- 제 2 항에 있어서,상기 소자는 전하 결합 영상 소자를 형성하는 것을 특징으로 하는 전하 결합 소자.
- 제 3 항에 있어서,상기 전극의 시스템은 전자기 방사선을 방출하는, 윈도우로서 지칭되는 개구부를 형성하고, 이들 개구부내에서 상기 표면은 상기 전극 재료에 의해 피복되지 않으며, 이들 개구부는 상호 인접하는 전하 전송 채널들 사이에 위치되는 것을 특징으로 하는 전하 결합 소자.
- 제 4 항에 있어서,상기 실리콘 질화물층내의 개구부는 상기 윈도우의 영역에서 형성되고, 상기 개구부의 에지는 상기 윈도우의 에지로부터 소정의 거리에 놓이는 것을 특징으로 하는 전하 결합 소자.
- 제 5 항에 있어서,상기 실리콘 질화물층내의 개구부의 에지와 상기 윈도우의 에지 사이의 거리는 1.0㎛ 이상으로 선택되는 것을 특징으로 하는 전하 결합 소자.
- 제 5 항 또는 제 6 항에 있어서,상기 반도체 본체내의 상호 인접하는 전하 전송 채널은 채널 경계 영역에 의해서만 서로 실질적으로 분리되고, 상기 실리콘 질화물층내의 개구부는 상기 채널 경계 영역 위에 위치되는 것을 특징으로 하는 전하 결합 소자.
- 제 3 항 또는 제 4 항에 있어서,상기 실리콘 질화물층내의 개구부의 적어도 다수는 상기 반도체 본체의 표면과 상기 개구부상으로 연장되는 전극 사이에 제공되는 것을 특징으로 하는 전하 결합 소자.
- 제 8 항에 있어서,상기 표면은 상기 방사선 투과 윈도우의 영역에서 상기 실리콘 질화물층 일부분에 의해 피복되는 것을 특징으로 하는 전하 결합 소자.
- 제 8 항 또는 제 9 항에 있어서,상기 전극은 서로 전기적으로 절연되어 번갈아 제공되는 2개 이상의 실리콘층에 형성되고, 제 1 실리콘층으로 형성된 전극은 실리콘 산화물 및 실리콘 질화물의 이중층에 의해 상기 반도체 본체의 표면으로부터 절연되는 한편, 상기 개구부는 공통의 제 2 실리콘층에 형성된 전극 아래의 실리콘 질화물층에 제공되는 것을 특징으로 하는 전하 결합 소자.
- 제 10 항에 있어서,상기 실리콘 질화물층내의 개구부는, 상기 개구부 위에 제공된 상기 전극의 에지로부터 1.0㎛ 이상의 거리에 놓인 에지를 갖는 것을 특징으로 하는 전하 결합 소자.
- 제 8 항 또는 제 9 항에 있어서,상기 전극은 서로 전기적으로 절연되어 번갈아 제공되는 2개 이상의 실리콘층에 형성되고, 상기 실리콘 질화물층내의 개구부는 제 1 실리콘층으로서 제공된 실리콘층으로 제조된 전극 아래에 형성되는 것을 특징으로 하는 전하 결합 소자.
- 제 8 항 또는 제 9 항에 있어서,상기 전극은 2개 이상의 실리콘층으로 형성되고, 제 1 실리콘층으로 형성된 전극은 상기 개구부가 제공된 제 1 실리콘 질화물층에 의해 상기 표면으로부터 분리되며, 제 2 실리콘층으로 형성된 전극은 개구부가 또한 제공되는 제 2 실리콘 질화물층에 의해 상기 제 1 실리콘층의 전극으로부터 절연되는 것을 특징으로 하는 전하 결합 소자.
- 상기 실리콘 질화물층내의 개구부가 포토리소그래피에 의해 형성된 에칭 마스크를 이용하여 형성되고, 이 에칭 마스크에는 개구부가 제공되어 이 개구부를 통해 상기 실리콘 질화물층이 에칭 처리되는 것을 특징으로 하는 제 1 항 내지 제 13 항에 기재된 전하 결합 소자 제조 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP96202523 | 1996-09-10 | ||
| EP96202523.5 | 1996-09-10 | ||
| PCT/IB1997/000890 WO1998011608A1 (en) | 1996-09-10 | 1997-07-17 | Charge coupled device, and method of manufacturing such a device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990067469A true KR19990067469A (ko) | 1999-08-16 |
Family
ID=8224369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980703483A KR19990067469A (ko) | 1996-09-10 | 1997-07-17 | 전하 결합 소자 및 그 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6448592B1 (ko) |
| EP (1) | EP0860027B1 (ko) |
| JP (1) | JP2000500296A (ko) |
| KR (1) | KR19990067469A (ko) |
| DE (1) | DE69732520T2 (ko) |
| WO (1) | WO1998011608A1 (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208775A (ja) * | 1999-01-18 | 2000-07-28 | Furontekku:Kk | 半導体装置とその製造方法 |
| KR100390822B1 (ko) * | 1999-12-28 | 2003-07-10 | 주식회사 하이닉스반도체 | 이미지센서에서의 암전류 감소 방법 |
| KR20020059377A (ko) * | 2000-06-27 | 2002-07-12 | 롤페스 요하네스 게라투스 알베르투스 | 전하 결합 이미지 센서 제조방법 |
| JP4929424B2 (ja) * | 2000-10-04 | 2012-05-09 | テレダイン ダルサ インコーポレイテッド | 信号処理装置 |
| JP2004006671A (ja) * | 2002-03-22 | 2004-01-08 | Sanyo Electric Co Ltd | 電荷結合素子およびその製造方法 |
| US20050274994A1 (en) * | 2004-06-14 | 2005-12-15 | Rhodes Howard E | High dielectric constant spacer for imagers |
| US7285501B2 (en) * | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| JP2006108596A (ja) * | 2004-10-08 | 2006-04-20 | Sharp Corp | 電極構造およびその形成方法、固体撮像素子、その製造方法 |
| JP2007201319A (ja) * | 2006-01-30 | 2007-08-09 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
| JP2007201320A (ja) * | 2006-01-30 | 2007-08-09 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
| US7547622B2 (en) * | 2006-10-18 | 2009-06-16 | Sarnoff Corporation | Fabrication of CCD image sensors using single layer polysilicon |
| KR100827445B1 (ko) | 2006-12-19 | 2008-05-06 | 삼성전자주식회사 | Ｃｍｏｓ 이미지 센서 및 그 제조 방법 |
| JP7381223B2 (ja) | 2019-05-27 | 2023-11-15 | キヤノン株式会社 | 光電変換装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3909925A (en) * | 1974-05-06 | 1975-10-07 | Telex Computer Products | N-Channel charge coupled device fabrication process |
| US4077112A (en) * | 1974-09-24 | 1978-03-07 | U.S. Philips Corporation | Method of manufacturing charge transfer device |
| US4447272A (en) * | 1982-11-22 | 1984-05-08 | The United States Of America As Represented By The Secretary Of The Navy | Method for fabricating MNOS structures utilizing hydrogen ion implantation |
| NL8303268A (nl) * | 1983-09-23 | 1985-04-16 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting en halfgeleiderinrichting vervaardigd door toepassing van een dergelijke werkwijze. |
| NL8501339A (nl) * | 1985-05-10 | 1986-12-01 | Philips Nv | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| US5065222A (en) * | 1987-11-11 | 1991-11-12 | Seiko Instruments Inc. | Semiconductor device having two-layered passivation film |
| JP2507066B2 (ja) * | 1989-06-28 | 1996-06-12 | 松下電子工業株式会社 | 電荷転送素子およびその製造方法 |
| JP2976585B2 (ja) * | 1991-05-10 | 1999-11-10 | ソニー株式会社 | 半導体装置の製造方法 |
| US5338948A (en) * | 1991-05-10 | 1994-08-16 | Photometrics, Ltd. | Charge-coupled device with open gate structure |
| TW218426B (ko) * | 1992-05-11 | 1994-01-01 | Samsung Electronics Co Ltd | |
| JPH077146A (ja) * | 1992-05-26 | 1995-01-10 | Matsushita Electric Ind Co Ltd | 電荷検出装置 |
| DE69428394T2 (de) * | 1993-05-21 | 2002-07-04 | Koninklijke Philips Electronics N.V., Eindhoven | Ladungsgekoppelte Bildaufnahmeanordnung |
| BE1007768A3 (nl) * | 1993-11-10 | 1995-10-17 | Philips Electronics Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting en halfgeleiderinrichting vervaardigd met een dergelijke werkwijze. |
| JPH07202160A (ja) * | 1993-12-27 | 1995-08-04 | Sony Corp | 固体撮像装置及びその製造方法、並びに半導体装置 |
-
1997
- 1997-07-17 KR KR1019980703483A patent/KR19990067469A/ko not_active Application Discontinuation
- 1997-07-17 EP EP97929458A patent/EP0860027B1/en not_active Expired - Lifetime
- 1997-07-17 DE DE69732520T patent/DE69732520T2/de not_active Expired - Lifetime
- 1997-07-17 JP JP10513424A patent/JP2000500296A/ja active Pending
- 1997-07-17 WO PCT/IB1997/000890 patent/WO1998011608A1/en active IP Right Grant
- 1997-09-05 US US08/924,863 patent/US6448592B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| WO1998011608A1 (en) | 1998-03-19 |
| DE69732520T2 (de) | 2006-02-09 |
| US6448592B1 (en) | 2002-09-10 |
| EP0860027A1 (en) | 1998-08-26 |
| DE69732520D1 (de) | 2005-03-24 |
| EP0860027B1 (en) | 2005-02-16 |
| JP2000500296A (ja) | 2000-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7227199B2 (en) | Image sensor and method of manufacturing the same | |
| US6177293B1 (en) | Method and structure for minimizing white spots in CMOS image sensors | |
| US5051798A (en) | Solid state image sensing device having an overflow drain structure | |
| US6617174B2 (en) | Fieldless CMOS image sensor | |
| JPH02168670A (ja) | 固体撮像装置およびその製造方法 | |
| KR19990067469A (ko) | 전하 결합 소자 및 그 제조 방법 | |
| US5432363A (en) | Solid-state image pickup device and manufacturing method of the same | |
| US4435897A (en) | Method for fabricating solid-state image sensor | |
| JP3431408B2 (ja) | 固体撮像素子 | |
| US6051852A (en) | Self aligned LOD antiblooming structure for solid-state imagers | |
| JP3247163B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2936153B2 (ja) | 固体撮像素子の製造方法 | |
| JP2002231929A (ja) | 固体撮像素子 | |
| KR100359767B1 (ko) | 고체촬상소자의 제조 방법 | |
| KR0140634B1 (ko) | 고체촬상소자의 제조방법 | |
| JPH0412067B2 (ko) | ||
| JPH04218966A (ja) | 固体撮像装置 | |
| KR20050114752A (ko) | 포토 다이오드의 데미지를 감소시킬 수 있는 ｃｍｏｓ이미지 센서의 제조방법 | |
| JP2877656B2 (ja) | 固体撮像素子の製造方法 | |
| JP2006147758A (ja) | 固体撮像装置およびその製造方法 | |
| JPS60105382A (ja) | 固体撮像素子 | |
| JPH06296008A (ja) | 固体撮像素子の製造方法 | |
| EP1269544B1 (en) | Method of manufacturing a charge-coupled image sensor | |
| JPH04207077A (ja) | 固体撮像素子の製造方法 | |
| KR950011568B1 (ko) | 고체촬상소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |