KR20050114752A - 포토 다이오드의 데미지를 감소시킬 수 있는 ｃｍｏｓ이미지 센서의 제조방법 - Google Patents
포토 다이오드의 데미지를 감소시킬 수 있는 ｃｍｏｓ이미지 센서의 제조방법 Download PDFInfo
- Publication number
- KR20050114752A KR20050114752A KR1020040039808A KR20040039808A KR20050114752A KR 20050114752 A KR20050114752 A KR 20050114752A KR 1020040039808 A KR1020040039808 A KR 1020040039808A KR 20040039808 A KR20040039808 A KR 20040039808A KR 20050114752 A KR20050114752 A KR 20050114752A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- predetermined region
- region
- photodiode
- transfer gate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims description 11
- 238000012546 transfer Methods 0.000 claims abstract description 37
- 238000009792 diffusion process Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 150000002500 ions Chemical class 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 2
- 239000007943 implant Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 30
- 238000005530 etching Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910021350 transition metal silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
포토 다이오드의 데미지를 방지할 수 있는 CMOS 이미지 소자의 제조방법을 개시한다. 개시된 본 발명은, 포토 다이오드 예정 영역, 트랜스퍼 게이트 예정 영역, 플로팅 확산 예정 영역 및 리셋 게이트 예정 영역이 한정된 반도체 기판 상에 상기 포토 다이오드 예정 영역을 차폐하면서, 트랜스퍼 게이트 예정 영역이 노출되도록 버퍼 절연막 패턴을 형성한다. 상기 반도체 기판 및 버퍼 절연막 패턴 표면에 게이트 산화막을 형성하고, 상기 게이트 산화막 상부에 게이트 도전층을 형성한다. 그후, 상기 게이트 도전층을 상기 트랜스퍼 게이트 예정 영역 및 리셋 게이트 예정 영역에 잔류하도록 패터닝하여, 트랜스퍼 게이트 및 리셋 게이트를 형성하고, 상기 트랜스퍼 게이트 일측의 포토 다이오드 예정 영역에 불순물을 주입하여 포토 다이오드 영역을 형성한다. 다음, 상기 트랜스퍼 게이트와 상기 리셋 게이트 사이의 플로팅 확산 예정 영역에 불순물을 주입하여, 플로팅 확산 영역을 형성한다.
Description
본 발명은 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서의 제조방법에 관한 것으로, 보다 구체적으로는 포토 다이오드의 데미지를 감소시킬 수 있는 CMOS 이미지 센서의 제조방법에 관한 것이다.
일반적으로, 이미지 디바이스는 광학 영상(optical image)을 전기 신호로 변환시키는 소자이다. 이러한 이미지 센서로는 대표적으로 CCD(charge coupled device) 및 CMOS 이미지 센서가 있다. CCD는 다수개의 MOS 캐패시터를 포함하며, 이 모스 캐패시터는 빛에 의해 생성되는 전하(캐리어)를 이동시키므로써 동작된다. 한편, CMOS 이미지 센서는 다수의 단위 픽셀 및 단위 픽셀의 출력신호를 제어하는 CMOS 회로에 의해 구동된다.
상기 CCD는 그 구동 방식이 복잡하고, 전력 소모가 크며, 제조 공정이 복잡할 뿐만 아니라, 시그널 프로세싱(signal processing) 회로를 상기 CCD 칩내에 집적할 수 없으므로 원-칩(one-chip)이 곤란하다는 단점들이 있다. 한편, CMOS 이미지 센서는 기존에 상용되고 있는 CMOS 기술에 의해 제작 가능하므로, 현재에는 제조가 용이한 CMOS 이미지 센서에 대한 연구 개발이 주로 진행되고 있다.
이와같은 CMOS 이미지 센서는 다수의 단위 화소(pixel)로 구성된다. 단위 화소는 포토 다이오드(PD), 트랜스퍼(transfer) 트랜지스터(Tx), 리셋(reset) 트랜지스터(Rx), 드라이브(drive) 트랜지스터(Dx) 및 셀렉트(select) 트랜지스터(Sx)로 구성된다. 포토 다이오드(PD)는 광을 인가받아 광전하를 생성하고, 트랜스퍼 트랜지스터(Tx)는 플로팅 확산 영역(FD)으로 전하를 이동시키는 역할을 한다. 리셋 트랜지스터(Rx)는 주기적으로 플로팅 확산 영역(FD)을 리셋시키는 역할을 한다. 드라이브 트랜지스터(Rx)는 소스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 한다. 셀렉트 트랜지스터(Sx)는 셀렉트 신호 라인과 연결되어, 단위 화소 선택하는 역할을 한다.
여기서, 도 1을 참조하여, 종래의 CMOS 이미지 센서의 제조방법에 대하여 설명하기로 한다. 본 도면에서는 CMOS 이미지 센서의 단위 화소 중 포토 다이오드, 트랜스퍼 트랜지스터, 플로팅 확산 영역 및 리셋 트랜지스터에 대하여만 도시하였다.
도 1을 참조하여, 반도체 기판(10) 상부에 게이트 산화막(15) 및 게이트 전극용 도전층을 증착한다. 게이트 산화막(15)은 예를 들어 50 내지 70Å 두께로 증착되고, 게이트 전극용 도전층은 도핑된 폴리실리콘막이 이용될 수 있다. 그후, 게이트 전극용 도전층을 패터닝하여 트랜스퍼 게이트(20a) 및 리셋 게이트(20b)를 형성한다. 그후, 트랜스퍼 게이트(20a) 일측의 반도체 기판(10)에 포토 다이오드 영역(25)을 형성한다. 포토 다이오드 영역(25)은 N형 불순물 영역(25a) 및 P형 불순물 영역(25b)의 접합으로 이루어진다. 트랜스퍼 게이트(20a) 및 리셋 게이트(20b) 사이의 반도체 기판(10)에 N형 불순물을 주입하여, 플로팅 확산 영역(30)을 형성한다.
그러나, 상술한 바와 같이 게이트 산화막(15)이 50 내지 70Å의 얇은 두께를 가짐에 따라, 게이트를 형성하기 위한 식각 공정시, 게이트 전극용 도전층만을 식각한다고 하여도, 게이트 산화막(15)이 동시에 유실될 수 있다. 이때, 게이트 산화막(15)을 기판(10)상에 잔류시키는 것은 반도체 기판(10) 표면 즉, 포토 다이오드 영역(25)을 보호하기 위함이다. 하지만, 상기와 같이 게이트를 형성하기 위한 패터닝 공정시 게이트 산화막(15)이 유실됨에 따라, 포토 다이오드 영역(25)이 식각 가수로 인해 데미지를 입게 된다. 이로 인하여, CMOS 이미지 소자가 다크 상태를 구현하여야 할 때 누설 전류가 발생되어, 결함이 유발된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 포토 다이오드 영역의 데미지를 방지할 수 있는 CMOS 이미지 소자의 제조방법을 제공하는 것이다.
상기한 본 발명의 기술적 과제를 달성하기 위하여, 본 발명은 포토 다이오드 예정 영역, 트랜스퍼 게이트 예정 영역, 플로팅 확산 예정 영역 및 리셋 게이트 예정 영역이 한정된 반도체 기판 상에 상기 포토 다이오드 예정 영역을 차폐하면서, 트랜스퍼 게이트 예정 영역이 노출되도록 버퍼 절연막 패턴을 형성한다. 상기 반도체 기판 및 버퍼 절연막 패턴 표면에 게이트 산화막을 형성하고, 상기 게이트 산화막 상부에 게이트 도전층을 형성한다. 그후, 상기 게이트 도전층을 상기 트랜스퍼 게이트 예정 영역 및 리셋 게이트 예정 영역에 잔류하도록 패터닝하여, 트랜스퍼 게이트 및 리셋 게이트를 형성하고, 상기 트랜스퍼 게이트 일측의 포토 다이오드 예정 영역에 불순물을 주입하여 포토 다이오드 영역을 형성한다. 다음, 상기 트랜스퍼 게이트와 상기 리셋 게이트 사이의 플로팅 확산 예정 영역에 불순물을 주입하여, 플로팅 확산 영역을 형성한다.
상기 버퍼 절연막 패턴을 형성하기 전에 상기 트랜스퍼 게이트 예정 영역 및 리셋 게이트 예정 영역에 문턱 전압 조절 이온을 주입하는 단계를 추가로 실시할 수 있다.
또한, 상기 버퍼 절연막을 형성하기 전에, 상기 플로팅 확산 예정 영역의 소정 부분에 상기 플로팅 확산 영역을 구성하는 불순물과 동일한 종류 및 농도를 갖는 브릿지 이온을 주입하는 단계를 추가로 실시할 수 있다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 CMOS 이미지 센서의 제조방법을 설명하기 위한 각 공정별 단면도이고, 도 3은 본 발명의 다른 실시예를 설명하기 위한 CMOS 이미지 센서의 단면도이다.
먼저, 도 2a를 참조하여, 포토 다이오드 예정 영역(PD), 트랜스퍼 게이트 예정 영역(Tx), 플로팅 확산 예정 영역(FD) 및 리셋 게이트 예정 영역(Rx)이 한정된 반도체 기판(100)을 준비한다. 트랜스퍼 게이트 예정 영역(Tx) 및 리셋 게이트 예정 영역(Rx)이 오픈되도록 포토레지스트 패턴(도시되지 않음)을 형성한다음, 노출된 반도체 기판(100) 영역에 문턱 전압 조절 이온(105a,105b)을 주입한다. 그후, 포토레지스트 패턴(도시되지 않음)을 제거한다음, 반도체 기판(100) 상부에 버퍼 절연막을 증착한다. 이때, 버퍼 절연막은 이후 층간 절연막으로 사용될 수 있는 절연막, 예컨대 실리콘 산화막일 수 있다. 상기 버퍼 절연막을 포토 다이오드 영역(PD) 영역을 차폐하면서 트랜스퍼 게이트 영역(Tx)을 한정할 수 있도록 식각하여, 버퍼 절연막 패턴(110)을 형성한다. 즉, 버퍼 절연막 패턴(110)은 포토 다이오드 예정 영역(PD) 및 플로팅 확산 예정 영역(FD)의 일부를 차폐하도록 형성된다. 이러한 버퍼 절연막 패턴(110)은 포토 다이오드 예정 영역(PD)을 덮고 있어, 이후 게이트 형성시 포토 다이오드 영역의 데미지를 방지한다. 아울러, 버퍼 절연막 패턴(110)은 트랜스퍼 게이트 예정 영역(Tx)이 노출될 수 있도록 형성되므로, 미리 트랜스 게이트 예정 영역(Tx)의 선폭을 정하는 역할을 한다.
도 2b를 참조하여, 버퍼 절연막 패턴(110)이 형성된 반도체 기판(100) 상부에 게이트 산화막(115)을 증착한다.
다음, 도 2c에 도시된 바와 같이, 게이트 산화막(115) 상부에 게이트 전극용 도전층을 증착한다. 게이트 전극용 도전층은 예컨대, 도핑된 폴리실리콘막이거나, 도핑된 폴리실리콘막과 전이 금속 실리사이드막의 적층막일 수 있다. 다음, 게이트 전극용 도전층을 패터닝하여 트랜스퍼 게이트(120a) 및 리셋 게이트(120b)를 형성한다. 트랜스퍼 게이트(120a)는 트랜스퍼 게이트 예정 영역(Tx) 즉, 버퍼 절연막 패턴(110) 사이의 공간에 배치되도록 식각되며, 리셋 게이트(120b)는 리셋 게이트 예정 영역(Rx)에 위치하도록 식각된다. 이때, 포토 다이오드 예정 영역(110)은 상기 버퍼 절연막 패턴(110)에 의해 덮여 있으므로, 게이트(120a,120b)를 형성하기 위한 식각 공정시 식각 가스로부터 데미지를 입지 않는다.
그후, 도 2d에 도시된 바와 같이, 트랜스퍼 게이트(120a)의 일측 반도체 기판 영역, 즉, 포토 다이오드 예정 영역(PD)에 N형 불순물(125a) 및 P형 불순물(125b)을 주입하여, 포토 다이오드 영역(125)을 형성한다. 이때, 포토 다이오드 영역(125)을를 형성하기 위한 이온 주입 공정은 상기 버퍼 절연막 패턴(110)이 기판 상부에 형성되어 있으므로 종래 보다 큰 이온 주입 에너지로 이온 주입을 실시하는 것이 바람직하다. 또한, 트랜스퍼 게이트(120a) 및 리셋 게이트(120b) 사이의 플로팅 확산 예정 영역(FD)에 N형의 불순물을 주입하여, 플로팅 확산 영역(130)을 형성한다.
이때, 상기 플로팅 확산 영역(130) 상에 버퍼 절연막 패턴(110)이 형성됨에 따라, 플로팅 확산 영역(130)의 깊이가 균일하지 않을 수 있다. 이러한 점을 방지하기 위하여, 도 3에 도시된 바와 같이, 플로팅 확산 예정 영역(FD) 상의 버퍼 절연막 패턴(110) 하단에 브릿지(bridge) 이온(107)을 미리 주입할 수 있다. 브릿지 이온(107)은 플로팅 확산 영역(130)을 구성하는 불순물과 동일 타입 및 동일 농도임이 바람직하며, 버퍼 절연막 패턴(110)전에 형성됨이 바람직하다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 게이트를 형성하기 전에, 포토 다이오드 예정 영역을 보호하기 위하여 버퍼 절연막 패턴을 형성한다. 이에 따라, 게이트 형성을 위한 식각 공정시, 식각 가스로부터 포토 다이오드 예정 영역을 보호할 수 있다. 이에따라 다크 디펙트등의 문제점을 개선할 수 있다.
또한, 버퍼 절연막 패턴의 형성으로, 트랜스퍼 게이트의 선폭을 미리 한정할 수 있으므로, 게이트 전극 선폭의 변화없이 CMOS 이미지 소자를 제작할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
도 1은 일반적인 CMOS 이미지 센서의 제조 방법을 설명하기 위한 도면이다.
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 CMOS 이미지 센서의 제조방법을 설명하기 위한 각 공정별 단면도이다.
도 3은 본 발명의 다른 실시예를 설명하기 위한 CMOS 이미지 센서의 단면도이다.
Claims (3)
- 포토 다이오드 예정 영역, 트랜스퍼 게이트 예정 영역, 플로팅 확산 예정 영역 및 리셋 게이트 예정 영역이 한정된 반도체 기판을 준비하는 단계;상기 포토 다이오드 예정 영역을 차폐하면서, 트랜스퍼 게이트 예정 영역이 노출되도록 버퍼 절연막 패턴을 형성하는 단계;상기 반도체 기판 및 버퍼 절연막 패턴 표면에 게이트 산화막을 형성하는 단계;상기 게이트 산화막 상부에 게이트 도전층을 형성하는 단계;상기 게이트 도전층을 상기 트랜스퍼 게이트 예정 영역 및 리셋 게이트 예정 영역에 잔류하도록 패터닝하여, 트랜스퍼 게이트 및 리셋 게이트를 형성하는 단계;상기 트랜스퍼 게이트 일측의 포토 다이오드 예정 영역에 불순물을 주입하여 포토 다이오드 영역을 형성하는 단계; 및상기 트랜스퍼 게이트와 상기 리셋 게이트 사이의 플로팅 확산 예정 영역에 불순물을 주입하여, 플로팅 확산 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
- 제 1 항에 있어서, 상기 버퍼 절연막 패턴을 형성하기 전에 상기 트랜스퍼 게이트 예정 영역 및 리셋 게이트 예정 영역에 문턱 전압 조절 이온을 주입하는 단계를 더 포함하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 버퍼 절연막을 형성하기 전에, 상기 플로팅 확산 예정 영역의 소정 부분에 상기 플로팅 확산 영역을 구성하는 불순물과 동일한 종류 및 농도를 갖는 브릿지 이온을 주입하는 단계를 더 포함하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040039808A KR20050114752A (ko) | 2004-06-01 | 2004-06-01 | 포토 다이오드의 데미지를 감소시킬 수 있는 ｃｍｏｓ이미지 센서의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040039808A KR20050114752A (ko) | 2004-06-01 | 2004-06-01 | 포토 다이오드의 데미지를 감소시킬 수 있는 ｃｍｏｓ이미지 센서의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050114752A true KR20050114752A (ko) | 2005-12-06 |
Family
ID=37288874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040039808A KR20050114752A (ko) | 2004-06-01 | 2004-06-01 | 포토 다이오드의 데미지를 감소시킬 수 있는 ｃｍｏｓ이미지 센서의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050114752A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100776146B1 (ko) * | 2006-05-04 | 2007-11-15 | 매그나칩 반도체 유한회사 | 화소를 버스트 리셋 동작과 통합하여 개선된 성능을 갖는ｃｍｏｓ이미지 센서 |
| KR100776147B1 (ko) * | 2006-05-04 | 2007-11-15 | 매그나칩 반도체 유한회사 | 운송 게이트를 전위 웰과 통합하여 확장된 화소의 동적범위를 갖는 이미지센서 센서 |
| KR100810423B1 (ko) * | 2006-12-27 | 2008-03-04 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 이미지 센서의 제조 방법 |
| KR100898452B1 (ko) * | 2007-09-27 | 2009-05-21 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조방법 |
-
2004
- 2004-06-01 KR KR1020040039808A patent/KR20050114752A/ko not_active Application Discontinuation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100776146B1 (ko) * | 2006-05-04 | 2007-11-15 | 매그나칩 반도체 유한회사 | 화소를 버스트 리셋 동작과 통합하여 개선된 성능을 갖는ｃｍｏｓ이미지 센서 |
| KR100776147B1 (ko) * | 2006-05-04 | 2007-11-15 | 매그나칩 반도체 유한회사 | 운송 게이트를 전위 웰과 통합하여 확장된 화소의 동적범위를 갖는 이미지센서 센서 |
| US7622758B2 (en) | 2006-05-04 | 2009-11-24 | Jaroslav Hynecek | CMOS image sensor with improved performance incorporating pixels with burst reset operation |
| US8159011B2 (en) | 2006-05-04 | 2012-04-17 | Intellectual Ventures Ii Llc | Complementary metal oxide semiconductor (CMOS) image sensor with extended pixel dynamic range incorporating transfer gate with potential well |
| US8810702B2 (en) | 2006-05-04 | 2014-08-19 | Intellectual Ventures Ii Llc | CMOS image sensor with improved performance incorporating pixels with burst reset operation |
| KR100810423B1 (ko) * | 2006-12-27 | 2008-03-04 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 이미지 센서의 제조 방법 |
| KR100898452B1 (ko) * | 2007-09-27 | 2009-05-21 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100760913B1 (ko) | 씨모스 이미지 센서 및 이의 제조 방법 | |
| KR100523671B1 (ko) | 이중 게이트절연막을 구비하는 씨모스 이미지 센서 및그의 제조 방법 | |
| US7294522B2 (en) | CMOS image sensor and method for fabricating the same | |
| US7598136B2 (en) | Image sensor and related fabrication method | |
| JP5053526B2 (ja) | 電荷伝送効率を向上させたイメージセンサ及びその製造方法 | |
| US10504956B2 (en) | Photogate for front-side-illuminated infrared image sensor and method of manufacturing the same | |
| JP4423257B2 (ja) | Ｃｍｏｓイメージセンサとその製造方法 | |
| JP4049218B2 (ja) | Ｃｍｏｓイメージセンサーの製造方法 | |
| US7678602B2 (en) | CMOS image sensor and method for manufacturing the same | |
| KR100345669B1 (ko) | 트랜스퍼 트랜지스터 게이트 측벽에 비대칭 절연막스페이서를 구비하는 이미지 센서 및 그 제조 방법 | |
| KR20050114752A (ko) | 포토 다이오드의 데미지를 감소시킬 수 있는 ｃｍｏｓ이미지 센서의 제조방법 | |
| KR100464949B1 (ko) | 포토다이오드의 표면 특성을 향상시킬 수 있는 이미지센서 제조 방법 | |
| KR100760914B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| JP2007180538A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| KR100535911B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| JP4115446B2 (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| KR100867089B1 (ko) | 암전류 특성을 향상시킨 시모스 이미지센서 | |
| KR20060127498A (ko) | 암전류를 감소시키기 위한 씨모스 이미지 센서의 제조 방법 | |
| US20080048221A1 (en) | Image sensor and manufacturing method thereof | |
| KR20020014315A (ko) | 이웃하는 화소간의 크로스 토크 및 활성영역 감소를방지할 수 있는 이미지 센서 제조 방법 | |
| KR100788483B1 (ko) | 이미지 센서의 픽셀 구조 및 그 제조 방법 | |
| KR20020058919A (ko) | 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법 | |
| KR20060077079A (ko) | 시모스 이미지센서 및 그의 제조방법 | |
| KR20050079436A (ko) | 화소간 신호왜곡을 개선한 이미지 센서 및 그 제조방법 | |
| KR20060059553A (ko) | 부유 확산층을 갖는 이미지 센서 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |