JP3431408B2

JP3431408B2 - 固体撮像素子

Info

Publication number: JP3431408B2
Application number: JP20234896A
Authority: JP
Inventors: 和也熊谷
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1996-07-31
Filing date: 1996-07-31
Publication date: 2003-07-28
Anticipated expiration: 2016-07-31
Also published as: JPH1050976A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＣＤ（電荷転送
素子）を用いたインターライン転送型の固体撮像素子に
関する。

【０００２】

【従来の技術】ＣＣＤ型イメージセンサーは、その構成
法によりインターライン転送型ＣＣＤ（以下ＩＴ−ＣＣ
Ｄと略記する。）とフレーム転送型ＣＣＤ（以下ＦＴ−
ＣＣＤと略記する。）に大別され、本発明はＩＴ−ＣＣ
Ｄを対象とするものである。

【０００３】このＩＴ−ＣＣＤのインターライン転送方
式は、固体撮像素子の有力な方式として開発が進められ
ており、また、光電変換部にＰＮ接合フォトダイオード
（以下ＰＤと略記する。）を用いた固体撮像素子では、
ダイナミックレンジの大きいことが知られている。

【０００４】しかしながらこのような固体撮像素子も、
高画質化の要望に伴い、光電変換部での取り残し電荷に
よる残像特性が問題となっている。さらに品質面から
は、光電変換部表面で発生する暗電流による白キズの低
減も強く望まれている。これらの要望に対し、残像特性
及び白キズ不良が改善された固体撮像素子がすでに開発
されており、特開平３−１８０５８号公報等には、この
ような固体撮像素子の製造方法が開示されている。

【０００５】図３（ａ）〜図３（ｄ）は、残像特性及び
白キズ不良が改善された従来の固体撮像素子の製造方法
を工程順に説明するための断面図である。

【０００６】図において、２００は残像特性及び白キズ
不良が改善された従来の固体撮像素子であり、この固体
撮像素子２００は、ｎ型シリコン基板２０１上に形成さ
れ、入射光の光電変換により電荷を発生するＰＤ部（光
電変換部）２００ａと、該基板２０１上に形成され、該
ＰＤ部２００ａから読み出された電荷を垂直方向に転送
する垂直ＣＣＤ部（電荷転送部）２００ｂと、該ＰＤ部
２００ａと該垂直ＣＣＤ部２００ｂとの間に配置され、
該ＰＤ部２００ａに蓄積された電荷の垂直ＣＣＤ部２０
０ｂへの読出しを制御する読出しゲート部（電荷読出制
御部）２００ｃとを備えている。

【０００７】上記ＰＤ部２００ａは、ｎ型シリコン基板
２０１上のｐウェル２０２内に形成されたｎ^-型領域２
０５と、該ｎ^-型領域２０５の表面部分に形成されたｐ⁺
型領域２１３及びｐ⁺⁺型領域２１４とを有している。こ
こで、ｐ⁺型領域２１３とｐ⁺⁺型領域２１４とは、ＰＤ
部２００ａから垂直ＣＣＤ部２００ｂへ電荷を読み出す
際の電荷移動方向に沿って、垂直ＣＣＤ部２００ｂ側か
ら順に並んでおり、これらの領域２１３及び２１４の深
さは同程度となっている。

【０００８】また、上記垂直ＣＣＤ部２００ｂは、上記
ｎ型シリコン基板２０１上のｐウェル２０２内に形成さ
れたｐ⁺型領域２０６と、該ｐ⁺型領域２０６の表面部分
に形成されたｎ⁺型領域２０７と、該ｎ⁺型領域２０７上
にゲート酸化膜２１０を介して形成されたポリシリコン
電極２１１とから構成されている。

【０００９】また、上記垂直ＣＣＤ部２００ｂを構成す
る各領域２０６，２０７と、上記ＰＤ部２００ａを構成
する各領域２０５，２１３との間には、読出しゲート部
２００ｃを構成するｐ⁺型領域２０８が配置されてお
り、該ｐ⁺型領域２０８上には、上記ポリシリコン電極
２１１の一部がゲート絶縁膜２１０を介して位置してい
る。また、上記垂直ＣＣＤ部２００ｂ及びＰＤ部２００
ａの、読出しゲート部とは反対側のｐウェル２０２表面
部分にはそれぞれ、チャネルストッパ層としてのｐ⁺⁺型
領域２０９が配置されている。

【００１０】そして、上記ポリシリコン電極２１１の表
面はポリシリコン酸化膜２１２に覆われており、該ポリ
シリコン電極２１１上には層間絶縁膜２１５を介してア
ルミ遮光膜２１６が形成されている。

【００１１】次に上記固体撮像素子の製造方法について
説明する。図３（ａ）のように、ｎ型シリコン基板２０
１上にｐウェル２０２を形成した後、該ｐウェル２０２
内に、ＰＤ部２００ａを構成するｎ^-型領域２０５、垂
直ＣＣＤ部２００ｂを構成するｐ⁺型領域２０６，ｎ⁺型
領域２０７、及び読出しゲート部２００ｃを構成するｐ
⁺型領域２０８を形成するとともに、チャネルストッパ
層としてｐ⁺⁺型領域２０９を形成する。その後、ｎ⁺型
領域２０７及びｐ⁺型領域２０８上にゲート酸化膜２１
０を介してポリシリコン電極２１１を形成し、該ポリシ
リコン電極２１１を酸化してその表面部分にポリシリコ
ン酸化膜２１２を形成する。

【００１２】次にＰＤ部２００ａを構成するｎ^-型領域
２０５の表面に上記ｐ⁺型領域２１３及びｐ⁺⁺型領域２
１４を斜めイオン注入により形成する。

【００１３】つまり、図３（ｂ）に示すように、レジス
トのパターニングを行って、ＰＤ部２００ａに対応する
開口を有するレジスト層２１７を形成し、基板面に対し
て約６０°の角度で読出しゲート側に向けて斜めイオン
注入を行い、上記ｎ^-型領域２０５の表面の読出しゲー
ト部側部分にｐ⁺型領域２１３を形成する。

【００１４】次に、図３（ｃ）に示すように、上記斜め
イオン注入の方向とは基板表面の法線に対して逆の方向
から、チャネルストッパ層としてのｐ⁺⁺型領域２０９側
に向けて斜めイオン注入を行い、上記ｎ^-型領域２０５
の表面のｐ⁺⁺型領域２０９側部分にｐ⁺⁺型領域２１４を
形成する。

【００１５】そして、アニール処理によりイオン注入領
域の活性化を行い、図３（ｄ）に示すように上記基板表
面のＰＤ部以外の領域に、層間絶縁膜２１５を介してア
ルミ遮光膜２１６を形成する。

【００１６】このような構成の固体撮像素子２００で
は、ＰＤ部２００ａにおけるｎ^-型領域２０５の表面領
域にｐ型の領域２１３，２１４が形成されているため、
ＰＤ部を構成する半導体領域とその上の酸化膜との界面
で発生する電流の影響を低減して、画面上の白キズの原
因となる暗電流を抑えることができる。

【００１７】また、上記ｎ^-型領域２０５の表面領域で
は、ｐ⁺型領域２１３が読出しゲート部２００ｃとして
のｐ⁺型領域２０８に隣接して位置し、ｐ⁺⁺型領域２１
４が読出しゲート部２００ｃのｐ⁺型領域２０８から離
れて位置しているため、ＰＤ部２００ａの表面部分で
は、電子に対するポテンシャルレベルは、ｐ⁺⁺型領域２
１４側では高くｐ⁺型領域２１３側では低くなり、電荷
読出し時の電荷の移動方向に向かって上記ポテンシャル
レベルが階段的に低くなっている。

【００１８】このため、ＰＤ部２００ａから垂直ＣＣＤ
部２００ｂへ電荷が移動し易くなり、取残し電荷により
残像が画面上に現れる現象を抑制することができる。

【００１９】

【発明が解決しようとする課題】しかしながら、上述し
た従来の固体撮像素子では、ＰＤ部を構成するｎ^-型領
域２０５の表面に、濃度の異なるｐ型の領域を横方向に
並べて配置することにより、ＰＤ部２００ａにおける電
子に対するポテンシャルレベルを段階的に変化させてい
るため、上記濃度の異なる２つのｐ型の領域、つまりｐ
⁺型領域２１３とｐ⁺⁺型領域２１４との間で、両者の端
部が重なったり、これらが離れてしまったりするという
製造プロセス上の問題がある。

【００２０】この問題について図４を用いて簡単に説明
する。図４（ａ）は、イオン注入により形成されたｐ⁺
型領域２１３とｐ⁺⁺型領域２１４とが両者の端部にて重
なった場合の問題を説明するための図であり、このよう
な場合の、電荷の読出し直後におけるＰＤ部の電子のポ
テンシャルプロファイルを示している。

【００２１】この場合、図４（ａ）に示すように、ｐ⁺
型領域２１３とｐ⁺⁺型領域２１４とが重なった重畳領域
２３４ａにおける電子のポテンシャルレベルが、ＰＤ部
２００ａのその他の領域に比べて浅くなり、その領域２
３４ａは電子に対するポテンシャルバリアーとなり、Ｐ
Ｄ部２００ａにおけるｐ⁺⁺型領域２１４側の部分で取残
し電荷Ｃａが生じる。なお、ＣｒはＰＤ部２００ａから
垂直ＣＣＤ部２００ｂに読み出された電荷である。

【００２２】一方、図４（ｂ）はイオン注入により形
成されたｐ⁺型領域２１３とｐ⁺⁺型領域２１４とが離れ
て形成されてしまった場合の問題を説明するための図で
あり、このような場合の、電荷の読出し直後におけるＰ
Ｄ部の電子のポテンシャルプロファイルを示している。

【００２３】この場合、図４（ｂ）に示すように、ｐ⁺
型領域２１３とｐ⁺⁺型領域２１４との間のオフセット領
域２３４ｂでは、ＰＤ部２００ａの他の領域に比べて、
電子のポテンシャルレベルが深くなり、該オフセット領
域２３４ｂはポテンシャルディップとなり、この領域に
は取残し電荷Ｃｂが生じてしまう。

【００２４】このように図４（ａ）及び図４（ｂ）に示
すいずれの場合にも取残し電荷が生ずることとなり、こ
れらの電荷は次の読み出し期間に、次の期間の信号電荷
と共に読み出されるため、残像として画面に現れる。

【００２５】また、上記のような取残し電荷Ｃａ，Ｃｂ
を読み出すためには、読出しゲート部の転送電極に高い
電圧を印加する必要が生じる。

【００２６】さらに、上記図３（ｄ）に示す構造の固体
撮像素子２００では、ＰＤ部２００ａにおける読出しゲ
ート部とは反対側の部分で、不純物濃度が高いｐ⁺⁺型領
域２１４とその下側のｎ^-型領域２０５とがｐｎ接合を
形成することとなるため、電荷の読出し直後に該ｐｎ接
合に逆バイアスが印加されたときの耐圧が低く、接合耐
圧不良に起因するリーク電流により白点が発生するとい
う問題もある。

【００２７】具体的には、ＰＤ部２００ａにて光電変換
により生じた電荷を、垂直ＣＣＤ部２００ｂへ読み出す
際には、読出しゲート部２００ｃの転送電極には１５Ｖ
程度の電圧が印加され、そのチャネル部では、つまり読
出しゲート部を構成するｐ⁺型領域２０８では、電子に
対するポテンシャルレベルが最高で１０Ｖ程度になり、
その結果、ＰＤ部２００ａのｎ^-型領域２０５でもこの
ポテンシャルレベルが１０Ｖ程度となる。

【００２８】一方、ＰＤ部２００ａの表面のｐ⁺⁺型領域
２１４は、ＧＮＤレベル（０Ｖ）が印加されているチャ
ネルストッパ層（ｐ⁺型領域）２０９に接しているた
め、その電位は０Ｖに近いものとなっている。

【００２９】このため、電荷の読出し直後には、ＰＤ部
２００ａを構成するｐ⁺⁺型領域２０４とｎ^-型領域２０
５との間に１０Ｖ程度の逆バイアスが印加された状態と
なる。

【００３０】ところが、ｐ⁺⁺型領域２０４とｎ^-型領域
２０５とのｐｎ接合では、ｐ⁺型領域とｎ^-型領域とのｐ
ｎ接合に比べて接合界面での電界強度が高いためブレイ
クダウンが発生し易い。

【００３１】従って、図３（ｄ）に示す固体撮像素子２
００のように、ＰＤ部２００ａにｐ⁺⁺型領域とｎ^-型領
域とによるｐｎ接合を有するものでは、ＰＤ部２００ａ
にてブレイクダウンによるリーク電流に起因する電荷も
発生してしまい、この電荷が光電変換による信号電荷に
加算されて、ＰＤ部２００ａから読み出される電荷が偽
信号電荷となってしまう可能性がある。

【００３２】本発明は上記のような問題点を解決するた
めになされたもので、光電変換部から電荷転送部への信
号電荷の読出しを、光電変換部の電荷の取残しを小さく
抑えて効率よく行うことができるとともに、光電変換部
を構成する半導体結晶の欠陥に起因する暗電流による白
キズ不良を抑えることができ、しかも光電変換部でのブ
レークダウンの起こりにくい固体撮像素子を得ることを
目的とする。

【００３３】

【課題を解決するための手段】本発明の固体撮像素子
は、基板上に形成され、入射光の光電変換により電荷を
発生する光電変換部と、該基板上に形成され、該光電変
換部から読み出された電荷を所定の方向に転送する電荷
転送部と、該光電変換部と該電荷転送部との間に配置さ
れ、該光電変換部に蓄積された電荷の電荷転送部への読
出しを制御する電荷読出制御部とを備え、該光電変換部
は、該基板上に形成されたｎ型不純物領域と、該ｎ型不
純物領域の表面部分全面に形成されたｐ型不純物領域と
を有し、該ｐ型不純物領域には、該光電変換部に蓄積さ
れた電荷が該電荷転送部側へ流れ易くなるように傾斜し
た電位分布を形成するべく、該電荷読出制御部から所定
距離離隔した表面部分に、該ｐ型不純物領域に比べて不
純物濃度が高くかつ深さが浅い高濃度ｐ型不純物層が設
けられている。

【００３４】本固体撮像素子では、該光電変換部は、該
基板上に形成されたｎ型不純物領域と、該ｎ型不純物領
域の表面部分に形成されたｐ型不純物領域とを有し、該
ｐ型不純物領域は、その電荷読出制御部の反対側の表面
部分に位置する、該ｐ型不純物領域に比べて不純物濃度
が高くかつ深さが浅い高濃度ｐ型不純物層を含み、該光
電変換部は、光電変換により蓄積された電荷が該電荷転
送部側へ流れ易くなるよう電位分布を傾斜させた構造と
なっている。そのことにより上記目的が達成される。

【００３５】この発明（請求項２）は、請求項１記載の
固体撮像素子において、前記ｐ型不純物領域の表面部分
に形成された高濃度ｐ型不純物層を、前記光電変換部に
て蓄積された電荷が前記電荷転送部へ読み出される際の
電荷の移動方向に沿って並ぶ複数の高濃度ｐ型不純物領
域から構成し、該複数の高濃度ｐ型不純物領域を、該電
荷転送部からの距離が遠いものほどその不純物濃度が高
くなっている構造としたものである。

【００３６】以下、本発明の作用について説明する。

【００３７】この発明（請求項１）においては、光電変
換部を構成するｐ型不純物領域の、読出しゲート部とは
反対側の表面部分に、深さが該ｐ型不純物領域より浅い
高濃度ｐ型不純物層を形成しているから、光電変換部の
表面部分では、電子に対するポテンシャルレベルは、電
荷読出し時の電荷の移動方向に向かって段階的に低くな
る。このため、光電変換部から垂直ＣＣＤ部へ電荷が移
動し易くなり、光電変換部における取残し電荷により残
像が画面上に現れる現象を抑制することができる。

【００３８】しかも、該高濃度ｐ型不純物層がｐ型不純
物領域内に形成されているため、従来の固体撮像素子の
ように、光電変換部を構成する濃度の異なる２つのｐ型
の領域の間で、両者の端部が重なったり、これらが離れ
てしまったりするという製造プロセス上の問題は生じな
い。

【００３９】このため、光電変換部には、電子に対する
ポテンシャルバリアーとなる領域や電子に対するポテン
シャルディップとなる領域が形成されることはなく、ポ
テンシャルバリアーやポテンシャルディップによる取残
し電荷が残像として画面に現れる現象を回避できる。

【００４０】また、この場合、電子に対するポテンシャ
ルバリアーやポテンシャルディップとなる領域が光電変
換部にはなく、しかも光電変換部では、電子に対するポ
テンシャルレベルが、電荷読出し時の電荷の移動方向
に向かって階段的に低くなっているので、電荷読み出し
用の転送電極に高い電圧を印加しなくても、光電変換部
から垂直ＣＣＤ部へ電荷を読み出すことができ、読み出
し電圧の低電圧化を図ることができる。

【００４１】さらに、ｐ型不純物領域内にこれより浅い
高濃度ｐ型不純物層が形成されているため、光電変換部
では、高濃度のｐ型不純物層とｎ型不純物領域とによる
ｐｎ接合が形成されることはなく、このためｐｎ接合に
おける耐圧を高く保持することができ、光電変換部での
ブレークダウンを起こりにくくできる。

【００４２】また、光電変換部を構成するｎ型不純物領
域の表面にはｐ型不純物領域が形成されているため、熱
励起により表面で発生する不要電荷の制御性が改善さ
れ、暗時の白キズの発生を効果的に低減することができ
る。

【００４３】この発明（請求項２）においては、前記ｐ
型不純物領域の表面部分に形成された高濃度ｐ型不純物
層を、前記光電変換部にて蓄積された電荷が電荷転送部
へ移動する際の電荷の移動方向に沿って並ぶ複数の高濃
度ｐ型不純物領域から構成し、該複数の高濃度ｐ型不純
物領域を、該電荷転送部からの距離が遠いものほどその
不純物濃度が高くなっている構造としたので、光電変換
部におけるポテンシャルの傾斜がより滑らかになる。こ
のため光電変換部から電荷転送部への信号電荷の読み出
し効率をさらに向上することができ、これにより光電変
換部における取残し電荷のさらなる低減を図ることがで
きる。

【００４４】

【発明の実施の形態】以下、本発明の実施形態について
説明する。（実施形態１）図１は本発明の実施形態１による固体撮
像素子を説明するための図であり、図１（ａ）はこの実
施形態の固体撮像素子の断面構造を示し、図１（ｂ）
は、この固体撮像素子におけるポテンシャルプロファイ
ルを示している。なお、このポテンシャルプロファイル
は、ＰＤ部からの電荷読み出し直後におけるＰＤ部，読
出しゲート部，電荷転送部の各部での電子に対するポテ
ンシャルプロファイルである。

【００４５】図１（ａ）において、１０１は本実施形態
１の固体撮像素子であり、この固体撮像素子１０１は、
ｎ型シリコン基板１上に形成され、入射光の光電変換に
より電荷を発生するＰＤ部（光電変換部）１０１ａと、
該基板１上に形成され、該ＰＤ部１０１ａから読み出さ
れた電荷を垂直方向に転送する垂直ＣＣＤ部（電荷転送
部）１０１ｂと、該ＰＤ部１０１ａと該垂直ＣＣＤ部１
０１ｂとの間に配置され、該ＰＤ部１０１ａに蓄積され
た電荷の垂直ＣＣＤ部１０１ｂへの読出しを制御する読
出しゲート部（電荷読出制御部）１０１ｃとを備えてい
る。

【００４６】上記ＰＤ部１０１ａは、ｎ型シリコン基板
１上のｐ^-ウェル２内に形成されたｎ^-型不純物領域（以
下単にｎ^-型領域ともいう。）３と、該ｎ^-型領域３上に
形成されたｐ⁺型不純物領域（以下単にｐ⁺型領域ともい
う。）１１と、該ｐ⁺型領域１１の表面部分に上記読出
しゲート部１０１ｃから所定距離離して形成されたｐ⁺⁺
型不純物層１２とから構成されている。ここで、上記ｐ
⁺⁺型不純物層１２の深さは、ｐ⁺型領域１１の深さより
浅くなっており、上記ｐ⁺⁺型不純物層１２とｎ^-型領域
３との間には、ｐ⁺型領域１１の一部が介在している。
また、上記ｐ⁺⁺型不純物層１２の平面パターンは、レジ
ストのパターニングにより決定されている。上記ＰＤ部
１０１ａの、電荷読出し時に電荷が移動する方向Ｘにお
ける寸法をＬpdとすると、上記ｐ⁺⁺型不純物層１２の該
方向Ｘにおける寸法Ｌ12は、（１／２）Ｌpdから（２／
３）Ｌpdの範囲内の値に設定されている。

【００４７】また、上記垂直ＣＣＤ部１０１ｂは、上記
ｎ型シリコン基板１上のｐ^-ウェル２内に形成されたｐ
型不純物領域（以下単にｐ型領域ともいう。）５と、該
ｐ型領域５の表面部分に形成されたｎ^-型不純物領域
（以下単にｎ^-型領域ともいう。）４と、該ｎ^-型領域４
上にゲート酸化膜８を介して形成されたポリシリコン電
極９とから構成されている。

【００４８】また、上記垂直ＣＣＤ部１０１ｂを構成す
る各領域４，５と、上記ＰＤ部１０１ａを構成する各領
域３，１１との間には、読出しゲート部１０１ｃを構成
するｐ型不純物領域（以下単にｐ型領域ともいう。）６
が配置されており、該ｐ型領域６上には、上記ポリシリ
コン電極９の一部がゲート絶縁膜８を介して位置してい
る。また、上記垂直ＣＣＤ部１０１ｂ及びＰＤ部１０１
ａの、読出しゲート部１０１ｃとは反対側のｐ^-ウェル
２表面部分にはそれぞれ、チャネルストッパ層としての
ｐ⁺型不純物領域（以下単にｐ⁺型領域ともいう。）７が
配置されている。

【００４９】そして、上記ポリシリコン電極９の表面は
ポリシリコン酸化膜１０に覆われており、該ポリシリコ
ン電極１０上には層間絶縁膜１４を介してアルミ遮光膜
１３が形成されている。

【００５０】次に上記固体撮像素子１０１の製造方法に
ついて説明する。

【００５１】まず、ｎ型シリコン基板１上にｐ^-ウェル
２を形成した後、該ｐ^-ウェル２内に、ＰＤ部１０１ａ
を構成するｎ^-型領域３、垂直ＣＣＤ部１０１ｂを構成
するｐ型領域５，ｎ^-型領域４、及び読出しゲート部１
０１ｃを構成するｐ型領域６を形成するとともに、チャ
ネルストッパ層としてｐ⁺型領域７を形成する。その
後、ｎ^-型領域４及びｐ型領域６上にゲート酸化膜８を
介してポリシリコン電極９を形成し、該ポリシリコン電
極９を酸化してその表面部分にポリシリコン酸化膜１０
を形成する。

【００５２】そして、本実施形態１では、上記ポリシリ
コン電極９をマスクとしてイオン注入を行って、ＰＤ部
１０１ａを構成するｐ⁺型領域１１を上記ポリシリコン
電極９に対して自己整合的に形成する。その後、レジス
トのパターニングにより、イオン注入用マスクとなるレ
ジスト層を形成し、該レジスト層をマスクとして、上記
ｐ⁺⁺型不純物層１２をイオン注入により、その深さが上
記ｐ⁺型領域１１の深さより浅くなるような注入エネル
ギーでもって形成する。なお、このｐ⁺⁺型不純物層１２
は、読出しゲート部側からの斜めイオン注入により形成
してもよい。また、上記ポリシリコン電極９をマスクと
するイオン注入を、上記レジストをマスクとするイオン
注入や斜めイオン注入などの後で行ってもよい。

【００５３】その後は、アニール処理を施し、基板１
の、ＰＤ部１０１ａ以外の領域上に層間絶縁膜１４を介
して遮光膜１３を形成する。

【００５４】次に作用効果について説明する。このよう
な構成の本実施形態１の固体撮像素子１０１では、ＰＤ
部１０１ａを構成するｐ⁺型領域１１の、読出しゲート
部１０１ｃとは反対側の表面部分に、深さが該ｐ⁺型領
域１１より浅いｐ⁺⁺型不純物層１２を形成しているの
で、図１（ｂ）に示すように、ＰＤ部１０１ａの表面部
分では、電子に対するポテンシャルレベルは、ｐ⁺⁺型不
純物層１２が存在するチャネルストッパ層７側では高
く、ｐ⁺⁺型不純物層１２が存在しない読出しゲート部１
０１ｃ側では低くなり、電荷読出し時の電荷の移動方向
に向かって上記ポテンシャルレベルが階段的に低くな
る。このため、ＰＤ部１０１ａから垂直ＣＣＤ部１０１
ｂへ電荷が移動し易くなり、取残し電荷により残像が画
面上に現れる現象を抑制することができる。

【００５５】しかも、該ｐ⁺⁺型不純物層１２がｐ⁺型領
域１１内に形成されているため、従来の固体撮像素子の
ように、ＰＤ部を構成する濃度の異なる２つのｐ型の領
域，つまりｐ⁺型領域１１とｐ⁺⁺型不純物層１２を２回
のイオン注入により形成する場合でも、ｐ⁺型領域１１
とｐ⁺⁺型不純物層１２との間で、両者の端部が重なった
り、これらが離れてしまったりするという製造プロセス
上の問題は生じない。

【００５６】このため、ＰＤ部１０１ａには、電子に対
するポテンシャルバリアーとなる領域や電子に対するポ
テンシャルディップとなる領域が形成されることはな
く、ポテンシャルバリアーやポテンシャルディップによ
る取残し電荷が残像として画面に現れる現象を回避でき
る。

【００５７】また、この場合、電子に対するポテンシャ
ルバリアーやポテンシャルディップとなる領域がＰＤ部
１０１ａにはなく、しかもＰＤ部１０１ａでは、電子に
対するポテンシャルレベルが、電荷読出し時の電荷の
移動方向に向かって階段的に低くなっているので、電荷
読み出し用の転送電極に高い電圧を印加しなくても、Ｐ
Ｄ部１０１ａから垂直ＣＣＤ部１０１ｂへ電荷を読み出
すことができ、読み出し電圧の低電圧化を図ることがで
きる。

【００５８】さらに、ｐ⁺型領域１１内にこれより浅い
ｐ⁺⁺型不純物層１２が形成されているため、ＰＤ部１０
１ａでは、ｐ⁺⁺型不純物層１２とｎ^-型領域３とによる
ｐｎ接合が形成されることはなく、ｐｎ接合は、ｐ⁺型
領域１１とｎ^-型領域３とによるｐｎ接合、及びｐ⁺型領
域１１を介してのｐ⁺⁺型不純物層１２とｎ^-型領域３と
によるｐｎ接合となる。このためｐｎ接合における耐圧
を高く保持することができ、ＰＤ部１０１ａでのブレー
クダウンを起こりにくくできる。

【００５９】また、ＰＤ部１０１ａを構成するｎ^-型領
域３の表面にはｐ型の領域１１が形成されているため、
熱励起により表面で発生する不要電荷の制御性が改善さ
れ、暗時の白キズを効果的に低減することができる。

【００６０】この白キズに対しては、ＰＤ部１０１ａに
おけるｎ^-型領域３の表面に形成されるｐ型領域の濃度
が高い方がよいが、イオン注入の際の濃度を高めて１回
のイオン注入によりＰＤ部１０１ａ表面のｐ型領域を形
成すると、図５（ｂ）の点線で示すように、ＰＤ部１０
１ａの表面だけでなく内部でも不純物の濃度が高くな
る。この結果、飽和信号電荷（ＰＤ部での蓄積電荷容
量）が図６に点線で示すように減少する。

【００６１】一方、ＰＤ部１０１ａにおけるｎ^-型領域
３の表面に形成されるｐ型領域を、図５（ａ）に示すよ
うに、濃度を下げてイオン注入して形成すると、ＰＤ部
での蓄積電荷容量に対してはよいが（図６の実線参
照）、白キズに対しては好ましいものではないものとな
る。

【００６２】従って、本実施形態１のように、ＰＤ部１
０１ａにおけるｎ^-型領域３の表面部への浅いｐ⁺⁺注入
と、やや深いｐ⁺注入との２回のイオン注入を行うこと
により、図５（ｃ）に示すように白キズにも対しても好
ましく、かつ図６の一点鎖線で示すようにＰＤ部での蓄
積電荷容量に対しても良好なＰＤ部における不純物プロ
ファイルが得られる。

【００６３】（実施形態２）図２は本発明の実施形態２
による固体撮像素子を説明するための図であり、図２
（ａ）はこの実施形態の固体撮像素子の断面構造を示
し、図２（ｂ）は、この固体撮像素子におけるポテンシ
ャルプロファイルを示している。なお、このポテンシャ
ルプロファイルは、ＰＤ部からの電荷読み出し直後にお
けるＰＤ部，電荷の読出し部，電荷転送部の各部での電
子に対するポテンシャルプロファイルである。

【００６４】図２（ａ）において、１０２は本実施形態
２の固体撮像素子であり、この固体撮像素子１０２は、
上記実施形態１と同様、ｎ型シリコン基板１上に形成さ
れ、入射光の光電変換により電荷を発生するＰＤ部（光
電変換部）１０２ａと、該基板１上に形成され、該ＰＤ
部１０２ａから読み出された電荷を垂直方向に転送する
垂直ＣＣＤ部（電荷転送部）１０２ｂと、該ＰＤ部１０
２ａと該垂直ＣＣＤ部１０２ｂとの間に配置され、該Ｐ
Ｄ部１０２ａに蓄積された電荷の垂直ＣＣＤ部１０２ｂ
への読出しを制御する読出しゲート部（電荷読出制御
部）１０２ｃとを備えている。

【００６５】上記ＰＤ部１０２ａは、ｎ型シリコン基板
１上のｐ^-ウェル２内に形成されたｎ^-型領域３と、該ｎ
^-型領域３上に形成されたｐ⁺型領域１１と、該ｐ⁺型領
域１１の表面部分に上記読出しゲート部１０１ｃから所
定距離離して形成されたｐ⁺⁺型不純物層１２ａとを有し
ている。ここで、上記ｐ⁺⁺型不純物層１２ａの深さは、
ｐ⁺型領域１１の深さより浅くなっており、上記ｐ⁺⁺型
不純物層１２ａとｎ^-型領域３との間には、ｐ⁺型領域１
１の一部が介在している。また、上記ｐ⁺⁺型不純物層１
２ａの平面パターンは、レジストのパターニングにより
決定されている。

【００６６】そして、本実施形態２では、上記ｐ⁺⁺型不
純物層１２ａは、上記ＰＤ部１０２ａにて蓄積された電
荷が電荷転送部１０２ｂへ移動する際の電荷の移動方向
に沿って並ぶ複数のｐ⁺⁺型不純物領域１２ａ₁，１２
ａ₂，・・・，１２ａ_n-1，１２ａ_nからなり、該複数の
ｐ⁺⁺型不純物領域は、該読出しゲート部１０２ｂからの
距離が遠いものほどその不純物濃度が高くなっている。
なお、上記垂直ＣＣＤ部１０２ｂ及び読出しゲート部１
０２ｃは上記実施形態１と全く同一の構造となってい
る。

【００６７】このような構成の実施形態２の固体撮像素
子１０２では、上記実施形態１におけるｐ⁺⁺型不純物層
１２に代えて、読出しゲート部１０２ｂからの距離が遠
いものほどその不純物濃度が高い複数のｐ⁺⁺型領域１２
ａ₁〜１２ａ_nからなるｐ⁺⁺型不純物層１２ａを備えたの
で、ＰＤ部１０２ａにおけるポテンシャルレベルの傾斜
が図２（ｂ）に示すように、実施形態１のものと比べて
より滑らかになり、ＰＤ部１０２ａにおける取残し電荷
のさらなる低減を図ることができる。

【００６８】

【発明の効果】以上のように本発明（請求項１）に係る
固体撮像素子によれば、光電変換部を構成するｐ型不純
物領域の、読出しゲート部とは反対側の表面部分に、深
さが該ｐ型不純物領域より浅い高濃度ｐ型不純物層を形
成したので、光電変換部から電荷転送部への信号電荷の
読出しを、光電変換部での電荷の取残しを小さく抑えて
効率よく行うことができ、しかも光電変換部を構成する
半導体結晶の欠陥に起因する暗電流による白キズ不良を
抑えることができ、さらには光電変換部での接合耐圧を
高く保持して、光電変換部でのブレークダウンの発生を
抑制できる効果がある。

【００６９】本発明（請求項２）によれば、請求項１の
固体撮像素子において、前記高濃度ｐ型不純物層を、前
記光電変換部にて蓄積された電荷が電荷転送部へ移動す
る際の電荷の移動方向に沿って並ぶ複数の高濃度ｐ型不
純物領域から構成し、該複数の高濃度ｐ型不純物領域
を、該電荷転送部からの距離が遠いものほどその不純物
濃度が高くなっている構造としたので、光電変換部にお
けるポテンシャルの傾斜がより滑らかになって、光電変
換部における取残し電荷のさらなる低減を図ることがで
きる。

【図面の簡単な説明】

【図１】本発明の実施形態１による固体撮像素子を説明
するための図であり、図１（ａ）はこの実施形態の固体
撮像素子の断面構造を示し、図１（ｂ）は、この固体撮
像素子における、ＰＤ部から電荷転送部にまたがる領域
でのポテンシャルプロファイルを示している。

【図２】本発明の実施形態２による固体撮像素子を説明
するための図であり、図２（ａ）はこの実施形態の固体
撮像素子の断面構造を示し、図２（ｂ）は、この固体撮
像素子における、ＰＤ部から電荷転送部にまたがる領域
でのポテンシャルプロファイルを示している。

【図３】図３（ａ）〜図３（ｄ）は、残像特性及び白キ
ズ不良が改善された従来の固体搬像素子の製造方法を工
程順に説明するための断面図である。

【図４】図４（ａ）は、イオン注入により形成されたｐ
⁺型領域２１３とｐ⁺⁺型領域２１４とが両者の端部にて
一部重なった場合の問題を説明するための図であり、図
４（ｂ）はイオン注入により形成されたｐ⁺型領域２
１３とｐ⁺⁺型領域２１４とが離れて形成されてしまった
場合の問題を説明するための図である。

【図５】図５（ａ）〜図５（ｃ）は、ＰＤ部のｎ^-型領
域表面部分におけるｐ型領域の形成方法に対応した、Ｐ
Ｄ部における不純物プロファイルを示す図である。

【図６】上記図５（ａ）〜図５（ｃ）に示す各不純物プ
ロファイルに対応する、ＰＤ部におけるポテンシャル分
布を示す図である。

【符号の説明】

１ｎ型シリコン基板２ｐ^-ウェル３，４ｎ^-型領域５，６ｐ型領域７，１１ｐ⁺型領域８ゲート酸化膜９ポリシリコン電極１０ポリシリコン酸化膜１２，１２ａｐ⁺⁺型不純物層１２ａ₁，１２ａ₂，１２ａ_n-1，１２ａ_n ｐ⁺⁺型不純物
領域１３アルミ遮光膜１４層間絶縁膜１０１，１０２固体撮像素子１０１ａ，１０２ａＰＤ部（光電変換部）１０１ｂ，１０２ｂ垂直ＣＣＤ部（電荷転送部）１０１ｃ，１０２ｃ読出しゲート部（電荷読出制御
部）

Claims

(57)【特許請求の範囲】

【請求項１】基板上に形成され、入射光の光電変換に
より電荷を発生する光電変換部と、該基板上に形成され、該光電変換部から読み出された電
荷を所定の方向に転送する電荷転送部と、該光電変換部と該電荷転送部との間に配置され、該光電
変換部に蓄積された電荷の電荷転送部への読出しを制御
する電荷読出制御部とを備え、該光電変換部は、該基板上に形成されたｎ型不純物領域
と、該ｎ型不純物領域の表面部分全面に形成されたｐ型
不純物領域とを有し、該ｐ型不純物領域には、該光電変換部に蓄積された電荷
が該電荷転送部側へ流れ易くなるように傾斜した電位分
布を形成するべく、該電荷読出制御部から所定距離離隔
した表面部分に、該ｐ型不純物領域に比べて不純物濃度
が高くかつ深さが浅い高濃度ｐ型不純物層が設けられて
いる、固体撮像素子。
【請求項２】請求項１記載の固体撮像素子において、前記ｐ型不純物領域の表面部分に形成された高濃度ｐ型
不純物層は、前記光電変換部にて蓄積された電荷が前記電荷転送部へ
読み出される際の電荷の移動方向に沿って並ぶ複数の高
濃度ｐ型不純物領域からなり、該複数の高濃度ｐ型不純物領域は、該電荷転送部からの
距離が遠いものほどその不純物濃度が高くなっている固
体撮像素子。