JPH03266465A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH03266465A JPH03266465A JP2064170A JP6417090A JPH03266465A JP H03266465 A JPH03266465 A JP H03266465A JP 2064170 A JP2064170 A JP 2064170A JP 6417090 A JP6417090 A JP 6417090A JP H03266465 A JPH03266465 A JP H03266465A
- Authority
- JP
- Japan
- Prior art keywords
- solid
- imaging device
- state imaging
- overflow drain
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 claims abstract description 30
- 230000007547 defect Effects 0.000 claims abstract description 30
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 4
- 238000003384 imaging method Methods 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000011109 contamination Methods 0.000 claims description 5
- 238000005247 gettering Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000010408 sweeping Methods 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 239000007787 solid Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 13
- 238000000034 method Methods 0.000 abstract description 11
- 239000000356 contaminant Substances 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 231100000957 no side effect Toxicity 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【産業上の利用分野１
本発明は、横型オーバーフロードレインを有する固体撮
像素子に係り、白点傷を低減させた固体撮像装置に関す
る。 【従来の技術】 第２図は、特開昭６１−２７２９６５号公報に記載され
た従来のオーバーフローゲート付インタライン型ＣＯＤ
固体撮像素子の一例を示す図である。図中、１はｐｎ接
合ダイオードなどから成る光電変換素子、すなわちホト
ダイオード、２および１１はホトダイオード１から垂直
ＣＣＤレジスタ３への信号の流れを制御する選択ゲート
およびそのゲート線、４は垂直ＣＣＤレジスタ３からの
信号を出力アンプ５へ転送する水平ＣＣＤレジスタであ
る。通常、垂直ＣＣＤレジスタ３は４相クロツクにより
駆動される。図中、６〜９は垂直ＣＣＤレジスタのクロ
ック配線である。１０は、ホトダイオード１に過剰にた
まった信号電荷をドレイン線１３を介して外部に掃きだ
す出す為のオーバーフローゲートであり、ゲートｌ１１
２によって制御される。 第３図は、単位画素部の画素断面図を示したものである
。領域（Ｉ）から領域（Ｖ）は、順に、オーバーフロー
ドレイン部、オーバーフローゲート部、ホトダイオード
部１選択ゲート部、そして、垂直ＣＣＤの（ＶＣＣＤ）
チャネル部を示している。例えば、２０はＰ＋拡散層、
２１はＮ型Ｓｉ基板２２はＰ型ウェル、２３はＰ−二重
ウェル、２４．２５はＮ型拡散層、２６はオーバーフロ
ードレイン用Ｎ＋拡散層、２７はオーバーフローゲート
用第１層の多結晶Ｓｉ、２８は第２層の多結晶Ｓｉ、２
９は第三層の多結晶Ｓｉである。 以上のようにオーバーフロードレイン２６はオーバーフ
ローゲート用第１層の多結晶Ｓｉにドープされている、
高濃度不純物からの拡散によって形成されるＮ＋拡散層
である。 ［発明が解決しようとする課題） 第２図の撮像素子においてホトダイオード部１のＳｉ基
板表面に結晶欠陥が発生していると、暗時の出力をテレ
ビモニタで見ると、白点傷として現われる。この結晶欠
陥の原因は主に製造プロセス中に混入する重金属等によ
る汚染である。この汚染による結晶欠陥を抑圧すること
が撮像素子を製造する上での課題である。 本発明の目的はこの汚染による結晶欠陥を抑圧する事で
ある。
像素子に係り、白点傷を低減させた固体撮像装置に関す
る。 【従来の技術】 第２図は、特開昭６１−２７２９６５号公報に記載され
た従来のオーバーフローゲート付インタライン型ＣＯＤ
固体撮像素子の一例を示す図である。図中、１はｐｎ接
合ダイオードなどから成る光電変換素子、すなわちホト
ダイオード、２および１１はホトダイオード１から垂直
ＣＣＤレジスタ３への信号の流れを制御する選択ゲート
およびそのゲート線、４は垂直ＣＣＤレジスタ３からの
信号を出力アンプ５へ転送する水平ＣＣＤレジスタであ
る。通常、垂直ＣＣＤレジスタ３は４相クロツクにより
駆動される。図中、６〜９は垂直ＣＣＤレジスタのクロ
ック配線である。１０は、ホトダイオード１に過剰にた
まった信号電荷をドレイン線１３を介して外部に掃きだ
す出す為のオーバーフローゲートであり、ゲートｌ１１
２によって制御される。 第３図は、単位画素部の画素断面図を示したものである
。領域（Ｉ）から領域（Ｖ）は、順に、オーバーフロー
ドレイン部、オーバーフローゲート部、ホトダイオード
部１選択ゲート部、そして、垂直ＣＣＤの（ＶＣＣＤ）
チャネル部を示している。例えば、２０はＰ＋拡散層、
２１はＮ型Ｓｉ基板２２はＰ型ウェル、２３はＰ−二重
ウェル、２４．２５はＮ型拡散層、２６はオーバーフロ
ードレイン用Ｎ＋拡散層、２７はオーバーフローゲート
用第１層の多結晶Ｓｉ、２８は第２層の多結晶Ｓｉ、２
９は第三層の多結晶Ｓｉである。 以上のようにオーバーフロードレイン２６はオーバーフ
ローゲート用第１層の多結晶Ｓｉにドープされている、
高濃度不純物からの拡散によって形成されるＮ＋拡散層
である。 ［発明が解決しようとする課題） 第２図の撮像素子においてホトダイオード部１のＳｉ基
板表面に結晶欠陥が発生していると、暗時の出力をテレ
ビモニタで見ると、白点傷として現われる。この結晶欠
陥の原因は主に製造プロセス中に混入する重金属等によ
る汚染である。この汚染による結晶欠陥を抑圧すること
が撮像素子を製造する上での課題である。 本発明の目的はこの汚染による結晶欠陥を抑圧する事で
ある。
【課題を解決するための手段１
上記目的は、オーバーフロードレイン内に高密度の結晶
欠陥層を積極的に形成することにより達成される。 【作用】 ［電気学会論文誌Ｃ，トランザクションズアイイーイー
オブジャパン、第１０９−Ｃ巻、第８号、第５５１〜５
５８頁、１９８９年、８月（Ｔｒａｎｓ、ＩＥＥ ｏｆ
Ｊａｐａｎ、Ｖｏｌ、１０９−Ｃ，Ｎｏ、８．Ａｕｇ、
、１９８９）」に記載のように、Ａｓ打ち込みによりＳ
ｉ結晶への結晶欠陥が発生することが知られており。 従来このような結晶欠陥は、半導体装置の特性劣化をも
たらすものとされてきた。本発明は、上述の如き結晶欠
陥を積極的に導入して、上記部分において汚染物質のゲ
ッタリングを行なうようにしたものである。 オーバーフロードレイン内に形成した高密度の結晶欠陥
層は、汚染に対するゲッタリングソースとして働く。そ
のため、ホトダイオード部に混入した汚染物は近くのオ
ーバーフロードレイン内の結晶欠陥層にゲッタされ、ホ
トダイオード部に結晶欠陥を発生しないこととなる。こ
の結晶欠陥層はオーバーフロードレイン内に形成するた
め、電気的には不活性であり、副作用はない。
欠陥層を積極的に形成することにより達成される。 【作用】 ［電気学会論文誌Ｃ，トランザクションズアイイーイー
オブジャパン、第１０９−Ｃ巻、第８号、第５５１〜５
５８頁、１９８９年、８月（Ｔｒａｎｓ、ＩＥＥ ｏｆ
Ｊａｐａｎ、Ｖｏｌ、１０９−Ｃ，Ｎｏ、８．Ａｕｇ、
、１９８９）」に記載のように、Ａｓ打ち込みによりＳ
ｉ結晶への結晶欠陥が発生することが知られており。 従来このような結晶欠陥は、半導体装置の特性劣化をも
たらすものとされてきた。本発明は、上述の如き結晶欠
陥を積極的に導入して、上記部分において汚染物質のゲ
ッタリングを行なうようにしたものである。 オーバーフロードレイン内に形成した高密度の結晶欠陥
層は、汚染に対するゲッタリングソースとして働く。そ
のため、ホトダイオード部に混入した汚染物は近くのオ
ーバーフロードレイン内の結晶欠陥層にゲッタされ、ホ
トダイオード部に結晶欠陥を発生しないこととなる。こ
の結晶欠陥層はオーバーフロードレイン内に形成するた
め、電気的には不活性であり、副作用はない。
以下、本発明を実施例を用いて説明する。
第１図は本発明の一実施例である。３０はオーバーフロ
ードレイン内に形成した本発明の高濃度の結晶欠陥層で
ある。この結晶欠陥層のため、ホトダイオード部に混入
した汚染物はこの結晶欠陥層にゲッタされ、ホトダイオ
ード部に結晶欠陥を発生しないこととなる。この結晶欠
陥層はオーバーフロードレイン内に形成するため、電気
的には不活性であり、副作用はない。 第４図は第１図の装置の製造方法を示す実施例である。 通常のプロセスにより、Ｎ型Ｓｉ基板２１上にＰ型ウェ
ル層２２を形成し、垂直ＣＯＤチャネル部にＰ＋型二重
ウェル、Ｎ型拡散層を選択的に形成した後、表面に第１
ゲート用の酸化膜３１を形成したものである（同図（ａ
）まで）。ホトレジスト工程により、オーバーフロード
レイン領域３２以外にホトレジスト３３を形成した後、
これをマスクとして領域３２にＡｓ、あるいはＦ（Ｓｉ
より原子半径の大きいもの）イオンをｌＸ１０１ｓ／ｃ
ｍ”程度以上打ち込み、不純物層３４を形成する。この
時、不純物層３４にはイオン打ち込み時のダメージ（原
子配列の歪）が発生している（同図（ｂ）まで）。 続いて、同じレジストをマスクとする自己整合により、
３２領域のゲート酸化膜を除去し、ホトレジストを除去
した後、不純物（例えばＡ ｓ ）をドープした、第１
のゲート電極となる多結晶ポリＳｉ２．２７を選択形成
する（同図（Ｃ）まで）。 その後、通常のプロセスにより第２．第３のゲート２８
．２９を形成しく同図（ｄ）まで）、素子を完成させる
。ここで、オーバーフロードレイン２６は第１ポリＳｉ
からの不純物の拡散により形成される。また、オーバー
フロードレイン領域内には、酸化工程によりダメージ層
３４から成長した、高密度の結晶欠陥層３ｏが形成され
ることとなる。 第５図は第１図の装置の製造方法を示す他の実施例であ
る。第４図の実施例とは（ｂ）図、（Ｃ）図が異なる。 ホトレジスト工程により、オーバーフロードレイン領域
３２以外にホトレジスト３３を形成し、これをマスクと
してゲート酸化膜３１の一部を除去した後、再びホトレ
ジスト３３をマスクとして。 オーバーフロードレイン領域３２と自己整合的に同領域
３２にＡｓ、あるいはＦ（Ｓｉより原子半径の大きいも
の）イオンをＩ Ｘ Ｉ Ｏ１５／ ｃ ｍ２程度以上
打ち込み、不純物層３４を形成する。この時、不純物層
３４にはイオン打ち込み時のダメージ（原子配列の歪）
が発生している（同図（ｂ）まで）。続いて、ホトレジ
スト３３を除去した後、不純物（例えばＡｓ、Ｐ）をド
ープした、第１のゲート電極となる多結晶ポリＳｉ２．
２７を選択形成する（同図（ｃ）まで）。 他の実施例として第５図（ｂ）において、ゲート酸化膜
除去をドライエツチングにより行なうと。 エツチング時のダメージが基板表面に加えられ、ダメー
ジ層４０が形成される。続いてイオン打ち込み時のダメ
ージ（原子配列の歪）を与えなくてもオーバーフロード
レイン領域内には、酸化工程によりダメージ層４０から
成長した、高密度の結晶欠陥層２６を形成できる。 第６図は製造方法を示す他の実施例である。 通常のプロセスにより、Ｎ型Ｓｉ基板２１上にＰ型ウェ
ル層２２を形成し、垂直ＣＯＤチャネル部にＰ＋型二重
ウェル、Ｎ型拡散層を選択的に形成した後、表面に第１
ゲート用の酸化膜３１を形成する。続いて表面に第１の
ゲート電極となる多結晶Ｓｉを形成する。この多結晶Ｓ
ｉは不純物がドープされ、低抵抗化されている（同図（
、）まで）。 ホトレジスト工程により、オーバーフロードレイン領域
３２以外にホトレジスト３３を形成した後、これをマス
クとして領域３２の多結晶Ｓｉ、３５、ゲート酸化膜３
１を除去する（同図（ｂ）まで）。ホトレジスト３３を
除去した後、表面を酸化し、基板上に酸化膜３６を形成
する。３５をマスクとして、オーバーフロードレイン領
域と自己整合的に３２の領域に酸化膜３６を介して、Ａ
Ｓ、あるいはＦ（Ｓｉより原子半径の大きいもの）イオ
ンをＩ Ｘ １０１ｓ／ ｃ ｍ２以上打ち込み、不純
物層３４を形成する。 不純物層３４にはイオン打ち込み時のダメージ（原子配
列の歪）が発生している（同図（ｃ）まで）。この時、
酸化膜３６の膜厚を制御する事により、ダメージ層３４
から成長した、結晶欠陥層３０の欠陥密度を制御する事
が可能である。続いて酸化膜３６を除去し、表面に多結
晶５ｉ３７を重ねて形成した後、第１のゲート電極とな
る多結晶ポリ５ｉ３８．３９を選択形成する（同図（ｄ
）まで）。この多結晶ポリ５ｉ３７は不純物がドープさ
れていてもいなくてもよい。その後の熱処理工程により
、多結晶５ｉ３５からの不純物拡散によりオーバーフロ
ードレインとなるＮ＋拡散層を形成できる。以後は第４
図（ｄ）と同様である。 第７図は他の実施例であり、オーバーフロードレインと
オーバーフローゲートを分離して形成したものである。 第８図は他の実施例であり、選択ゲートを垂直ＣＯＤ
ゲート２８′で兼用したものである。 本実施例ではＣＣＤ撮像装置を例にとり説明したが、本
発明の主旨を逸脱しない範囲でＭＯ５型撮像装置等、他
の撮像装置にも適用できることは勿論である。また、Ｎ
型基板上のＰウェル内にオーバフローゲート、およびオ
ーバフロードレインを設けた撮像装置について説明した
が、Ｐ型基板上にオーバフローゲート、およびオーバフ
ロードレインを設けた撮像装置についても適用できるこ
とは明らかである。さらに、導電型を全く逆にしても同
様である。 【発明の効果１ 本発明によれば、オーバーフロードレイン内に形成した
高密度の結晶欠陥層により、ホトダイオード部に混入し
た汚染物がゲッタされ、ホトダイオード部に結晶欠陥を
発生しないこととなる。その結果、暗時の出力をテレビ
モニタで見た時の白点傷を無くす事ができる。
ードレイン内に形成した本発明の高濃度の結晶欠陥層で
ある。この結晶欠陥層のため、ホトダイオード部に混入
した汚染物はこの結晶欠陥層にゲッタされ、ホトダイオ
ード部に結晶欠陥を発生しないこととなる。この結晶欠
陥層はオーバーフロードレイン内に形成するため、電気
的には不活性であり、副作用はない。 第４図は第１図の装置の製造方法を示す実施例である。 通常のプロセスにより、Ｎ型Ｓｉ基板２１上にＰ型ウェ
ル層２２を形成し、垂直ＣＯＤチャネル部にＰ＋型二重
ウェル、Ｎ型拡散層を選択的に形成した後、表面に第１
ゲート用の酸化膜３１を形成したものである（同図（ａ
）まで）。ホトレジスト工程により、オーバーフロード
レイン領域３２以外にホトレジスト３３を形成した後、
これをマスクとして領域３２にＡｓ、あるいはＦ（Ｓｉ
より原子半径の大きいもの）イオンをｌＸ１０１ｓ／ｃ
ｍ”程度以上打ち込み、不純物層３４を形成する。この
時、不純物層３４にはイオン打ち込み時のダメージ（原
子配列の歪）が発生している（同図（ｂ）まで）。 続いて、同じレジストをマスクとする自己整合により、
３２領域のゲート酸化膜を除去し、ホトレジストを除去
した後、不純物（例えばＡ ｓ ）をドープした、第１
のゲート電極となる多結晶ポリＳｉ２．２７を選択形成
する（同図（Ｃ）まで）。 その後、通常のプロセスにより第２．第３のゲート２８
．２９を形成しく同図（ｄ）まで）、素子を完成させる
。ここで、オーバーフロードレイン２６は第１ポリＳｉ
からの不純物の拡散により形成される。また、オーバー
フロードレイン領域内には、酸化工程によりダメージ層
３４から成長した、高密度の結晶欠陥層３ｏが形成され
ることとなる。 第５図は第１図の装置の製造方法を示す他の実施例であ
る。第４図の実施例とは（ｂ）図、（Ｃ）図が異なる。 ホトレジスト工程により、オーバーフロードレイン領域
３２以外にホトレジスト３３を形成し、これをマスクと
してゲート酸化膜３１の一部を除去した後、再びホトレ
ジスト３３をマスクとして。 オーバーフロードレイン領域３２と自己整合的に同領域
３２にＡｓ、あるいはＦ（Ｓｉより原子半径の大きいも
の）イオンをＩ Ｘ Ｉ Ｏ１５／ ｃ ｍ２程度以上
打ち込み、不純物層３４を形成する。この時、不純物層
３４にはイオン打ち込み時のダメージ（原子配列の歪）
が発生している（同図（ｂ）まで）。続いて、ホトレジ
スト３３を除去した後、不純物（例えばＡｓ、Ｐ）をド
ープした、第１のゲート電極となる多結晶ポリＳｉ２．
２７を選択形成する（同図（ｃ）まで）。 他の実施例として第５図（ｂ）において、ゲート酸化膜
除去をドライエツチングにより行なうと。 エツチング時のダメージが基板表面に加えられ、ダメー
ジ層４０が形成される。続いてイオン打ち込み時のダメ
ージ（原子配列の歪）を与えなくてもオーバーフロード
レイン領域内には、酸化工程によりダメージ層４０から
成長した、高密度の結晶欠陥層２６を形成できる。 第６図は製造方法を示す他の実施例である。 通常のプロセスにより、Ｎ型Ｓｉ基板２１上にＰ型ウェ
ル層２２を形成し、垂直ＣＯＤチャネル部にＰ＋型二重
ウェル、Ｎ型拡散層を選択的に形成した後、表面に第１
ゲート用の酸化膜３１を形成する。続いて表面に第１の
ゲート電極となる多結晶Ｓｉを形成する。この多結晶Ｓ
ｉは不純物がドープされ、低抵抗化されている（同図（
、）まで）。 ホトレジスト工程により、オーバーフロードレイン領域
３２以外にホトレジスト３３を形成した後、これをマス
クとして領域３２の多結晶Ｓｉ、３５、ゲート酸化膜３
１を除去する（同図（ｂ）まで）。ホトレジスト３３を
除去した後、表面を酸化し、基板上に酸化膜３６を形成
する。３５をマスクとして、オーバーフロードレイン領
域と自己整合的に３２の領域に酸化膜３６を介して、Ａ
Ｓ、あるいはＦ（Ｓｉより原子半径の大きいもの）イオ
ンをＩ Ｘ １０１ｓ／ ｃ ｍ２以上打ち込み、不純
物層３４を形成する。 不純物層３４にはイオン打ち込み時のダメージ（原子配
列の歪）が発生している（同図（ｃ）まで）。この時、
酸化膜３６の膜厚を制御する事により、ダメージ層３４
から成長した、結晶欠陥層３０の欠陥密度を制御する事
が可能である。続いて酸化膜３６を除去し、表面に多結
晶５ｉ３７を重ねて形成した後、第１のゲート電極とな
る多結晶ポリ５ｉ３８．３９を選択形成する（同図（ｄ
）まで）。この多結晶ポリ５ｉ３７は不純物がドープさ
れていてもいなくてもよい。その後の熱処理工程により
、多結晶５ｉ３５からの不純物拡散によりオーバーフロ
ードレインとなるＮ＋拡散層を形成できる。以後は第４
図（ｄ）と同様である。 第７図は他の実施例であり、オーバーフロードレインと
オーバーフローゲートを分離して形成したものである。 第８図は他の実施例であり、選択ゲートを垂直ＣＯＤ
ゲート２８′で兼用したものである。 本実施例ではＣＣＤ撮像装置を例にとり説明したが、本
発明の主旨を逸脱しない範囲でＭＯ５型撮像装置等、他
の撮像装置にも適用できることは勿論である。また、Ｎ
型基板上のＰウェル内にオーバフローゲート、およびオ
ーバフロードレインを設けた撮像装置について説明した
が、Ｐ型基板上にオーバフローゲート、およびオーバフ
ロードレインを設けた撮像装置についても適用できるこ
とは明らかである。さらに、導電型を全く逆にしても同
様である。 【発明の効果１ 本発明によれば、オーバーフロードレイン内に形成した
高密度の結晶欠陥層により、ホトダイオード部に混入し
た汚染物がゲッタされ、ホトダイオード部に結晶欠陥を
発生しないこととなる。その結果、暗時の出力をテレビ
モニタで見た時の白点傷を無くす事ができる。
第１図、第７図、第８図は本発明の実施例の画素構造の
断面図、第２図はインタライン型ＣＣＤ撮像装置の概略
構成図、第３図は従来例の画素構造図、第４図、第５図
、第６図は本発明の実施例の素子製造工程を示す断面図
である。 符号の説明 １・・・ホトダイオード、２・・・選択ゲート、３・・
・垂直ＣＣＤレジスタ、２７・・・オーバフローゲート
、２６・・、オーバーフロードレイン、３０・・・高濃
度の結￥、＋ （２）
断面図、第２図はインタライン型ＣＣＤ撮像装置の概略
構成図、第３図は従来例の画素構造図、第４図、第５図
、第６図は本発明の実施例の素子製造工程を示す断面図
である。 符号の説明 １・・・ホトダイオード、２・・・選択ゲート、３・・
・垂直ＣＣＤレジスタ、２７・・・オーバフローゲート
、２６・・、オーバーフロードレイン、３０・・・高濃
度の結￥、＋ （２）
Claims (1)
- 【特許請求の範囲】 １、半導体基板上に二次元状に配列された光電変換素子
と、この光電変換素子に蓄積された電荷を読みだすため
の読みだし手段と、上記光電変換素子からの過剰電荷を
掃きだすためのオーバフローゲートおよびオーバフロー
ドレインとを有する固体撮像装置において、上記オーバ
ーフロードレイン領域に、汚染に対してゲッタリングソ
ースとなる、結晶欠陥層を形成したことを特徴とする固
体撮像装置。 ２、上記特許請求の範囲第１項記載の固体撮像装置にお
いて、上記結晶欠陥層は高濃度のイオン打ち込みにより
形成することを特徴とする固体撮像装置。 ３、上記特許請求の範囲第２項記載の固体撮像装置にお
いて、上記結晶欠陥層はオーバーフロードレイン形成時
に、該オーバーフロードレインと自己整合的に高濃度の
イオン打ち込みにより形成することを特徴とする固体撮
像装置。 ４、上記特許請求の範囲第１項記載の固体撮像装置にお
いて、上記オーバーフローゲートの配線と上記オーバー
フロードレインの配線とを兼用することを特徴とする固
体撮像装置。 ５、上記特許請求の範囲第１項〜第４項記載の固体撮像
装置において、上記オーバーフロードレインは接続孔を
介して、オーバーフローゲート用の多結晶Ｓｉからの不
純物拡散により形成する事を特徴とする固体撮像装置。 ６、上記特許請求の範囲第５項記載の固体撮像装置にお
いて、上記オーバーフローゲート用の多結晶ＳｉにはＮ
形不純物である砒素を用いることを特徴とする固体撮像
装置。 ７、上記特許請求の範囲第５項記載の固体撮像装置にお
いて、上記接続孔と自己整合的に高濃度のイオン打ち込
みにより形成することを特徴とする固体撮像装置。 ８、上記特許請求の範囲第１項〜第６項記載の固体撮像
装置において、上記オーバーフローゲートの配線に上記
光電変換素子と該読みだし手段のチャネルとの素子分離
機能を持たせることを特徴とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2064170A JPH03266465A (ja) | 1990-03-16 | 1990-03-16 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2064170A JPH03266465A (ja) | 1990-03-16 | 1990-03-16 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03266465A true JPH03266465A (ja) | 1991-11-27 |
Family
ID=13250323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2064170A Pending JPH03266465A (ja) | 1990-03-16 | 1990-03-16 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03266465A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5466612A (en) * | 1992-03-11 | 1995-11-14 | Matsushita Electronics Corp. | Method of manufacturing a solid-state image pickup device |
| JP2004031677A (ja) * | 2002-06-26 | 2004-01-29 | Nikon Corp | 固体撮像装置 |
| JP2008193050A (ja) * | 2007-01-12 | 2008-08-21 | Sony Corp | 固体撮像装置および撮像装置 |
-
1990
- 1990-03-16 JP JP2064170A patent/JPH03266465A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5466612A (en) * | 1992-03-11 | 1995-11-14 | Matsushita Electronics Corp. | Method of manufacturing a solid-state image pickup device |
| JP2004031677A (ja) * | 2002-06-26 | 2004-01-29 | Nikon Corp | 固体撮像装置 |
| JP4534412B2 (ja) * | 2002-06-26 | 2010-09-01 | 株式会社ニコン | 固体撮像装置 |
| JP2008193050A (ja) * | 2007-01-12 | 2008-08-21 | Sony Corp | 固体撮像装置および撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3766734B2 (ja) | 固体撮像素子 | |
| US7696597B2 (en) | Split transfer gate for dark current suppression in an imager pixel | |
| US6617174B2 (en) | Fieldless CMOS image sensor | |
| JP2003258229A (ja) | 半導体装置、光電変換装置および撮像装置 | |
| JP3655542B2 (ja) | 固体撮像装置 | |
| JPS6043857A (ja) | 固体撮像装置とその製造方法 | |
| US6551910B2 (en) | Method of manufacturing solid-state image pickup device | |
| JPS6216599B2 (ja) | ||
| JP2004312039A (ja) | 光電変換素子 | |
| US7432543B2 (en) | Image sensor pixel having photodiode with indium pinning layer | |
| JP3695748B2 (ja) | 固体撮像装置並びにその製造方法および駆動方法 | |
| JPH03266465A (ja) | 固体撮像装置 | |
| JP2641809B2 (ja) | Ｃｃｄ映像素子 | |
| JPH08264747A (ja) | コンテナ側方オーバーフロードレインインプラントを有する固体画像化器及びその製造方法 | |
| US7564494B2 (en) | Solid-state imaging device and its driving method for preventing damage in dynamic range | |
| JP2897689B2 (ja) | 固体撮像装置 | |
| JP2004047630A (ja) | 固体撮像装置 | |
| KR0140634B1 (ko) | 고체촬상소자의 제조방법 | |
| JP3772920B6 (ja) | 固体撮像素子の受光部製造方法 | |
| JP3772920B2 (ja) | 固体撮像素子の受光部製造方法 | |
| JPH06275809A (ja) | 固体撮像素子 | |
| JPH04218966A (ja) | 固体撮像装置 | |
| JP3597663B2 (ja) | 固体撮像装置 | |
| JP2848435B2 (ja) | 固体撮像素子 | |
| JPH05145056A (ja) | 固体撮像素子 |