JPS5992577A - 薄膜素子板 - Google Patents
薄膜素子板Info
- Publication number
- JPS5992577A JPS5992577A JP57202762A JP20276282A JPS5992577A JP S5992577 A JPS5992577 A JP S5992577A JP 57202762 A JP57202762 A JP 57202762A JP 20276282 A JP20276282 A JP 20276282A JP S5992577 A JPS5992577 A JP S5992577A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- deposited
- mask
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000000126 substance Substances 0.000 claims abstract description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 2
- 238000000151 deposition Methods 0.000 abstract description 10
- 239000010408 film Substances 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 2
- 238000004299 exfoliation Methods 0.000 abstract 2
- 239000004020 conductor Substances 0.000 description 9
- 230000008021 deposition Effects 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
- H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Life Sciences & Earth Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
不発明は、非晶質または微結晶化されたシリコン（以下
ａ−８ｉと略す）を用いた薄膜素子板に関する。
ａ−８ｉと略す）を用いた薄膜素子板に関する。
従来例の構成とその問題点
従来・ａ−８ｉを用いた素子は適当なマスクを用いて基
板にａ−８ｉ ｆ分離蒸着していた。基板のほぼ全面に
＆−８ｉ’（ｒ堆積し、素子ごとに基板を切断すると、
切断した場所から・ａ−８ｉがはがれることが多かった
◇また小型の素子を作成する場合にはマスクによって小
さな領域にａ −Ｓｉを堆積させね２ヘージ ばならなかった。しかしａ −Ｓｉの堆積時の真空度は
、１０〜１０ Ｔｏｒｒであり・金属等を蒸着する真空
度に比へ１０〜１０倍も大きなものである。このため、
マスクが少しでも基板から浮くと堆積された領域の端の
ボケが大きく、このため、マスク設計の際に無駄な領域
を多く考慮する必要があった。基板の利用率は素子面積
が小さくなるにつれ極端に低下せざるを得なかった。ａ
−Ｓｉ堆積時の基板温度は、結晶化されたシリコンに
比べれば低温ではあるが、３００’Ｃ前後であり、一般
に金属を蒸着する場合よりは高温である。この基板温度
が高いということも、上述したマスク堆積に発生する問
題点があった。
板にａ−８ｉ ｆ分離蒸着していた。基板のほぼ全面に
＆−８ｉ’（ｒ堆積し、素子ごとに基板を切断すると、
切断した場所から・ａ−８ｉがはがれることが多かった
◇また小型の素子を作成する場合にはマスクによって小
さな領域にａ −Ｓｉを堆積させね２ヘージ ばならなかった。しかしａ −Ｓｉの堆積時の真空度は
、１０〜１０ Ｔｏｒｒであり・金属等を蒸着する真空
度に比へ１０〜１０倍も大きなものである。このため、
マスクが少しでも基板から浮くと堆積された領域の端の
ボケが大きく、このため、マスク設計の際に無駄な領域
を多く考慮する必要があった。基板の利用率は素子面積
が小さくなるにつれ極端に低下せざるを得なかった。ａ
−Ｓｉ堆積時の基板温度は、結晶化されたシリコンに
比べれば低温ではあるが、３００’Ｃ前後であり、一般
に金属を蒸着する場合よりは高温である。この基板温度
が高いということも、上述したマスク堆積に発生する問
題点があった。
発明の目的
不発明は、上記問題点を解決し、ａ −Ｓｉを用いた小
型の素子でも基板の利用率を減少させずに、作成でき、
また基板の切断においてａ−８ｉｆはがれにくくするも
のである。
型の素子でも基板の利用率を減少させずに、作成でき、
また基板の切断においてａ−８ｉｆはがれにくくするも
のである。
発明の構成
本発明は・絶縁基板上に亀−８ｉヲ堆積させ、素子を基
板上に複数個作成し・基板全切断することによって各素
子に分離する。薄膜素子板において素子に分離される切
断線となる前記絶縁基体上に絶縁基体とは別の物質を付
着し、（基板上に堆積するａ −Ｓｉとも違うもので例
えば、電極として用いる導電性物質でも良い〕、後にａ
−８ｉ ’ｆｃ堆積し、複数の素子に分離するもので
ある。
板上に複数個作成し・基板全切断することによって各素
子に分離する。薄膜素子板において素子に分離される切
断線となる前記絶縁基体上に絶縁基体とは別の物質を付
着し、（基板上に堆積するａ −Ｓｉとも違うもので例
えば、電極として用いる導電性物質でも良い〕、後にａ
−８ｉ ’ｆｃ堆積し、複数の素子に分離するもので
ある。
実施例の説明
第１図は不発明による基板の平面図である。この基板に
は４累子が含まれている。１は基板基体例えばガラスで
あり、２は導電性物質、例えば透明導電膜である。第２
図は第１図のＡｓを拡大したものである。第２図を用い
て基板のオリ用率改善について説明する。３が素子に分
離する切断線である。通常の基板であれば、ａ −８ｉ
堆積マスクは導電性物質２の端４の線より外側にマスク
のズレを含めた余裕をもって開口しなければならない。
は４累子が含まれている。１は基板基体例えばガラスで
あり、２は導電性物質、例えば透明導電膜である。第２
図は第１図のＡｓを拡大したものである。第２図を用い
て基板のオリ用率改善について説明する。３が素子に分
離する切断線である。通常の基板であれば、ａ −８ｉ
堆積マスクは導電性物質２の端４の線より外側にマスク
のズレを含めた余裕をもって開口しなければならない。
なぜならａ−３ｉｋ堆積した後、導電性物質２が露出し
ていれば、裏電極を蒸着した場合、短絡するからである
。
ていれば、裏電極を蒸着した場合、短絡するからである
。
さらに前述したとおり、ａ−３ｉ堆積時の真空度がＩ
Ｔｏｒｙ−程度であるため、マスクが基板から浮いたと
き１わり込みが大きい。切断線３１でａ−８ｉが堆積さ
れないようにマスク端を切断線３までの距離をとらなけ
ればならない。さらにａ−８ｉ堆積マスクの強度をもた
せるためには、マスクはある程度厚くなければ寿命がも
たない。
Ｔｏｒｙ−程度であるため、マスクが基板から浮いたと
き１わり込みが大きい。切断線３１でａ−８ｉが堆積さ
れないようにマスク端を切断線３までの距離をとらなけ
ればならない。さらにａ−８ｉ堆積マスクの強度をもた
せるためには、マスクはある程度厚くなければ寿命がも
たない。
次に本発明による薄膜素子板の形成について述べる。第
１図に示した基板の導電性物質のパターンは例えばダイ
オードアレーに使用される。ａ−８ｉ膜の堆積は、基板
から電極をとり出す部分には行なってはならないから例
えば第３図乙のようになる。第３図ａは第１図に示す基
板を用いａ−８ｉｆ堆積した後の状態を示しである。５
はａ−８ｉ膜である。次に第３図すに示したように裏面
電極６を蒸着する。この電極接続構成は、５分割したデ
バイスを直列接続した様式になっている。最後に外部取
出部７を残して基板すべてに保護膜８を塗布する。（第
３図Ｃ）各素子への分離線全切断線９および１ｏで示す
。ダイヤモンドスクライバ等で切断する場合は、保護膜
８側から傷をつけてもきれいには切断されない。基板の
反対側、ａ −８ｉ等がついていない側から切断する方
がきれいに分離できた。
１図に示した基板の導電性物質のパターンは例えばダイ
オードアレーに使用される。ａ−８ｉ膜の堆積は、基板
から電極をとり出す部分には行なってはならないから例
えば第３図乙のようになる。第３図ａは第１図に示す基
板を用いａ−８ｉｆ堆積した後の状態を示しである。５
はａ−８ｉ膜である。次に第３図すに示したように裏面
電極６を蒸着する。この電極接続構成は、５分割したデ
バイスを直列接続した様式になっている。最後に外部取
出部７を残して基板すべてに保護膜８を塗布する。（第
３図Ｃ）各素子への分離線全切断線９および１ｏで示す
。ダイヤモンドスクライバ等で切断する場合は、保護膜
８側から傷をつけてもきれいには切断されない。基板の
反対側、ａ −８ｉ等がついていない側から切断する方
がきれいに分離できた。
なお、上記の実施例では、基板の基体に付着させた導電
物質から外部に電極をとり出すため、薄膜を基板全面に
は堆積できず、一部を露出しなければならないが、例え
ばＦＩＴのような素子全作成する等、前記導電物質から
外部電極をとり出す必要のないもの・または薄膜を介し
てとり出せるものでは、基板のほぼ全面に薄膜を堆積さ
せることができ、各素子に切断する切ジしろ等以外は有
効に利用されるため、基板利用率は１ｏｏ％に近い。
物質から外部に電極をとり出すため、薄膜を基板全面に
は堆積できず、一部を露出しなければならないが、例え
ばＦＩＴのような素子全作成する等、前記導電物質から
外部電極をとり出す必要のないもの・または薄膜を介し
てとり出せるものでは、基板のほぼ全面に薄膜を堆積さ
せることができ、各素子に切断する切ジしろ等以外は有
効に利用されるため、基板利用率は１ｏｏ％に近い。
発明の効果
不発明によれば、前述のように、基体以外の物質が付着
している領域で基板から各素子に切断分離することによ
り・基板全面にａ−８ｉ膜を形成しても、切断部でａ−
８ｉ膜がはがれることがな−で、基板の有効面積を増大
できる。さらに薄膜堆６ ／、−ジ 積時のマスクも簡略化され、マスクの寿命も伸びる０
している領域で基板から各素子に切断分離することによ
り・基板全面にａ−８ｉ膜を形成しても、切断部でａ−
８ｉ膜がはがれることがな−で、基板の有効面積を増大
できる。さらに薄膜堆６ ／、−ジ 積時のマスクも簡略化され、マスクの寿命も伸びる０
第１図は本発明の一実施例における基板の平面図、第２
図は第１図の一部拡大図、第３図は不発明の一実施例の
薄膜累子板工程の説明図である。 １・・・・・・基板の基体、２・・・・・・導電性物質
、３．９．１０・・・・・・切断線、４・・・・・・導
電性物質端、５・・・・・・ａ−８ｉ膜、６・・・・・
・裏面電極、７・・・・・・外部取出部、８・・・・・
・保護膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名。 第１図 ２ 第２図 第３図 ３６
図は第１図の一部拡大図、第３図は不発明の一実施例の
薄膜累子板工程の説明図である。 １・・・・・・基板の基体、２・・・・・・導電性物質
、３．９．１０・・・・・・切断線、４・・・・・・導
電性物質端、５・・・・・・ａ−８ｉ膜、６・・・・・
・裏面電極、７・・・・・・外部取出部、８・・・・・
・保護膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名。 第１図 ２ 第２図 第３図 ３６
Claims (1)
- 切断すべき箇所に基体以外の物質を付着し、前記付着部
分を含めて、前記基体上に非晶質あるいは微結晶化され
たシリコン薄膜を形成した薄膜素子板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57202762A JPS5992577A (ja) | 1982-11-17 | 1982-11-17 | 薄膜素子板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57202762A JPS5992577A (ja) | 1982-11-17 | 1982-11-17 | 薄膜素子板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5992577A true JPS5992577A (ja) | 1984-05-28 |
Family
ID=16462743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57202762A Pending JPS5992577A (ja) | 1982-11-17 | 1982-11-17 | 薄膜素子板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5992577A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02202069A (ja) * | 1989-01-31 | 1990-08-10 | Kyocera Corp | 非晶質太陽電池の製造方法 |
| JP2014143333A (ja) * | 2013-01-25 | 2014-08-07 | Ricoh Co Ltd | 固体色素増感型太陽電池、固体色素増感型太陽電池モジュール |
-
1982
- 1982-11-17 JP JP57202762A patent/JPS5992577A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02202069A (ja) * | 1989-01-31 | 1990-08-10 | Kyocera Corp | 非晶質太陽電池の製造方法 |
| JP2014143333A (ja) * | 2013-01-25 | 2014-08-07 | Ricoh Co Ltd | 固体色素増感型太陽電池、固体色素増感型太陽電池モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3897627A (en) | Method for manufacturing semiconductor devices | |
| US6455945B1 (en) | Semiconductor device having a fragment of a connection part provided on at least one lateral edge for mechanically connecting to adjacent semiconductor chips | |
| US4758526A (en) | Procedure for producing an integrated system of thin-film solar cells connected in series | |
| JPH04129267A (ja) | 半導体基板およびその製造方法 | |
| GB1237099A (en) | Method of making electrical contact to one or more semiconductor components | |
| JPS5992577A (ja) | 薄膜素子板 | |
| JPH023944A (ja) | 半導体装置 | |
| JPH03234043A (ja) | 半導体装置の製造方法 | |
| JP3200639B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPS61287241A (ja) | 半導体素子の製造方法 | |
| US4711859A (en) | Method for forming an insulator having a conductive surface | |
| JPS62113483A (ja) | 薄膜太陽電池 | |
| JP2001035854A (ja) | 膜の形成方法および電極あるいは配線の形成方法 | |
| JPH0376462A (ja) | イメージセンサ多数個取用大面積基板およびイメージセンサ | |
| JPS57202758A (en) | Semiconductor device | |
| JPH0370184A (ja) | 光起電力装置の製造方法 | |
| JPS5950221B2 (ja) | 半導体装置の製造方法 | |
| JPS5816538A (ja) | 半導体装置 | |
| JPH05121403A (ja) | 半導体装置の製造方法 | |
| JPH08236690A (ja) | 三次元実装モジュール及びその製造方法 | |
| JPS5952542B2 (ja) | 半導体装置の製造方法 | |
| JPH04264733A (ja) | 集積回路装置のバンプ電極用下地膜の形成方法 | |
| JPS57133650A (en) | Manufacture of semiconductor device | |
| JPS6221239A (ja) | 半導体装置の製造方法 | |
| JPS6240770A (ja) | 半導体装置の製造方法 |