JPS58180052A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPS58180052A
JPS58180052A JP6313982A JP6313982A JPS58180052A JP S58180052 A JPS58180052 A JP S58180052A JP 6313982 A JP6313982 A JP 6313982A JP 6313982 A JP6313982 A JP 6313982A JP S58180052 A JPS58180052 A JP S58180052A
Authority
JP
Japan
Prior art keywords
silicide
sbd
formation
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6313982A
Other languages
English (en)
Inventor
Tomoyuki Tsuda
津田 智幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP6313982A priority Critical patent/JPS58180052A/ja
Publication of JPS58180052A publication Critical patent/JPS58180052A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814Diodes only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はショットキーバリアダイオードを含む半導体集
積回路に関するものである。
一般にショットキーバリアダイオード(以下SBDと称
する)を含む半導体集積回路は半導体基板の主面に抵抗
やトランジスタなどの多数の半導体集積回路素子を形成
した後、半導体基板表面を二酸化シリコンS i02な
どの絶縁膜で被い、次いでSBD形成および電極形成の
為のコンタクトホールを開け、SBDを形成する金属、
例えば白金pt を被服し熱処理等を施してSBDを形
成し、その後、電極金属例えはアルミニウム(A7)が
SBDの特性に影響を与えない様バリア金輌例えばチタ
ン−タングステン(Ti−W)  を被服し、その上に
金属電極を形成して製造される。8BDの特性はその面
積を変えることによシ変化するが、回路特性止具なるS
BD%性をもつSBDが必要な場合は異なる面積のSB
Dを作ることとなる。とζろがSBDの面積は最も小さ
いものでもコンタクトホールを開けるホトレジスト技術
の限界までで、それ以下の面積のSBDは製造できない
。また8BDの面&を大きくする場合は半導体集積回路
のチップ面積を増大させるという欠点を有する。
本発明の目的は前記欠点を補う半導体集積回路を提供す
ることになる。本発明の特徴は電気的特性の異なる複数
種類の8BDt含む半導体集積回路にある。以下、1面
を参照して本発明の詳細な説明する。
第11gは従来の5BDC)1例を示す断面図である。
図に示す様に左右の8BDのptシリサイド3と3′の
部分の面積が異なっており、特性が異なっていることか
わかる。すなわち半導体基板lに設けられた分離二酸化
シリコン2に隣接してN+型埋込みシリコン領域10、
N型シリコン領域8が設けられ、領域8にはN+シリコ
ン領域9が形成されている。この領域9には電極11が
オーミックコンタクトされ、一方、SBDを形成する白
金シリサイド層3,3′にはそれぞれアルミニウム電&
5が接続されている。
第2図は本発明の1実施例を示す断面図である。
尚、第1図と同じ機能のところは同じ符号で示している
。まず、従来の方法によシリコン領域1の主面に所定の
抵抗やトランジスタなどの半導体集積回路素子を形成し
、次いで8BD形成および電極形成の為のコンタクトホ
ールを開け、ptを被服し熱処理を施して piシリサ
イド層13を形成する。この状態の断面図を第2図(J
l)に示す0その後ptシリサイド8BD13とは特性
の異なるSBD例えばPt−Alシリサイド8BDを形
成する為AIを基板に被服し、Pt@AJシリサイド層
を形成する必要のない部分のAlを化学エツチング等に
より除去する。この状態の断面図を第2図(b)に示す
。しかる後に再度熱処理を施こしPt−A!シリサイド
7を形成する。さらに不要のAlを除去し、その後従来
のSBDを形成する方法と同様にバリア金属であるTi
−Wを被服しその上に金属電極を形成する。この状態を
#I2図(C)に示すこの様に従来の8BDでは囲路で
あり九特性の異なる8BDを従来のSBDの製造方法を
わずかに変更することで得る事ができる。本実施例では
8BDをPtシリサイドとPt−A1シリサイドにより
形成する場合について説明したが、Ptシリサイドなど
他の金属または他の金属の組立せによるシリサイドの形
成の場合も本発明が適用できることは明らかである・
【図面の簡単な説明】
gt図は従来のPtシリサイドによるSHDを含む半導
体集積回路を示す断面図、82図は本発明の1実施例を
説明する為の半導体集積回路の断面図である。 なお図において、1・・・・半導体基板、2・・・・半
導体集積回路の各素子を分離する二線イヒシ1ノコン5
i02・ 3.3’、13・・・・Ptシリサイド層、
4・・・・Ptシリサイド層への電極金輌の侵入を防く
°為のバリア金属TI  WN2・・・・・・電極金属
であるAl、6・・・ Pt−1!シリサイド層を形成
する為のAl、7・・・・・Pi−Alシリサイド層、
8・・・・・・NIlシlJ”ン領域、9・・・・・・
1型シリコン領域、10・・・・・・N+型埋込みシリ
コン領域、11・・・・・・電極である。 第1図

Claims (1)

    【特許請求の範囲】
  1. 電気的特性の異なる複数種類のショットキーバリアダイ
    オードを含むことを特徴とする半導休業1a回路。
JP6313982A 1982-04-15 1982-04-15 半導体集積回路 Pending JPS58180052A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6313982A JPS58180052A (ja) 1982-04-15 1982-04-15 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6313982A JPS58180052A (ja) 1982-04-15 1982-04-15 半導体集積回路

Publications (1)

Publication Number Publication Date
JPS58180052A true JPS58180052A (ja) 1983-10-21

Family

ID=13220627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6313982A Pending JPS58180052A (ja) 1982-04-15 1982-04-15 半導体集積回路

Country Status (1)

Country Link
JP (1) JPS58180052A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61214466A (ja) * 1985-03-19 1986-09-24 Sanyo Electric Co Ltd 半導体装置
US5154514A (en) * 1991-08-29 1992-10-13 International Business Machines Corporation On-chip temperature sensor utilizing a Schottky barrier diode structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61214466A (ja) * 1985-03-19 1986-09-24 Sanyo Electric Co Ltd 半導体装置
US5154514A (en) * 1991-08-29 1992-10-13 International Business Machines Corporation On-chip temperature sensor utilizing a Schottky barrier diode structure

Similar Documents

Publication Publication Date Title
US3932226A (en) Method of electrically interconnecting semiconductor elements
US3237271A (en) Method of fabricating semiconductor devices
KR940020531A (ko) 콘택홀에 금속플러그 제조방법
US4729969A (en) Method for forming silicide electrode in semiconductor device
KR940012650A (ko) 반도체 소자의 콘택제조방법
JPS58180052A (ja) 半導体集積回路
TWI381533B (zh) 半導體二極體及其製造方法
US3364399A (en) Array of transistors having a layer of soft metal film for dividing
JPH01265524A (ja) 半導体装置
JPS5948958A (ja) 半導体集積回路
JP3413653B2 (ja) 半導体装置
JP3023298B2 (ja) 半導体装置及びその製造方法
JP2719569B2 (ja) 半導体装置
JPS59205752A (ja) シヨツトキ−バリアダイオ−ドを含む半導体集積回路
JPH0380564A (ja) 半導体集積回路装置及びその製造方法
JPH04162652A (ja) 半導体装置
JPH0117248B2 (ja)
JPS58197882A (ja) 半導体装置の製造方法
JPH0587137B2 (ja)
JPS6133257B2 (ja)
JPH0680733B2 (ja) 半導体装置の配線接続部
JPS6141250Y2 (ja)
JPS6239027A (ja) 半導体装置の製造方法
KR960002576A (ko) 반도체소자의 금속배선 형성방법
JPS61226949A (ja) 半導体装置及びその製造方法