JP3023298B2

JP3023298B2 - 半導体装置及びその製造方法

Info

Publication number: JP3023298B2
Application number: JP7278118A
Authority: JP
Inventors: 充西辻
Original assignee: 松下電子工業株式会社
Priority date: 1995-10-25
Filing date: 1995-10-25
Publication date: 2000-03-21
Anticipated expiration: 2015-10-25
Also published as: JPH09121020A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば半絶縁性Ｇ
ａＡｓ等よりなる基板上に形成されたショットキー接合
を有する電界効果トランジスタの集積回路に形成される
下部電極−容量絶縁層−上部電極を有する容量素子を備
えた半導体装置及びその製造方法に関するものである。

【０００２】

【従来の技術】以下、従来の半導体装置について図面を
参照しながら説明する。

【０００３】図６（ａ）は従来のイオンミリング法を用
いて形成された下部電極−容量絶縁層−上部電極を有す
る容量素子を備えた半導体装置の断面図である。図６
（ａ）において、１０は半絶縁性ＧａＡｓ基板、１１は
容量素子からの引き出し配線である金属配線、１２は金
属配線１１を周囲から絶縁して保護するＳｉＮからなる
保護絶縁膜、１３は容量素子の下部電極、１４は下部電
極１３の上に形成されたＴｉの酸化物又はＴａの酸化物
からなる容量絶縁膜、１５は容量絶縁膜１４の上に形成
された容量素子の上部電極である。

【０００４】図６（ａ）に示すように、イオンミリング
法等の物理的エッチング法を用いて形成された半導体装
置の場合は、化学反応を用いるエッチング法と異なり、
選択性の高いエッチングを行なうことは困難である。さ
らに、下部電極１３又は金属配線１１が容量絶縁膜１４
に比べてエッチングレートが大きい場合は、エッチング
を容量絶縁膜１４のみにとどめることが困難であるた
め、図６（ａ）に示すミリング過剰領域３１が発生して
しまい、最悪の場合は金属配線１１がエッチングにより
削り取られてしまうことになり、断線を引き起こす可能
性があった。

【０００５】図６（ｂ）はミリング過剰領域が発生しな
い従来の半導体装置の断面図である。図６（ｂ）に示す
半導体装置は、金属配線１１が保護絶縁膜１２により被
覆され、ミリングのイオンに直接さらされない構造を有
しており、金属配線１１が形成された後に保護絶縁膜１
２が堆積し、容量素子形成領域の保護絶縁膜１２が選択
的に除去された後に、下部電極１３、容量絶縁膜１４及
び上部電極１５が堆積している。

【０００６】

【発明が解決しようとする課題】しかしながら、図６
（ｂ）に示す従来の半導体装置は、保護絶縁膜１２が異
方性エッチングにより加工される場合に、容量素子形成
領域の保護絶縁膜１２が除去された後の周縁部の側面が
半絶縁性ＧａＡｓ基板１０に対してほぼ垂直に形成され
ているため、下部電極１３、容量絶縁膜１４及び上部電
極１５がほぼ９０度に屈曲して堆積してしまうので容量
絶縁膜１４が薄くなり、容量絶縁膜１４の被覆性が不十
分となる。従って、図６（ｃ）に示す絶縁不良部３２が
発生するという問題を有していた。

【０００７】本発明は、前記従来の問題を解決し、配線
層に断線がなく、かつ、容量絶縁膜の絶縁特性を良好に
することを目的とする。

【０００８】

【課題を解決するための手段】前記の目的を達成するた
め、本発明は、容量素子周縁部における保護絶縁膜の側
面が基板面となす角度を鋭角にするものである。

【０００９】具体的に請求項１の発明が講じた解決手段
は、半導体装置を、基板と、前記基板の上に形成されて
おり、開口部と該開口部の周辺部に形成され前記基板の
主面に対して鋭角に傾斜する傾斜部とを有する保護絶縁
膜と、前記基板の上における前記保護絶縁膜の開口部及
び該開口部の周辺部に形成されており、下部電極と該下
部電極の上の容量絶縁膜と該容量絶縁膜の上の上部電極
とを有する容量素子とを備え、前記下部電極の周縁部は
前記保護絶縁膜上に位置している構成とするものであ
る。

【００１０】請求項１の構成により、容量素子の周縁部
において基板と下部電極との間に基板面に対して鋭角に
交差する傾斜部を有する配線層の保護絶縁膜が形成され
ているため、保護絶縁膜の周縁部の上に形成されている
下部電極の屈曲部が鈍角になるので、その上の容量絶縁
膜の屈曲部も鈍角となる。

【００１１】請求項２の発明は、半導体装置を、基板上
に形成された配線層と、前記配線層の上に形成されてお
り、開口部と該開口部の周辺部に形成され前記基板の主
面に対して鋭角に傾斜する傾斜部とを有する保護絶縁膜
と、前記配線層における前記保護絶縁膜の開口部に臨む
領域よりなる下部電極と該下部電極の上の、Ｔｉの酸化
物又はＴａの酸化物よりなる容量絶縁膜と該容量絶縁膜
の上の上部電極とを有する容量素子とを備え、前記容量
絶縁膜の周縁部は容量素子形成領域の前記保護絶縁膜上
に位置している構成とするものである。

【００１２】請求項２の構成により、容量素子の周縁部
において配線層と下部電極との間に基板面に対して鋭角
に交差する傾斜部を有する配線層の保護絶縁膜が形成さ
れているため、保護絶縁膜の周縁部の上に形成されてい
る容量絶縁膜の屈曲部は鈍角となる。

【００１３】請求項３の発明は、請求項１又は２の構成
に、前記保護絶縁膜の傾斜部は前記基板の主面に対して
４５度以下の角度で交差している構成を付加するもので
ある。

【００１４】請求項４の発明は、請求項１の構成におけ
る容量絶縁膜をＴｉの酸化物又はＴａの酸化物に限定す
るものである。

【００１５】請求項５の発明は、半導体装置の製造方法
を、基板上に形成された配線層の上に全面にわたって保
護絶縁膜を堆積する保護絶縁膜堆積工程と、前記保護絶
縁膜に対してエッチングを行なって、前記保護絶縁膜に
おける容量素子形成領域に開口部を形成すると共に該開
口部の周辺部に前記基板の主面に対して鋭角に傾斜する
傾斜部を形成するエッチング工程と、前記基板上に全面
にわたって、下層の導電膜、絶縁膜及び上層の導電膜を
順次堆積する膜堆積工程と、前記下層の導電膜、絶縁膜
及び上層の導電膜に対してエッチングを行なって、前記
下層の導電膜よりなり周縁部が前記保護絶縁膜の傾斜部
の上に位置する下部電極と、前記絶縁膜よりなる容量絶
縁膜と、前記上層の導電膜よりなる上部電極とを有する
容量素子を形成する容量素子形成工程とを備えている構
成とするものである。

【００１６】請求項５の構成により、配線層と下部電極
との間の保護絶縁膜の周縁部に基板面に対して鋭角に交
差する傾斜部を形成するため、保護絶縁膜の周縁部の上
に堆積する下部電極の屈曲部が鈍角になるので、その上
の絶縁膜の屈曲部も鈍角となる。

【００１７】請求項６の発明は、半導体装置の製造方法
を、基板上に形成された配線層の上に全面にわたって保
護絶縁膜を堆積する保護絶縁膜堆積工程と、前記保護絶
縁膜に対してエッチングを行なって、前記保護絶縁膜に
おける容量素子形成領域に開口部を形成すると共に該開
口部の周辺部に前記基板の主面に対して鋭角に傾斜する
傾斜部を形成するエッチング工程と、前記基板上に全面
にわたって、Ｔｉの酸化物又はＴａの酸化物よりなる絶
縁膜及び導電膜を順次堆積する膜堆積工程と、前記絶縁
膜及び導電膜に対してエッチングを行なって、前記配線
層における前記保護絶縁膜の開口部に臨む領域よりなる
下部電極と、前記絶縁膜よりなり、周縁部が容量素子形
成領域の前記保護絶縁膜上に位置する容量絶縁膜と、前
記導電膜よりなる上部電極とを有する容量素子を形成す
る容量素子形成工程とを備えている構成とするものであ
る。

【００１８】請求項６の構成により、配線層と容量絶縁
膜との間の保護絶縁膜の周縁部に基板面に対して鋭角に
交差する傾斜部を形成するため、保護絶縁膜の周縁部の
上に堆積する絶縁膜の屈曲部は鈍角となる。

【００１９】請求項７の発明は、請求項５又は６の構成
に、前記エッチング工程は、前記保護絶縁膜に対して異
方性エッチングを行なって前記開口部を形成した後、前
記保護絶縁膜に対して等方性エッチングを行なって前記
傾斜部を形成する工程を含む構成を付加するものであ
る。

【００２０】請求項８の発明は、請求項５又は６の構成
に、前記配線層に対するエッチングレートは前記絶縁膜
のエッチングレートと等しいか又は大きい構成を付加す
るものである。

【００２１】請求項９の発明は、請求項５の構成におけ
る絶縁膜をＴｉの酸化物又はＴａの酸化物に限定するも
のである。

【００２２】

【発明の実施の形態】以下、本発明の第１の実施形態を
図面に基づいて説明する。

【００２３】図１（ａ）は本発明の第１の実施形態に係
る半導体装置の断面図である。図１（ａ）に示すよう
に、半絶縁性ＧａＡｓ基板１０の上に金属配線１１が形
成され、保護絶縁膜１２は容量素子形成領域である開口
部１２ａと開口部１２ａの周辺部に半絶縁性ＧａＡｓ基
板１０の主面に対して鋭角となる傾斜角θで交差する傾
斜部１２ｂを有しており、保護絶縁膜１２の開口部１２
ａには、下部電極１３と下部電極１３の上の容量絶縁膜
１４と容量絶縁膜１４の上の上部電極１５とからなる容
量素子が形成されている。

【００２４】図１（ｂ）は本発明の第１の実施形態の変
形例に係る半導体装置の断面図である。

【００２５】図１（ａ）に示す第１の実施形態に係る半
導体装置と図１（ｂ）に示す第１の実施形態の変形例に
係る半導体装置との違いは、容量素子の端部が保護絶縁
膜１２の傾斜部１２ａの上に位置するか否かであり、い
ずれの構成においても本発明の効果を十分に得ることが
できる。従って、図１（ｂ）に示す容量素子を有する半
導体装置を用いて説明をすることにする。

【００２６】図１（ｂ）に示す半導体装置において、半
導体装置を構成する物質によるエッチング率の差があま
り生じないイオンミリング法等の物理的エッチング方法
を用いる場合に、下部電極１３、容量絶縁膜１４及び上
部電極１５に対して、たとえ過剰にエッチングが行なわ
れたとしても、単に保護絶縁膜１２がエッチングされる
にとどまり、保護絶縁膜１２の下層に形成されている金
属配線１１に影響は及ばない。

【００２７】また、保護絶縁膜１２の周縁部により形成
された傾斜部の基板面に対する傾斜角θが鋭角であるた
め、保護絶縁膜１２の周縁部に形成される容量絶縁膜１
４は被覆性を充分に維持したまま堆積している。

【００２８】以下、保護絶縁膜１２の周縁部を拡大して
説明する。図２は金属配線１１の保護絶縁膜１２の周縁
部における拡大断面図である。図２に示すように、下部
電極１３、容量絶縁膜１４及び上部電極１５よりなる容
量素子において、傾斜部１２ｂの傾斜角θが鋭角である
ため、容量素子を構成する各堆積膜が屈曲する部位であ
る屈曲部２１は鈍角となるので、屈曲部２１における容
量絶縁膜１４は薄くなることなく均一に形成されてい
る。

【００２９】さらに、傾斜角θを４５度以下の鋭角にし
た場合は、屈曲部２１はさらに鈍角となり滑らかになる
ので、屈曲部２１における容量絶縁膜１４の被覆性は一
層良好となる。

【００３０】以下、本発明の第１の実施形態に係る半導
体装置の製造方法について図面に基づいて説明する。

【００３１】図３は本発明の第１の実施形態に係る半導
体装置の製造方法の工程順断面図である。まず、図３
（ａ）に示すように、半絶縁性ＧａＡｓ基板１０の全面
にＳｉＮからなる第１の保護絶縁膜１２Ａを堆積し、第
１の保護絶縁膜１２Ａの上に引き出し配線となる金属配
線１１を形成した後、金属配線１１の上に同じくＳｉＮ
からなる第２の保護絶縁膜１２Ｂを堆積する。

【００３２】次に、図３（ｂ）に示すように、容量素子
形成領域を除く部分を第１のフォトレジスト１６により
マスクし、容量素子形成領域に対してＣＦ₄ガスを用い
た異方性エッチングを行なうことにより開口部１２ａを
形成して、容量素子形成領域の金属配線１１を露出させ
る。

【００３３】次に、図３（ｃ）に示すように、容量素子
形成領域における第２の保護絶縁膜１２Ｂの周縁部の側
面に対してＣＦ₄ガスを用いた等方性エッチングを行な
い、基板面に対して鋭角となる傾斜部１２ｂを形成す
る。このとき形成される傾斜部１２ｂの傾斜角はほぼ４
５度となる。

【００３４】なお、図３（ｂ）に示した異方性エッチン
グの処理工程を省略し、図３（ｃ）に示した等方性エッ
チングの処理工程だけであっても傾斜部１２ｂを形成す
ることは可能である。ただし、本製造方法に示すように
異方性エッチングを行なった後に等方性エッチングを行
なうという２段階のエッチングを行なうと、等方性エッ
チングの時間を保護絶縁膜１２の膜厚によらずに決定す
ることができるため、より正確に所望の形状を得ること
ができる。

【００３５】次に、図３（ｄ）に示すように、第１のフ
ォトレジスト１６を除去した後、下部電極となる下層の
導電膜１３Ａ、容量絶縁膜となる絶縁膜１４Ａ及び上部
電極となる上層の導電膜１５Ａを順次堆積して容量素子
堆積膜を形成し、第２のフォトレジスト１７を容量素子
形成領域の上にマスクとして堆積し、その後、容量素子
堆積膜に対してイオンミリング法等を用いてエッチング
を行なって下部電極１３、容量絶縁膜１４及び上部電極
１５からなる容量素子を形成する。次に、図３（ｅ）に
示すように、第２のフォトレジスト１７を除去して完成
する。

【００３６】なお、第２のフォトレジスト１７がマスク
する境界は、図１に示したように保護絶縁膜１２の傾斜
部１２ｂの上であっても、さらに外側の平坦部であって
も構わない。なぜなら、いずれの境界にあっても下部電
極１３と金属配線１１との間に保護絶縁膜１２が介在す
るため、容量素子堆積膜に対する過剰エッチングに対
し、十分な加工余裕度が確保されているからである。

【００３７】本製造方法の第１の特徴として、保護絶縁
膜１２の周縁部の側面を、基板面に対して鋭角をなすよ
うに形成するため、保護絶縁膜１２の周縁部の上に堆積
する容量絶縁膜１４は薄くなることなく被覆性を充分に
維持したまま堆積する。

【００３８】［表１］は代表的な容量絶縁膜１４、下部
電極１３及び金属配線１１に用いる物質とその物質にＡ
ｒガスを用いたイオンミリング法によるエッチングレー
トとを示している。

【００３９】

【表１】

【００４０】［表１］に示す容量絶縁膜であるチタン酸
ストロンチウム（ＳｒＴｉＯ₃）及び酸化タンタル（Ｔ
ａ₂Ｏ₅）のエッチングレートはほぼ同じであり、下部
電極である白金（Ｐｔ）及びパラジウム（Ｐｄ）のエッ
チングレートもほぼ同じである。また、容量絶縁膜と下
部電極とはいずれの組み合わせも可能である。

【００４１】本製造方法の第２の特徴として、［表１］
に示すように容量素子の動作特性の向上を図るために用
いる容量絶縁膜１４のエッチングレートは小さく、金属
配線１１のエッチングレートは大きい傾向にある。この
ような場合であっても、前述したように下部電極１３と
金属配線１１との間に保護絶縁膜１２が介在しているた
め、加工時の過剰エッチングに対して十分な加工余裕度
が確保されているので、金属配線１１に断線が発生しな
い。

【００４２】以下、本発明の第２の実施形態に係る半導
体装置を図面に基づいて説明する。

【００４３】図４は本発明の第２の実施形態に係る半導
体装置の断面図である。図４に示すように、半絶縁性Ｇ
ａＡｓ基板１０の上に金属配線１１が形成され、保護絶
縁膜１２は容量素子形成領域である開口部１２ａと開口
部１２ａの周辺部に半絶縁性ＧａＡｓ基板１０の主面に
対して鋭角となる傾斜角θで交差する傾斜部１２ｂを有
しており、保護絶縁膜１２Ｂの開口部１２ａには、下部
電極を兼ねる金属配線１１と金属配線１１の上の容量絶
縁膜１４と容量絶縁膜１４の上の上部電極１５とからな
る容量素子が形成されている。

【００４４】以下、本発明の第２の実施形態に係る半導
体装置の製造方法を説明する。

【００４５】本製造方法は、図３（ｄ）に説明した第１
の実施形態に係る半導体装置の製造方法における容量素
子堆積膜を形成する工程において、容量絶縁膜となる絶
縁膜１４Ａ及び上部電極となる上層の導電膜１５Ａの２
層を順次堆積する以外は、第１の実施形態に係る半導体
装置の製造方法と同じである。

【００４６】本実施形態の特徴として、図１（ａ）に示
す下部電極１３を形成しなくても良好な膜特性を有する
容量絶縁膜１４が得られる場合に、金属配線１１に下部
電極を兼ねさせる構成とすることができる。

【００４７】以下、本発明の第３の実施形態に係る半導
体装置を図面に基づいて説明する。

【００４８】図５は本発明の第３の実施形態に係る半導
体装置の断面図である。図５において、半絶縁性ＧａＡ
ｓ基板１０の上に金属配線１１が形成され、保護絶縁膜
１２は容量素子形成領域である開口部１２ａと開口部１
２ａの周辺部に半絶縁性ＧａＡｓ基板１０の主面に対し
て鋭角となる傾斜角θで交差する傾斜部１２ｂを有して
おり、保護絶縁膜１２の開口部１２ａには、下部電極１
３と下部電極１３の上の容量絶縁膜１４と容量絶縁膜１
４の上の容量絶縁膜１４に接する部分が上部電極を兼ね
る第２層の金属配線１８からなる容量素子が形成されて
いる。

【００４９】以下、本発明の第３の実施形態に係る半導
体装置の製造方法を説明する。

【００５０】本製造方法は、図３（ｃ）に説明した第１
の実施形態に係る半導体装置の製造方法におけるエッチ
ング工程までは同じである。

【００５１】次の容量素子堆積膜を形成する工程におい
て、第１のフォトレジスト１６を除去した後、下部電極
となる下層の導電膜１３Ａ及び容量絶縁膜となる絶縁膜
１４Ａの２層を順次堆積し、第２のフォトレジスト１７
を容量素子形成領域の上にマスクとして堆積する。その
後、前記２層からなる堆積膜に対してイオンミリング法
等を用いて容量素子形成領域を除く部分の下層の導電膜
１３ａ及び絶縁膜１４ａを除去することにより、それぞ
れ下部電極１３及び容量絶縁膜１４を形成し、その後、
第２のフォトレジスト１７を除去する。次に、半絶縁性
ＧａＡｓ基板１０の全面にＳｉＮからなる第３の保護絶
縁膜１２ｃをパッシベーション膜として堆積した後、容
量素子形成領域の第３の保護絶縁膜１２ｃを除去して容
量絶縁膜１４を露出させ、その上に上部電極を兼ねる第
２層の金属配線１８を形成する。

【００５２】本実施形態の特徴として、第２層の金属配
線１８が容量絶縁膜１４に接する部分に上部電極を兼ね
させる構成とした場合にも本発明の効果を得ることがで
きる。

【００５３】

【発明の効果】以上説明したように、請求項１の発明に
係る半導体装置によると、保護絶縁膜の周縁部の上に形
成されている下部電極の屈曲部が鈍角になるため、その
上の容量絶縁膜の屈曲部も鈍角となので、容量絶縁膜が
薄くなることがなくなり、良好な絶縁特性を実現するこ
とができる。また、基板上における下部電極の下側に該
下部電極と接する配線層が設けられている場合には、該
配線層と下部電極との間に保護絶縁膜が形成されること
になるため、加工余裕度が大きくなるので断線が生じに
くくなる。

【００５４】請求項２の発明に係る半導体装置による
と、保護絶縁膜の周縁部の上に形成されている容量絶縁
膜の屈曲部は鈍角となるため、容量絶縁膜が薄くなるこ
とがなくなるので、良好な絶縁特性を実現することがで
きる。また、配線層と下部電極との間に保護絶縁膜が形
成されているため、加工余裕度が大きくなるので断線が
生じにくくなる。さらに、下層配線の一部が下部電極を
兼ねているため構造が簡単になる。

【００５５】請求項３の発明に係る半導体装置による
と、前記請求項１又は２の発明に係る半導体装置の効果
が得られる上に、保護絶縁膜の周縁部の上に形成されて
いる容量絶縁膜の屈曲部がさらに鈍角となり滑らかにな
るため、容量絶縁膜の被覆性は一層良好となるので、絶
縁特性がさらに向上する。

【００５６】請求項４の発明に係る半導体装置による
と、前記請求項１の発明に係る半導体装置の効果が得ら
れる上に、容量絶縁膜としてＴｉの酸化物又はＴａの酸
化物を用いているため、優れた動作特性を得ることがで
きる。

【００５７】請求項５の発明に係る半導体装置の製造方
法によると、保護絶縁膜の周縁部の上に堆積する下部電
極の屈曲部が鈍角になるため、その上の容量絶縁膜の屈
曲部も鈍角となるので、容量絶縁膜が薄くならず、良好
な絶縁特性を得ることができる。また、配線層と下部電
極との間に保護絶縁膜を形成するため、加工余裕度が大
きくなるので断線が生じにくくなる。

【００５８】請求項６の発明に係る半導体装置による
と、保護絶縁膜の周縁部の上に堆積する容量絶縁膜の屈
曲部は鈍角となるので、容量絶縁膜が薄くならず、良好
な絶縁特性を得ることができる。また、配線層と下部電
極との間に保護絶縁膜を形成するため、加工余裕度が大
きくなるので断線が生じにくくなる。さらに、下層配線
が下部電極を兼ねるため工程を少なくできる。

【００５９】請求項７の発明に係る半導体装置の製造方
法によると、前記請求項５又は６の発明に係る半導体装
置の製造方法の効果が得られる上に、容量素子形成領域
の保護絶縁膜に対して異方性エッチングを行なう工程を
備えているため、等方性エッチングの時間を保護絶縁膜
の膜厚によらずに決定することができるので、保護絶縁
膜の周縁部における傾斜部の形状をより正確に形成する
ことができるようになり、従って、さらに良好な絶縁特
性を得ることができる。

【００６０】請求項８の発明に係る半導体装置の製造方
法によると、前記請求項５又は６の発明に係る半導体装
置の製造方法の効果が得られる上に、配線層のエッチン
グレートが下部電極または容量絶縁膜のエッチングレー
トよりも大きい場合であっても、配線層と下部電極また
は容量絶縁膜との間に保護絶縁膜を形成するため、加工
余裕度が大きくなるので断線が生じにくくなる。

【００６１】請求項９の発明に係る半導体装置の製造方
法によると、前記請求項５の発明に係る半導体装置の効
果が得られる上に、容量絶縁膜としてＴｉの酸化物又は
Ｔａの酸化物を用いているため、優れた動作特性を得る
ことができる。

【図面の簡単な説明】

【図１】（ａ）は本発明の第１の実施形態に係る半導体
装置の断面図である。（ｂ）は本発明の第１の実施形態
の変形例に係る半導体装置の断面図である。

【図２】本発明の第１の実施形態に係る半導体装置にお
ける保護絶縁膜の周縁部の拡大断面図である。

【図３】本発明の第１の実施形態に係る半導体装置の製
造方法の工程順断面図である。

【図４】本発明の第２の実施形態に係る半導体装置の断
面図である。

【図５】本発明の第３の実施形態に係る半導体装置の断
面図である。

【図６】（ａ）は従来のイオンミリング法を用いて形成
された下部電極−容量絶縁層−上部電極を有する容量素
子を備えた半導体装置の断面図である。（ｂ）は従来の
ミリング過剰領域が発生しない半導体装置の断面図であ
る。（ｃ）は（ｂ）に示す容量素子における絶縁不良部
の拡大図である。

【符号の説明】

１０半絶縁性ＧａＡｓ基板１１金属配線１２保護絶縁膜１２Ａ第１の保護絶縁膜１２Ｂ第２の保護絶縁膜１２Ｃ第３の保護絶縁膜１２ａ開口部１２ｂ傾斜部１３下部電極１３Ａ下層の導電膜１４容量絶縁膜１４Ａ絶縁膜１５上部電極１５Ａ上層の導電膜１６第１のフォトレジスト１７第２のフォトレジスト１８第２層の金属配線２１屈曲部３１ミリング過剰領域３２絶縁不良部 θ 傾斜角

Claims

(57)【特許請求の範囲】

【請求項１】基板と、前記基板の上に形成されており、開口部と該開口部の周
辺部に形成され前記基板の主面に対して鋭角に傾斜する
傾斜部とを有する保護絶縁膜と、前記基板の上における前記保護絶縁膜の開口部及び該開
口部の周辺部に形成されており、下部電極と該下部電極
の上の容量絶縁膜と該容量絶縁膜の上の上部電極とを有
する容量素子とを備え、前記下部電極の周縁部は前記保護絶縁膜上に位置してい
ることを特徴とする半導体装置。
【請求項２】基板上に形成された配線層と、前記配線層の上に形成されており、開口部と該開口部の
周辺部に形成され前記基板の主面に対して鋭角に傾斜す
る傾斜部とを有する保護絶縁膜と、前記配線層における前記保護絶縁膜の開口部に臨む領域
よりなる下部電極と該下部電極の上の、Ｔｉの酸化物又
はＴａの酸化物よりなる容量絶縁膜と該容量絶縁膜の上
の上部電極とを有する容量素子とを備え、前記容量絶縁膜の周縁部は容量素子形成領域の前記保護
絶縁膜上に位置していることを特徴とする半導体装置。
【請求項３】前記保護絶縁膜の傾斜部は前記基板の主
面に対して４５度以下の角度で交差していることを特徴
とする請求項１又は２に記載の半導体装置。
【請求項４】前記容量絶縁膜はＴｉの酸化物又はＴａ
の酸化物であることを特徴とする請求項１に記載の半導
体装置。
【請求項５】基板上に形成された配線層の上に全面に
わたって保護絶縁膜を堆積する保護絶縁膜堆積工程と、前記保護絶縁膜に対してエッチングを行なって、前記保
護絶縁膜における容量素子形成領域に開口部を形成する
と共に該開口部の周辺部に前記基板の主面に対して鋭角
に傾斜する傾斜部を形成するエッチング工程と、前記基板上に全面にわたって、下層の導電膜、絶縁膜及
び上層の導電膜を順次堆積する膜堆積工程と、前記下層の導電膜、絶縁膜及び上層の導電膜に対してエ
ッチングを行なって、前記下層の導電膜よりなり周縁部
が前記保護絶縁膜の傾斜部の上に位置する下部電極と、
前記絶縁膜よりなる容量絶縁膜と、前記上層の導電膜よ
りなる上部電極とを有する容量素子を形成する容量素子
形成工程とを備えていることを特徴とする半導体装置の
製造方法。
【請求項６】基板上に形成された配線層の上に全面に
わたって保護絶縁膜を堆積する保護絶縁膜堆積工程と、前記保護絶縁膜に対してエッチングを行なって、前記保
護絶縁膜における容量素子形成領域に開口部を形成する
と共に該開口部の周辺部に前記基板の主面に対して鋭角
に傾斜する傾斜部を形成するエッチング工程と、前記基板上に全面にわたって、Ｔｉの酸化物又はＴａの
酸化物よりなる絶縁膜及び導電膜を順次堆積する膜堆積
工程と、前記絶縁膜及び導電膜に対してエッチングを行なって、
前記配線層における前記保護絶縁膜の開口部に臨む領域
よりなる下部電極と、前記絶縁膜よりなり、周縁部が容
量素子形成領域の前記保護絶縁膜上に位置する容量絶縁
膜と、前記導電膜よりなる上部電極とを有する容量素子
を形成する容量素子形成工程とを備えていることを特徴
とする半導体装置の製造方法。
【請求項７】前記エッチング工程は、前記保護絶縁膜
に対して異方性エッチングを行なって前記開口部を形成
した後、前記保護絶縁膜に対して等方性エッチングを行
なって前記傾斜部を形成する工程を含むことを特徴とす
る請求項５又は６に記載の半導体装置の製造方法。
【請求項８】前記配線層に対するエッチングレートは
前記絶縁膜のエッチングレートと等しいか又は大きいこ
とを特徴とする請求項５又は６に記載の半導体装置の製
造方法。
【請求項９】前記絶縁膜はＴｉの酸化物又はＴａの酸
化物であることを特徴とする請求項５に記載の半導体装
置の製造方法。