JPH0582548A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0582548A JPH0582548A JP24302191A JP24302191A JPH0582548A JP H0582548 A JPH0582548 A JP H0582548A JP 24302191 A JP24302191 A JP 24302191A JP 24302191 A JP24302191 A JP 24302191A JP H0582548 A JPH0582548 A JP H0582548A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polysilicon layer
- phosphorus
- semiconductor device
- diffused
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 ポリサイドゲートと基板に拡散された不純物
拡散層に対して上層ポリシリコン層で分配型埋込みコン
タクトをとる場合、近傍で素子分離耐圧不良が発生しな
いようにした半導体装置を得る。 【構成】 基板６上のメタルシリサイド層１ａとリンド
ープポリシリコン層１ｂとからなるポリサイドゲート１
と、基板６に拡散されたＮ+ 拡散層３ａとを上層ポリシ
リコン層２で接続する場合、ポリサイドゲート１のリン
ドープポリシリコン層１ｂのエッチング面が露出しない
ように、その部分に絶縁膜５を残し、リンドープポリシ
リコン層１ｂと上層ポリシリコン層２が直接接触しない
構造とし、リン拡散経路を遮断して素子分離測定ばらつ
きを１桁下げることができることを特徴としている。
拡散層に対して上層ポリシリコン層で分配型埋込みコン
タクトをとる場合、近傍で素子分離耐圧不良が発生しな
いようにした半導体装置を得る。 【構成】 基板６上のメタルシリサイド層１ａとリンド
ープポリシリコン層１ｂとからなるポリサイドゲート１
と、基板６に拡散されたＮ+ 拡散層３ａとを上層ポリシ
リコン層２で接続する場合、ポリサイドゲート１のリン
ドープポリシリコン層１ｂのエッチング面が露出しない
ように、その部分に絶縁膜５を残し、リンドープポリシ
リコン層１ｂと上層ポリシリコン層２が直接接触しない
構造とし、リン拡散経路を遮断して素子分離測定ばらつ
きを１桁下げることができることを特徴としている。
Description
【０００１】
【産業上の利用分野】本発明は、素子分離耐圧を向上せ
しめた半導体装置に関するものである。
しめた半導体装置に関するものである。
【０００２】
【従来の技術】図２は従来の分配型埋込みコンタクトを
とる半導体装置を示す断面図であり、図３はその平面図
である。これらの図において、１はポリサイドゲート
で、メタルシリサイド層１ａとリンドープポリシリコン
層１ｂとからなる。このポリサイドゲート１が基板６に
拡散されたＮ+ 拡散層３ａと上層ポリシリコン層２によ
って接続される分配型埋込みコンタクトでは、低抵抗コ
ンタクトをとるため、絶縁膜（酸化膜）５をエッチング
して埋込みコンタクトパターンを形成する時に過剰にエ
ッチングを行い、ポリサイドゲート１の壁面、すなわち
段差部１０が露出する構成となっていた。なお、４は素
子分離酸化膜、１１は分配型埋込みコンタクトの開口
部、１２はリン拡散経路である。なお、３ｂはＮ+ 拡散
層である。
とる半導体装置を示す断面図であり、図３はその平面図
である。これらの図において、１はポリサイドゲート
で、メタルシリサイド層１ａとリンドープポリシリコン
層１ｂとからなる。このポリサイドゲート１が基板６に
拡散されたＮ+ 拡散層３ａと上層ポリシリコン層２によ
って接続される分配型埋込みコンタクトでは、低抵抗コ
ンタクトをとるため、絶縁膜（酸化膜）５をエッチング
して埋込みコンタクトパターンを形成する時に過剰にエ
ッチングを行い、ポリサイドゲート１の壁面、すなわち
段差部１０が露出する構成となっていた。なお、４は素
子分離酸化膜、１１は分配型埋込みコンタクトの開口
部、１２はリン拡散経路である。なお、３ｂはＮ+ 拡散
層である。
【０００３】上記のように、従来例においては、ポリサ
イドゲート１の段差部１０にもともと存在していた絶縁
膜５は完全に除去されてしまい、上層ポリシリコン層２
とポリサイドゲート１中のリンドープポリシリコン層１
ｂが直接接触するような構造になっていた。
イドゲート１の段差部１０にもともと存在していた絶縁
膜５は完全に除去されてしまい、上層ポリシリコン層２
とポリサイドゲート１中のリンドープポリシリコン層１
ｂが直接接触するような構造になっていた。
【０００４】
【発明が解決しようとする課題】そのために従来の半導
体装置にあっては、リン拡散経路１２ができてしまい、
微細デザインルールで設計された半導体装置を製造する
場合、埋込みコンタクト近傍に素子分離酸化膜４が存在
すると、Ｎ+ 拡散層３ａ，３ｂ間で素子分離不良が発生
しやすい問題点があった。
体装置にあっては、リン拡散経路１２ができてしまい、
微細デザインルールで設計された半導体装置を製造する
場合、埋込みコンタクト近傍に素子分離酸化膜４が存在
すると、Ｎ+ 拡散層３ａ，３ｂ間で素子分離不良が発生
しやすい問題点があった。
【０００５】本発明は、上記のような問題点を解消する
ためになされたもので、リン拡散経路が形成されず、素
子分離不良が発生しない半導体装置を得ることを目的と
するものである。
ためになされたもので、リン拡散経路が形成されず、素
子分離不良が発生しない半導体装置を得ることを目的と
するものである。
【０００６】
【課題を解決するための手段】本発明に係る半導体装置
は、ポリサイドゲートの段差部にリンドープポリシリコ
ン層が露出しない程度の絶縁膜を残し、前記ポリサイド
ゲートと基板に拡散された不純物拡散層とを上層ポリシ
リコン層で接続したものである。
は、ポリサイドゲートの段差部にリンドープポリシリコ
ン層が露出しない程度の絶縁膜を残し、前記ポリサイド
ゲートと基板に拡散された不純物拡散層とを上層ポリシ
リコン層で接続したものである。
【０００７】
【作用】本発明においては、絶縁膜によってポリサイド
ゲートのリンドープポリシリコン層が覆われているの
で、リンの拡散に対して完全なバリアとなるため、リン
拡散経路を完全に遮断することができる。
ゲートのリンドープポリシリコン層が覆われているの
で、リンの拡散に対して完全なバリアとなるため、リン
拡散経路を完全に遮断することができる。
【０００８】
【実施例】以下、本発明を図に基づいて説明する。図１
は本発明の半導体装置の一実施例を示す断面図であり、
図３のような配置でポリサイドゲート１とＮ+ 拡散層３
ａに対して上層ポリシリコン層２で分配埋込みコンタク
トをとったものである。本発明では、ポリサイドゲート
１中のリンドープポリシリコン層１ｂが露出しない程度
の絶縁膜５ａが存在しており、上層ポリシリコン層２へ
のリン拡散が遮断できるような構造となっている。
は本発明の半導体装置の一実施例を示す断面図であり、
図３のような配置でポリサイドゲート１とＮ+ 拡散層３
ａに対して上層ポリシリコン層２で分配埋込みコンタク
トをとったものである。本発明では、ポリサイドゲート
１中のリンドープポリシリコン層１ｂが露出しない程度
の絶縁膜５ａが存在しており、上層ポリシリコン層２へ
のリン拡散が遮断できるような構造となっている。
【０００９】なお、絶縁膜５ａの形成方法としては、ポ
リサイドゲート１と上層ポリシリコン層２との層間絶縁
膜の一部や、ＬＤＤ形成用のサイドウォールの一部を利
用しても容易に形成できるし、埋込みコンタクト形成後
絶縁膜を形成し、異方性エッチバックをかけても良い。
特に、ＬＤＤ用のサイドウォールを利用する方法は製造
コストの上昇も全くないため、有効な方法である。
リサイドゲート１と上層ポリシリコン層２との層間絶縁
膜の一部や、ＬＤＤ形成用のサイドウォールの一部を利
用しても容易に形成できるし、埋込みコンタクト形成後
絶縁膜を形成し、異方性エッチバックをかけても良い。
特に、ＬＤＤ用のサイドウォールを利用する方法は製造
コストの上昇も全くないため、有効な方法である。
【００１０】
【発明の効果】以上説明したように、本発明は、ポリサ
イドゲートのリンドープポリシリコン層のエッチング面
が露出しないように絶縁膜を残して不純物拡散層とポリ
サイドゲートとを上層ポリシリコン層で接続したので、
リンドープポリシリコン層からのリン拡散経路を完全に
遮断することができ、素子分離耐圧のばらつきを１桁下
げることができ、高性能の半導体装置が得られる効果が
ある。
イドゲートのリンドープポリシリコン層のエッチング面
が露出しないように絶縁膜を残して不純物拡散層とポリ
サイドゲートとを上層ポリシリコン層で接続したので、
リンドープポリシリコン層からのリン拡散経路を完全に
遮断することができ、素子分離耐圧のばらつきを１桁下
げることができ、高性能の半導体装置が得られる効果が
ある。
【図１】本発明の一実施例を示す分配型埋込みコンタク
トを有する半導体装置の断面図である。
トを有する半導体装置の断面図である。
【図２】従来の分配型埋込みコンタクトを有する半導体
装置の断面図である。
装置の断面図である。
【図３】図２の平面レイアウトを示す図である。
１ ポリサイドゲート １ａ メタルシリサイド層 １ｂ リンドープポリシリコン層 ２ 上層ポリシリコン層 ３ａ Ｎ+ 拡散層 ３ｂ Ｎ+ 拡散層 ４ 素子分離酸化膜 ５ 絶縁膜 ５ａ 絶縁膜 ６ 基板 １０ 段差部
Claims (1)
- 【請求項１】 リンドープポリシリコン層とメタルシリ
サイド層とからなるポリサイドゲートと、基板に拡散さ
れた不純物拡散層とを上層ポリシリコン層で接続した分
配型埋込みコンタクトを有する半導体装置において、前
記リンドープポリシリコン層部分に絶縁膜のサイドウォ
ールを残し、前記リンドープポリシリコン層部分と前記
上層ポリシリコン層とが直接接触しない構造としたこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24302191A JPH0582548A (ja) | 1991-09-24 | 1991-09-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24302191A JPH0582548A (ja) | 1991-09-24 | 1991-09-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582548A true JPH0582548A (ja) | 1993-04-02 |
Family
ID=17097697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24302191A Pending JPH0582548A (ja) | 1991-09-24 | 1991-09-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582548A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264661A (ja) * | 1995-03-27 | 1996-10-11 | Nec Corp | 半導体装置及びその製造方法 |
| EP0767491A2 (en) * | 1995-10-05 | 1997-04-09 | STMicroelectronics, Inc. | Method of forming a contact |
-
1991
- 1991-09-24 JP JP24302191A patent/JPH0582548A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264661A (ja) * | 1995-03-27 | 1996-10-11 | Nec Corp | 半導体装置及びその製造方法 |
| EP0767491A2 (en) * | 1995-10-05 | 1997-04-09 | STMicroelectronics, Inc. | Method of forming a contact |
| EP0767491A3 (en) * | 1995-10-05 | 1998-12-02 | STMicroelectronics, Inc. | Method of forming a contact |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4935378A (en) | Method for manufacturing a semiconductor device having more than two conductive layers | |
| US20040070033A1 (en) | Semiconductor device with resistor pattern and method of fabricating the same | |
| US5063176A (en) | Fabrication of contact hole using an etch barrier layer | |
| JP3114931B2 (ja) | 導電体プラグを備えた半導体装置およびその製造方法 | |
| US5759867A (en) | Method of making a disposable corner etch stop-spacer for borderless contacts | |
| JP3479312B2 (ja) | ポリシリコン埋め込みコンタクトの製造方法 | |
| JPH06318562A (ja) | 半導体装置およびその製造方法 | |
| US5723374A (en) | Method for forming dielectric spacer to prevent poly stringer in stacked capacitor DRAM technology | |
| US6274482B1 (en) | Semiconductor processing methods of forming a contact opening | |
| US5589418A (en) | Method of forming a polysilicon buried contact | |
| US5285110A (en) | Interconnection structure in semiconductor device | |
| JPH0582548A (ja) | 半導体装置 | |
| US6297084B1 (en) | Method for fabricating semiconductor memory | |
| JPH08172135A (ja) | 半導体装置の製造方法および半導体集積回路装置 | |
| JPH0254960A (ja) | 半導体装置の製造方法 | |
| US5703391A (en) | Semiconductor device having element isolating insulating film in contact hole | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| US6175132B1 (en) | Semiconductor memory device and method of fabricating the same | |
| JP3172229B2 (ja) | 半導体装置の製造方法 | |
| JP3271090B2 (ja) | 半導体装置の製法 | |
| KR0165359B1 (ko) | 반도체 소자의 전극 보호 스페이서 및 그 형성방법 | |
| KR100239901B1 (ko) | 반도체장치의 콘택 형성방법 | |
| US20040222460A1 (en) | [non-volatile memory device structure] | |
| JPH088435A (ja) | 薄膜トランジスタとその製造方法 | |
| KR950009935B1 (ko) | 반도체장치의 제조방법 |