CN117639699A - 一种封装方法及封装结构 - Google Patents
一种封装方法及封装结构 Download PDFInfo
- Publication number
- CN117639699A CN117639699A CN202311595848.9A CN202311595848A CN117639699A CN 117639699 A CN117639699 A CN 117639699A CN 202311595848 A CN202311595848 A CN 202311595848A CN 117639699 A CN117639699 A CN 117639699A
- Authority
- CN
- China
- Prior art keywords
- layer
- dimension
- substrate
- groove
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 82
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 142
- 230000008093 supporting effect Effects 0.000 claims abstract description 51
- 230000002093 peripheral effect Effects 0.000 claims abstract description 20
- 238000003475 lamination Methods 0.000 claims abstract description 14
- 238000005538 encapsulation Methods 0.000 claims description 76
- 239000000463 material Substances 0.000 claims description 51
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 238000004528 spin coating Methods 0.000 claims description 5
- 238000000748 compression moulding Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 16
- 230000000694 effects Effects 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 234
- 239000010408 film Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 5
- 230000001788 irregular Effects 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
本申请实施例公开了一种封装方法及封装结构,涉及半导体技术领域,能够提高封装结构的封装效果。所述封装方法包括:提供一衬底。在所述衬底上形成结构叠层、支撑层和封装层;所述结构叠层包括多个间隔的器件区和围绕所述器件区的外围区;所述器件区内间隔设置有多个功能器件;所述支撑层形成在所述外围区上且围绕所述器件区形成第一凹槽;所述封装层覆盖所述支撑层和所述第一凹槽,对所述器件区进行密封。其中,根据所述器件区的外轮廓尺寸确定是否在所述第一凹槽内设置支撑柱,以避免所述封装层接触所述功能器件的上表面。
Description
技术领域
本申请实施例涉及半导体技术领域,涉及但不限于一种封装方法及封装结构。
背景技术
近年来,基于硅材料的半导体器件,尤其是集成电路芯片取得了飞速的发展,已经牢牢占据了产业的主流地位。例如,半导体器件包括薄膜体声波谐振器(Film BulkAcoustic Resonator,简称FBAR)形成的滤波器。FBAR在采用晶圆级封装(Wafer LevelPackage,简称WLP)工艺进行封装时,由于FBAR表面膜层材料黏附性差异和FBAR内多层膜层叠层产生的高度差的影响,导致封装使用的膜层的材料黏附性和膜层结构的稳固性较弱。基于此,在后续通过药液水洗、减薄和组合等工艺后,FBAR内的膜层容易出现脱落或者坍塌的问题。
发明内容
有鉴于此,本申请实施例为解决现有技术中存在的至少一个问题而提供一种封装方法及封装结构。
本申请实施例的技术方案是这样实现的:
第一方面,本申请实施例提供了一种封装方法。所述封装方法包括:提供一衬底。在所述衬底上形成结构叠层、支撑层和封装层;所述结构叠层包括多个间隔的器件区和围绕所述器件区的外围区;所述器件区内间隔设置有多个功能器件;所述支撑层形成在所述外围区上且围绕所述器件区形成第一凹槽;所述封装层覆盖所述支撑层和所述第一凹槽,对所述器件区进行密封。其中,根据所述器件区的外轮廓尺寸确定是否在所述第一凹槽内设置支撑柱,以避免所述封装层接触所述功能器件的上表面。
在一些示例中,所述器件区的外轮廓沿平行于所述衬底所在平面方向的最大尺寸小于第一尺寸,无需在所述第一凹槽内设置所述支撑柱。所述第一尺寸为使所述封装层不嵌入所述器件区内的最大尺寸。
在一些示例中,所述器件区的外轮廓沿平行于所述衬底所在平面方向的最大尺寸大于或等于第一尺寸,在所述第一凹槽内设置所述支撑柱;且所述支撑柱与所述第一凹槽的槽壁之间的间距小于所述第一尺寸。所述第一尺寸为使所述封装层不嵌入所述器件区内的最大尺寸。
在一些示例中,所述在所述第一凹槽内设置支撑柱包括:所述支撑柱的材料与所述支撑层的材料相同。在所述结构叠层上形成第一初始材料膜层;去除所述第一初始材料膜层的部分,形成所述支撑层和所述支撑柱。
在一些示例中,所述在所述第一凹槽内设置支撑柱包括:所述支撑柱的材料与所述支撑层的材料不相同。在所述结构叠层位于所述器件区的部分远离所述衬底一侧形成第二初始材料层;去除所述第二初始材料层的部分,形成所述支撑柱。
在一些示例中,沿远离所述衬底的方向,所述支撑柱远离所述衬底一侧的端面,超出所述功能器件的顶面的距离大于或等于1微米;且所述支撑柱远离所述衬底一侧的端面,与所述支撑层远离所述衬底一侧表面之间的间距小于所述封装层沿衬底厚度方向的最大允许形变量。
在一些示例中,所述封装方法还包括:在所述结构叠层与所述支撑层接触的表面形成多个第二凹槽。所述第二凹槽沿平行于所述衬底所在平面方向的最小尺寸,大于或等于第二尺寸。所述第二尺寸为嵌入所述支撑层材料的凹槽的最小尺寸。所述第二尺寸小于所述第一尺寸。
和/或,相邻两个所述第二凹槽之间的间距大于或等于所述第二尺寸。
在一些示例中,所述第二凹槽的个数范围为其中,L11为所述第二凹槽沿第一方向的尺寸,L12为所述第二凹槽沿第二方向的尺寸,L2为所述结构叠层与所述支撑层的接触面沿所述第一方向的尺寸,L3为所述结构叠层与所述支撑层的接触面沿所述第二方向的尺寸。所述第一方向与所述第二方向交叉且平行于所述衬底所在平面。
在一些示例中,所述封装方法还包括:所述第二凹槽在所述支撑层远离所述衬底一侧表面表征为第三凹槽;在所述第三凹槽内设置粘合剂。
在一些示例中,所述在所述衬底上形成结构叠层包括:在所述衬底上形成依次层叠的第一电极层、压电层、第二电极层和调频层;所述结构叠层中与所述支撑层接触的一层为部分所述压电层和/或部分所述调频层。在所述部分压电层和/或所述部分调频层上形成所述第二凹槽。
在一些示例中,采用旋涂工艺形成所述支撑层。采用压模工艺形成所述封装层。
上述封装方法中,首先根据器件区的外轮廓尺寸判断是否需要在第一凹槽内设置支撑柱。由于第一凹槽的尺寸过大会导致封装层塌陷到器件区内,并于器件区内的功能器件接触,影响功能器件的功能。并且,封装层塌陷表示封装层与支撑层接触的区域会产生拉扯,即封装层与支撑层接触的区域的粘附性降低,降低封装结构的封装性能。其中,第一凹槽的尺寸与器件区的外轮廓尺寸有关,即基于器件区内功能器件的数量和设置位置的外轮廓尺寸,设计第一凹槽的尺寸和形状。
这样,若不需要设置支撑柱,表示第一凹槽的尺寸对封装结构的封装性能的影响可忽略不计。若需要设置支撑柱,则通过设置支撑柱能使封装层不塌陷至器件区内,不仅能避免封装层与功能器件接触,保证功能器件良好的性能;而且,能通过降低封装层塌陷程度或保证封装层无塌陷的手段,提高封装层与支撑层接触区域的粘附性,进而提高封装效果。
第二方面,本申请实施例提供了一种封装结构。所述封装结构包括衬底、结构叠层、支撑层、封装层和支撑柱。结构叠层设置于所述衬底上,包括多个间隔设置的器件区和围绕所述器件区的外围区;所述器件区内设有功能器件。其中,所述器件区沿平行于所述衬底所在平面的最大尺寸大于第一尺寸;所述第一尺寸为使所述封装层不嵌入所述器件区内的最大尺寸。支撑层设置于所述外围区上;所述支撑层围绕所述器件区形成第一凹槽。封装层设置于所述支撑层远离所述结构叠层的一侧,覆盖多个所述器件区并延伸至所述支撑层远离所述衬底一侧表面。支撑柱设置于所述第一凹槽且与所述功能器件之间具有间隔,所述支撑柱与所述第一凹槽的槽壁之间的间距小于所述第一尺寸,使所述封装层所在平面与所述衬底大致齐平。
在一些示例中,所述功能器件的数量为多个,且多个所述功能器件间隔设置。一个所述第一凹槽内设置一个所述支撑柱,所述支撑柱设置于相邻且间距最远的两个所述功能器件之间。
在一些示例中,沿远离所述衬底的方向,所述支撑柱远离所述衬底一侧的端面,超出所述功能器件的顶面的距离大于或等于1微米。
在一些示例中,所述支撑柱沿平行于所述衬底所在平面方向的尺寸大于或等于5微米。
在一些示例中,所述第一尺寸的取值范围为400微米~500微米。
在一些示例中,位于所述外围区的部分所述结构叠层的远离所述衬底一侧的表面设有多个第二凹槽。所述多个第二凹槽中,相邻两个所述第二凹槽之间的间距大于或等于第二尺寸。所述第二尺寸为嵌入所述支撑层材料的凹槽的最小尺寸。所述第二尺寸小于所述第一尺寸。
和/或,所述第二凹槽沿平行于所述衬底所在平面方向的最小尺寸,大于或等于所述第二尺寸;且所述第二凹槽沿平行于所述衬底所在平面方向的最大尺寸小于所述第一尺寸。
在一些示例中,所述第二凹槽在所述支撑层远离所述衬底一侧表面表征为第三凹槽。所述第三凹槽沿平行于所述衬底所在平面的最大尺寸小于所述第一尺寸。所述第三凹槽内设置有粘胶。
在一些示例中,所述第二凹槽和/或所述第一凹槽的形状包括三角形、矩形、五边形和圆。所述器件区的外轮廓边界在所述衬底上的正投影,内切或外切于所述第一凹槽的内边缘在所述衬底上的正投影。
在一些示例中,所述封装层沿衬底厚度方向的尺寸的取值范围为5微米~50微米。
所述封装结构达到的技术效果与上述任一示例提供的封装方法的效果相同,在此不再赘述。
附图说明
图1为本申请实施提供的封装结构的一种结构示意图;
图2为本申请实施提供的一种封装结构的俯视示意图;
图3为本申请实施提供的封装结构的另一种结构示意图;
图4为本申请实施提供的封装结构的器件区和第一凹槽的结构示意图;
图5为本申请实施提供的封装结构的又一种结构示意图一;
图6为图5所示封装结构的功能器件和支撑柱的俯视示意图;
图7为本申请实施提供的封装结构的又一种结构示意图二;
图8~图11为图7所示封装结构的第二凹槽的结构示意图;
图12为本申请实施提供的封装结构的又一种结构示意图三;
图13为本申请实施提供的封装方法的一种流程示意图;
图14为本申请实施提供的封装方法的另一种流程示意图。
具体实施方式
下面将参照附图更详细地描述本发明提供的示例性实施方式。虽然附图中显示了本发明的示例性实施方式,然而应当理解,可以以各种形式实现本发明,而不应被这里阐述的具体实施方式所限制。相反,提供这些实施方式是为了能够更透彻地理解本发明,并且能够将本发明提供的范围完整的传达给本领域的技术人员。
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述;即,这里不描述实际实施例的全部特征,不详细描述公知的功能和结构。
在附图中,为了清楚,层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
可以理解的是,本公开的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读,以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义,而且还包括在某物“上”且其间有居间特征或层的含义。
在本公开实施例中,术语“第一”、“第二”、“第三”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。
为了彻底理解本发明,将在下列的描述中提出详细的结构,以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
需要说明的是,本申请提供的实施例所记载的技术方案之间,在不冲突的情况下,可以任意组合。
目前,半导体器件采用WLP工艺封装的过程中,需要将整面晶圆进行封装后,再进行其他工艺操作。因此,为了保证后续工艺的良好实施,半导体器件的封装效果尤为重要。
若是封装的膜层之间黏附性不佳或封装的结构不稳定,半导体器件的膜层再后续工艺过程中就会出现脱落或坍塌的情况,导致半导体器件的封装结构对半导体器件的保护作用失效。
为了解决上述问题,本申请实施例提供一种封装方法及封装结构,能够提高封装结构对半导体器件的封装效果。
一方面,如图1~图12所示,本申请提供一种封装结构100。如图1所示,封装结构100包括衬底110、结构叠层120、支撑层130、封装层140和支撑柱150。
衬底110的组成材料包括单质半导体材料(例如硅、锗)、Ⅲ-Ⅴ族化合物半导体材料、Ⅱ-Ⅵ族化合物半导体材料、有机半导体材料或者本领域已知的其它半导体材料。衬底110用于为后续的膜层提供支撑作用。
结构叠层120设置于衬底110上。结构叠层120包括多个间隔设置的器件区S1和围绕器件区S1的外围区S2。器件区S1内设有功能器件10。示例的,功能器件10包括谐振器、传感器和放大器等电子元器件,实现各种功能。如图2所示,多个器件区S1的形状和大小可以相同,也可以不同,可根据设置电子元器件的结构和应用场景调整。外围区S2用于形成多条信号线以及电容器,以将位于不同器件区S1内的功能器件10电连接,实现稳定的信号传输。
以及,如图3所示,以器件区S1包括一颗谐振器剖面图为例,结构叠层120包括堆叠的多个功能层。例如多个功能层包括依次层叠在衬底110上的第一电极层11、压电层12、第二电极层13和调频层14。其中,第一电极层11位于器件区S1的部分、压电层12、第二电极层位于器件区S1的部分和调频层14形成功能器件10。本申请提供的示例对结构叠层120内部的多个层叠的膜层不做具体限定。在后续示例中,对结构叠层120与支撑层130接触的膜层的结构作示例性说明。
示例的,调频层14采用的材料包括氮化铝(AlN)、掺钪氮化铝(AlScN)和钼(Mo)中的一种或多种。例如,调频层14采用的材料包括AlN。
可以理解的是,上述“层”的概念包括采用同一材料形成的一层结构,该层结构可以图案化后得到的可以实现不同功能的多种图案。例如,第二电极层13位于器件区S1的部分形成功能器件10,第二电极层13位于外围区S2的部分形成信号线。
上述器件区S1沿平行于衬底110所在平面的最大尺寸M1大于第一尺寸。第一尺寸为使封装层140不嵌入器件区S1内的最大尺寸。
此处,“封装层140不嵌入器件区S1内的最大尺寸”是指基于封装层140塌陷到器件区S1内,发生封装层140与功能器件10接触的临界情况下的器件区S1的尺寸。这样,器件区S1沿平行于衬底110所在平面的最大尺寸大于第一尺寸,是指封装层140发生塌陷(封装层140与功能器件10接触和不与功能器件10接触两种)的情况。以及,由于第一尺寸为本申请技术问题(基于器件区S1的尺寸是否需要设置支撑柱150)产生的背景中的参考值,因此,在附图中均未示出。
可以理解的是,由于实际工艺中采用的封装层140的材料和厚度可根据需求设置,因此,不同结构的封装层140发生塌陷情况下的器件区S1的尺寸也不同。本申请对封装层140发生塌陷情况下的器件区S1的尺寸不做具体限定。
如图3所示,支撑层130设置于外围区S2上。支撑层130围绕器件区S1形成第一凹槽131。示例的,支撑层130采用光刻工艺制作并形成第一凹槽131。支撑层140的材料包括可固化光阻、聚酰亚胺和环氧树脂中的一种或多种。
第一凹槽131的形状与器件区S1的形状有关。器件区S1的形状与器件区S1内设置的功能器件10的数量,以及至少一个功能器件10的形状和设置位置有关。示例的,如图4中的(a)~图4中的(n)所示,第一凹槽131的形状包括三角形、矩形、五边形和圆。可以理解的是,第一凹槽131的形状也可以是其他规则或不规则的图形,本申请对此不做具体限制,可根据实际的功能器件10的数量和设置位置调整。
示例的,器件区S1的外轮廓边界在衬底110上的正投影,内切或外切于第一凹槽131的内边缘在衬底110上的正投影。
这样,第一凹槽131的尺寸为设置所有功能器件10的最小的尺寸;同时,能够基于器件区S1的外轮廓边界制作形状较为规则的第一凹槽131,便于测量第一凹槽131的尺寸将支撑柱150设置在第一凹槽131内合适的位置,通过较小数量的支撑柱150使得封装层140达到更好的封装效果。
示例的,如图4中的(a)~图4中的(m)所示,第一凹槽131的形状为圆形。器件区S1的外轮廓边界在衬底110上的正投影,内切于第一凹槽131的内边缘在衬底110上的正投影。这样,设置形状较为规则的第一凹槽131有利于后续判断是否设置支撑柱150的数据测量,进而实现更好的封装结构100的封装性能。
又示例的,如图4中的(n)所示,第一凹槽131的形状为圆形。器件区S1的外轮廓边界在衬底110上的正投影,外切于第一凹槽131的内边缘在衬底110上的正投影。此处,考虑器件区S1内有部分不规则的角度可以忽略不计,能够通过不增加第一凹槽131的尺寸,降低第一凹槽131尺寸对封装层140塌陷程度的影响。进而,基于此设置的第一凹槽131若仍存在需要设置支撑柱150的情况,也能减少支撑柱150的数量,有利于简化工艺。
请继续参阅图3,封装层140设置于支撑层130远离结构叠层120的一侧,覆盖多个器件区S1并延伸至支撑层130远离衬底110一侧表面。封装层140用于将支撑层130和部分结构叠层120封装在衬底110上,降低外界水氧侵蚀功能器件10。例如,封装层140的材料包括干膜和/或聚酰亚胺。
可以理解的是,如图1所示,目前的半导体器件中,封装的膜层之间黏附性不佳或封装的结构不稳定,是指结构叠层120与支撑层130之间,和/或支撑层130和封装层140之间的粘附性不佳,以及封装结构100由于各膜层之间黏附性较弱导致结构不稳定,进而在后续工艺中出现膜层脱落或坍塌的情况。示例的,由于支撑层130的第一凹槽131的尺寸较大,封装层140的部分会塌陷至第一凹槽131内,这样,在封装层140发生塌陷的部分材料的拉扯下,封装层140与支撑层130接触的部分与支撑层130产生间隙,降低封装层140与支撑层130之间黏附性。
在一些示例中,如图5所示,封装层140沿衬底110厚度方向的尺寸H1的取值范围为5微米~50微米。示例的,封装层140沿衬底110厚度方向的尺寸H1为5微米、10微米、15微米、30微米和50微米。例如,封装层140沿衬底110厚度方向的尺寸H1为5微米。
基于此,器件区S1沿平行于衬底110所在平面的最大尺寸M1大于第一尺寸(即封装层140不嵌入器件区S1内的最大尺寸,且图中未示出)情况下,第一尺寸的取值范围为400微米~500微米。示例的,第一尺寸为400微米、450微米和500微米。例如,第一尺寸为400微米。
在一些示例中,如图5所示,支撑柱150设置于第一凹槽131内且与功能器件10之间具有间隔,支撑柱150与第一凹槽131的槽壁之间的间距M2小于第一尺寸,即设置支撑柱150后的第一凹槽131沿平行于衬底110所在平面方向的尺寸小于第一尺寸,使封装层140所在平面与衬底110大致齐平。
综上,参考图1和图5所示,通过在第一凹槽131内设置支撑柱150,支撑柱150将封装层140容易发生塌陷的部分顶起,降低封装层140与支撑层130接触部分的拉扯,提高封装层140与支撑层130接触部分的黏附性,提高封装结构100的封装效果。
上述支撑柱150沿平行于衬底110所在平面方向的尺寸大于或等于5微米。示例的,支撑柱150沿平行于衬底110所在平面方向的尺寸为5微米、7微米、10微米和15微米。例如,支撑柱150沿平行于衬底110所在平面方向的尺寸为5微米。
需要说明的是,沿平行于衬底110所在平面方向的尺寸包括多个方向,例如,如图6所示,第一方向X和与第一方向X具有夹角的第二方向Y。上述支撑柱150沿平行于衬底110所在平面的第一方向X的尺寸为5微米,且沿平行于衬底110所在平面的第二方向Y的尺寸为5微米。
以及,在封装结构100的整个晶圆未进行切割时,支撑层130围绕器件区S1设置,也就是说,为保证相邻器件区S1在切割后保留的支撑层130结构的稳定(例如支撑层130沿平行于衬底110所在平面方向的尺寸大于5微米),切割操作前的相邻器件区S1之间的支撑层130的尺寸需要大于10微米。例如,设置支撑层130沿平行于衬底110所在平面方向的尺寸大于15微米。
在一些示例中,请继续参阅图5,沿远离衬底110的方向,支撑柱150远离衬底110一侧的端面,超出功能器件10的顶面的距离H2大于或等于1微米。这样,封装层140与支撑柱150接触的情况下,封装层140不会与功能器件10接触,保证功能器件10的正常运行。
在一些示例中,如图5和图6所示,功能器件10的数量为多个,且多个功能器件10间隔设置。一个第一凹槽131内设置一个支撑柱150,支撑柱150设置于相邻且间距最远的两个功能器件10之间。
示例的,如图6所示,功能器件10的数量包括4个,相邻两个功能器件之10间的间距可以相同也可以不同,可根据不同功能器件10的形状和尺寸进行位置排布。基于4个功能器件10所在器件区S1的形状和沿平行于衬底110所在平面方向(第一方向X和第二方向Y)的尺寸,在间距最远(例如间距为M3)的两个功能器件10之间设置支撑柱150,能够采用数量更少的支撑柱150的同时起到更好的支撑效果,使封装层140所在平面与衬底110大致齐平。
此外,请继续参阅图6,一个器件区S1内也可以设置两个支撑柱150。或者,可以根据功能器件10的设置位置,调节所设置支撑柱150的位置,例如,支撑柱150不设置在相邻两个功能器件10之间,而设置在第一凹槽131内留白面积(除设置功能器件10以外的区域)较大的位置。具体可根据实际情况设置。
在一些示例中,如图7所示,位于外围区S2的部分结构叠层120的远离衬底110一侧的表面设有多个第二凹槽121。
示例性地,如图8~图11所示,第二凹槽121的形状包括三角形、矩形、五边形、六边形和圆。此处,第二凹槽121的形状也可以是其他规则或不规则的多边形,本申请对第二凹槽121的形状仅作部分示例,并不限制第二凹槽121的具体形状。
在一些示例中,如图8~图11所示,多个第二凹槽121中,相邻两个第二凹槽121之间的间距M4大于或等于第二尺寸。第二尺寸为嵌入支撑层130材料的凹槽的最小尺寸。第二尺寸小于第一尺寸。
和/或,如图8~图11所示,第二凹槽121沿平行于衬底110所在平面方向的最小尺寸M5,大于或等于第二尺寸;且第二凹槽121沿平行于衬底110所在平面方向的最大尺寸M6小于第一尺寸。
可以理解的是,“第二尺寸为嵌入支撑层130材料的凹槽的最小尺寸”中,考虑旋涂支撑层130的材料在结构叠成120的表面的工艺,为提高支撑层130和结构叠层120之间的黏附性,需结合支撑层130的材料和工艺条件,保证支撑层130的材料能够填充在第二凹槽121内。以及,由于第二尺寸为本申请基于支撑层130的材料和工艺条件设置的参考值,因此,在附图中均未示出。
并且,在封装结构100中,任一个第二凹槽121与结构叠层120的周边的边缘之间的间距大于或等于第二尺寸,保证结构叠层的结构稳定以及填充在第二凹槽121内的支撑层130的材料不会泄露。
基于上述示例对支撑层130的材料的说明,示例的,第二尺寸为沿平行于衬底110所在平面的第一方向X和第二方向Y的尺寸为1微米。
请继续参阅8~图11,示例性地,多个第二凹槽121中,相邻两个第二凹槽121之间的间距M4大于或等于第二尺寸。示例的,多个第二凹槽121中,相邻两个第二凹槽121之间的间距M4等于第二尺寸,第二尺寸为1微米,相邻两个第二凹槽121之间的间距M4为1微米。
示例性地,第二凹槽121沿平行于衬底110所在平面方向的最小尺寸M5,大于或等于第二尺寸;且第二凹槽121沿平行于衬底110所在平面方向的最大尺寸M6小于第一尺寸。其中,若第二凹槽121的形状为圆形或正方形,如图9和图11所示,第二凹槽121沿平行于衬底110所在平面方向的最小尺寸M5和最大尺寸M6相同。
示例的,如图9所示,第一尺寸为400微米。第二凹槽121沿平行于衬底110所在平面方向的最小尺寸M5大于第二尺寸,第二凹槽121沿平行于衬底110所在平面方向的最小尺寸M5为2微米,第二尺寸为1微米。
又示例性地,多个第二凹槽121中,相邻两个第二凹槽121之间的间距M4大于或等于第二尺寸。以及,第二凹槽121沿平行于衬底110所在平面方向的最小尺寸M5大于或等于第二尺寸;且第二凹槽121沿平行于衬底110所在平面方向的最大尺寸M6小于第一尺寸。
示例的,如图10所示,第一尺寸为400微米。多个第二凹槽121中,相邻两个第二凹槽121之间的间距M4等于第二尺寸,例如,第二尺寸为1微米。相邻两个第二凹槽121之间的间距M4为1微米。
以及,第二凹槽121沿平行于衬底110所在平面方向的最小尺寸M5大于第二尺寸,且其最大尺寸M6小于第一尺寸(例如400微米)。例如,第二凹槽121沿平行于衬底110所在平面方向的最小尺寸M5为2微米。第二凹槽121沿平行于衬底110所在平面方向的最大尺寸M6为2.5微米,第二尺寸为1微米。
在一些示例中,如图12所示,第二凹槽121在支撑层130远离衬底110一侧表面表征为第三凹槽132。第三凹槽132沿平行于衬底110所在平面的最大尺寸小于第一尺寸。第三凹槽132内设置有粘胶。
示例的,封装层140采用压膜工艺制作在支撑层130上。可以理解的是,为了提高封装层140与支撑层130之间的黏附性,通常不会在支撑层130与封装层140接触的表面单独制作凹槽结构。若是支撑层130与封装层140接触的表面存在第三凹槽132,可以在第三凹槽132内设置有粘胶以提高封装层140与支撑层130之间的黏附性。
另一方面,为了设计上述任一示例提供的封装结构100,本申请还提供一种封装方法,能够根据当前封装结构100的膜层的情况,例如支撑层130上第一凹槽131的尺寸,确定是否设置支撑柱150以及设计支撑柱150的数量和设置位置,以达到封装层140的良好密封作用的目的。
如图13所示,在一些实施例中,封装方法包括S100~S500。
S100:提供一衬底110。
S200:在衬底110上形成结构叠层120、支撑层130和封装层140。S200包括S210、S220和S230。
S210:在衬底110上形成结构叠层120包括:采用镀膜工艺在衬底110上形成依次层叠的第一电极层11、压电层12、第二电极层13和调频层14(参见图3)。结构叠层120中与支撑层130接触的一层为部分压电层14和/或部分调频层14。在部分压电层12和/或部分调频层14上形成第二凹槽121。例如,如图12所示,结构叠层120中与支撑层130接触的一层为调频层14。在这部分调频层14上形成第二凹槽121。
结构叠层120包括多个间隔的器件区S1和围绕器件区S1的外围区S2。器件区S1内间隔设置有多个功能器件10。
S220:支撑层130形成在外围区S2上且围绕器件区S1形成第一凹槽131。在一些示例中,采用旋涂工艺形成支撑层130。采用光刻工艺处理支撑层130材料形成第一凹槽131。
示例的,如图4中的(a)~图4中的(n)所示,第一凹槽131的形状为圆形。
S230:封装层140覆盖支撑层130和第一凹槽131,对器件区S1进行密封。在一些示例中,采用压模工艺形成封装层140。
S300:根据器件区S1的外轮廓尺寸确定是否在第一凹槽131内设置支撑柱150,以避免封装层140接触功能器件10的上表面。
在一些示例中,器件区S1的外轮廓沿平行于衬底110所在平面方向的最大尺寸M1小于第一尺寸,无需在第一凹槽131内设置支撑柱150。第一尺寸为使封装层140不嵌入器件区S1内的最大尺寸。
在另一些示例中,如图1所示,器件区S1的外轮廓沿平行于衬底110所在平面方向的最大尺寸M1大于或等于第一尺寸,在第一凹槽131内设置支撑柱150。且支撑柱150与第一凹槽131的槽壁之间的间距小于第一尺寸。第一尺寸为使封装层140不嵌入器件区S1内的最大尺寸。
示例的,如图4中的(a)~图4中的(n)所示,器件区S1的外轮廓的形状为圆形、半圆形、扇形、三角形、多边形等规则形状,以及,由线段和弧线围城的不规则形状。
在第一凹槽131的形状为圆形的情况下,器件区S1的外轮廓边界在衬底110上的正投影,内切或外切于第一凹槽131的内边缘在衬底110上的正投影。
例如,圆形的第一凹槽131的直径为2R。器件区S1的外轮廓边界在衬底110上的正投影,内切于第一凹槽131的内边缘在衬底110上的正投影。这样,器件区S1沿平行于衬底110的方向(第一方向X和第二方向Y)的最大尺寸M1小于或等于2R。此时,器件区S1的面积S的取值范围为0≤S≤π*R2/4。
在一些示例中,S300包括S310:在第一凹槽S1内设置支撑柱150。支撑柱150的材料与支撑层130的材料相同。S310包括S311和S312。
S311:在结构叠层120上形成第一初始材料膜层。示例的,采用旋涂工艺涂覆第一初始材料膜层。
S312:去除第一初始材料膜层的部分,形成支撑层130和支撑柱150。示例的,采用同一次工艺形成支撑层130和支撑柱150,支撑层130远离衬底110一侧表面,与支撑柱150远离衬底110的一端面齐平。
可以理解的是,“同一次工艺”是指对一个膜层进行同一流程的步骤,例如包括曝光、显影和刻蚀的步骤。
在另一些示例中,S300包括S320:在第一凹槽内设置支撑柱150。支撑柱150的材料与支撑层130的材料不相同。S320包括S321和S322。
S321:在结构叠层120位于器件区S1的部分远离衬底110一侧形成第二初始材料层。示例的,采用旋涂工艺涂覆第二初始材料膜层。
S322:去除第二初始材料层的部分,形成支撑柱150。示例的,采用光刻工艺处理第二初始材料膜层,形成位于器件区S1内的支撑柱150。此处,支撑柱150沿衬底110的厚度方向的尺寸与光刻条件有关。
在一些示例中,沿远离衬底110的方向,支撑柱150远离衬底110一侧的端面,超出功能器件10的顶面的距离大于或等于1微米;且支撑柱150远离衬底110一侧的端面,与支撑层130远离衬底110一侧表面之间的间距小于封装层140沿衬底110厚度方向的最大允许形变量。
这样,在封装层140与支撑柱150接触后,封装层140与功能器件10的顶面的距离大于或等于1微米,不会影响功能器件10的性能。而且,通过设置支撑柱150远离衬底110一侧的端面,与支撑层130远离衬底110一侧表面之间的间距小于封装层140沿衬底110厚度方向的最大允许形变量,例如,支撑柱150远离衬底110一侧的端面超出支撑层130远离衬底110一侧表面的距离,小于封装层140沿衬底110厚度方向的最大允许形变量,表征在封装层140远离衬底110一侧的表面为平滑表面,不会影响封装层140表面平整度以及后续封装结构100的组合工序的性能。
上述封装方法中,首先根据器件区S1的外轮廓尺寸判断是否需要在第一凹槽131内设置支撑柱150。如图1所示,由于第一凹槽131的尺寸过大会导致封装层140塌陷到器件区S1内,并于器件区S1内的功能器件10接触,影响功能器件10的功能。并且,封装层140塌陷表示封装层140与支撑层130接触的区域会产生拉扯作用,即封装层140与支撑层130接触的区域的粘附性降低,降低封装结构100的封装性能。其中,第一凹槽131的尺寸与器件区S1的外轮廓尺寸有关,即基于功能器件10的数量和设置位置构成的器件区S1的外轮廓尺寸,设计第一凹槽131的尺寸和形状。
这样,若不需要设置支撑柱150,表示第一凹槽131的尺寸对封装结构100的封装性能的影响可忽略不计。若需要设置支撑柱150,则通过设置支撑柱150能使封装层140不塌陷至器件区S1内,不仅能避免封装层140与功能器件10接触,保证功能器件10良好的性能;而且,能通过降低封装层140的塌陷程度或保证封装层140无塌陷的手段,提高封装层140与支撑层130接触区域的粘附性,进而提高封装效果。
在一些实施例中,如图14所示,封装方法还包括S400:在结构叠层120与支撑层130接触的表面形成多个第二凹槽121。第二凹槽121沿平行于衬底110所在平面方向的最小尺寸,大于或等于第二尺寸。第二尺寸为嵌入支撑层130材料的凹槽的最小尺寸。第二尺寸小于第一尺寸。
和/或,相邻两个第二凹槽121之间的间距大于或等于第二尺寸。
在一些示例中,第二凹槽121的个数范围为其中,L11为第二凹槽121沿第一方向X的尺寸,L12为第二凹槽121沿第二方向Y的尺寸,L2为结构叠层120与支撑层130的接触面沿第一方向X的尺寸,L3为结构叠层120与支撑层130的接触面沿第二方向Y的尺寸。第一方向X与第二方向Y交叉且平行于衬底110所在平面。
基于此,在满足第二凹槽121的尺寸和相邻两个第二凹槽121之间的间距的条件下,可设置第二凹槽121的区域面积为L11*L12~(L2-2*L11)*(L3-2*L12)。
在一些实施例中,如图14所示,封装方法还包括S500:第二凹槽121在支撑层130远离衬底110一侧表面表征为第三凹槽132;在第三凹槽132内设置粘合剂。
考虑到封装层140采用压膜工艺制作在支撑层130上的工艺情况,通过粘合剂能进一步增强支撑层130与封装层140之间的粘附力,提高封装结构100的封装性能。
在本申请所提供的几个实施例中,应该理解到,所揭露的封装结构也可以通过其它的方式实现。以上所描述的封装结构和封装方法的实施例仅仅是示意性的。以上所述,仅为本申请的实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。
Claims (20)
1.一种封装方法,其特征在于,包括:
提供一衬底;
在所述衬底上形成结构叠层、支撑层和封装层;所述结构叠层包括多个间隔的器件区和围绕所述器件区的外围区;所述器件区内间隔设置有多个功能器件;所述支撑层形成在所述外围区上且围绕所述器件区形成第一凹槽;所述封装层覆盖所述支撑层和所述第一凹槽,对所述器件区进行密封;
其中,根据所述器件区的外轮廓尺寸确定是否在所述第一凹槽内设置支撑柱,以避免所述封装层接触所述功能器件的上表面。
2.根据权利要求1所述的封装方法,其特征在于,所述器件区的外轮廓沿平行于所述衬底所在平面方向的最大尺寸小于第一尺寸,无需在所述第一凹槽内设置所述支撑柱;
所述第一尺寸为使所述封装层不嵌入所述器件区内的最大尺寸。
3.根据权利要求1所述的封装方法,其特征在于,所述器件区的外轮廓沿平行于所述衬底所在平面方向的最大尺寸大于或等于第一尺寸,在所述第一凹槽内设置所述支撑柱;且所述支撑柱与所述第一凹槽的槽壁之间的间距小于所述第一尺寸;
所述第一尺寸为使所述封装层不嵌入所述器件区内的最大尺寸。
4.根据权利要求3所述的封装方法,其特征在于,所述在所述第一凹槽内设置支撑柱,包括:
所述支撑柱的材料与所述支撑层的材料相同;
在所述结构叠层上形成第一初始材料膜层;
去除所述第一初始材料膜层的部分,形成所述支撑层和所述支撑柱。
5.根据权利要求3所述的封装方法,其特征在于,所述在所述第一凹槽内设置支撑柱,包括:
所述支撑柱的材料与所述支撑层的材料不相同;
在所述结构叠层位于所述器件区的部分远离所述衬底一侧形成第二初始材料层;
去除所述第二初始材料层的部分,形成所述支撑柱。
6.根据权利要求5所述的封装方法,其特征在于,沿远离所述衬底的方向,所述支撑柱远离所述衬底一侧的端面,超出所述功能器件的顶面的距离大于或等于1微米;且所述支撑柱远离所述衬底一侧的端面,与所述支撑层远离所述衬底一侧表面之间的间距小于所述封装层沿衬底厚度方向的最大允许形变量。
7.根据权利要求1所述的封装方法,其特征在于,还包括:
在所述结构叠层与所述支撑层接触的表面形成多个第二凹槽;
所述第二凹槽沿平行于所述衬底所在平面方向的最小尺寸,大于或等于第二尺寸;所述第二尺寸为嵌入所述支撑层材料的凹槽的最小尺寸;所述第二尺寸小于所述第一尺寸;
和/或,
相邻两个所述第二凹槽之间的间距大于或等于所述第二尺寸。
8.根据权利要求7所述的封装方法,其特征在于,所述第二凹槽的个数范围为其中,L11为所述第二凹槽沿第一方向的尺寸,L12为所述第二凹槽沿第二方向的尺寸,L2为所述结构叠层与所述支撑层的接触面沿所述第一方向的尺寸,L3为所述结构叠层与所述支撑层的接触面沿所述第二方向的尺寸;所述第一方向与所述第二方向交叉且平行于所述衬底所在平面。
9.根据权利要求7所述的封装方法,其特征在于,所述封装方法还包括:
所述第二凹槽在所述支撑层远离所述衬底一侧表面表征为第三凹槽;在所述第三凹槽内设置粘合剂。
10.根据权利要求7所述的封装方法,其特征在于,所述在所述衬底上形成结构叠层,包括:
在所述衬底上形成依次层叠的第一电极层、压电层、第二电极层和调频层;所述结构叠层中与所述支撑层接触的一层为部分所述压电层和/或部分所述调频层;
在所述部分压电层和/或所述部分调频层上形成所述第二凹槽。
11.根据权利要求1所述的封装方法,其特征在于,采用旋涂工艺形成所述支撑层;
采用压模工艺形成所述封装层。
12.一种封装结构,其特征在于,包括:
衬底;
结构叠层,设置于所述衬底上,包括多个间隔设置的器件区和围绕所述器件区的外围区;所述器件区内设有功能器件;其中,所述器件区沿平行于所述衬底所在平面的最大尺寸大于第一尺寸;所述第一尺寸为使所述封装层不嵌入所述器件区内的最大尺寸;
支撑层,设置于所述外围区上;所述支撑层围绕所述器件区形成第一凹槽;
封装层,设置于所述支撑层远离所述结构叠层的一侧,覆盖多个所述器件区并延伸至所述支撑层远离所述衬底一侧表面;
支撑柱,设置于所述第一凹槽且与所述功能器件之间具有间隔,所述支撑柱与所述第一凹槽的槽壁之间的间距小于所述第一尺寸,使所述封装层所在平面与所述衬底大致齐平。
13.根据权利要求12所述的封装结构,其特征在于,所述功能器件的数量为多个,且多个所述功能器件间隔设置;
一个所述第一凹槽内设置一个所述支撑柱,所述支撑柱设置于相邻且间距最远的两个所述功能器件之间。
14.根据权利要求12所述的封装结构,其特征在于,沿远离所述衬底的方向,所述支撑柱远离所述衬底一侧的端面,超出所述功能器件的顶面的距离大于或等于1微米。
15.根据权利要求12所述的封装结构,其特征在于,所述支撑柱沿平行于所述衬底所在平面方向的尺寸大于或等于5微米。
16.根据权利要求12所述的封装结构,其特征在于,所述第一尺寸的取值范围为400微米~500微米。
17.根据权利要求12~16任一项所述的封装结构,其特征在于,位于所述外围区的部分所述结构叠层的远离所述衬底一侧的表面设有多个第二凹槽;
所述多个第二凹槽中,相邻两个所述第二凹槽之间的间距大于或等于第二尺寸;所述第二尺寸为嵌入所述支撑层材料的凹槽的最小尺寸;所述第二尺寸小于所述第一尺寸;
和/或,
所述第二凹槽沿平行于所述衬底所在平面方向的最小尺寸,大于或等于所述第二尺寸;且所述第二凹槽沿平行于所述衬底所在平面方向的最大尺寸小于所述第一尺寸。
18.根据权利要求17所述的封装结构,其特征在于,所述第二凹槽在所述支撑层远离所述衬底一侧表面表征为第三凹槽;
所述第三凹槽沿平行于所述衬底所在平面的最大尺寸小于所述第一尺寸;
所述第三凹槽内设置有粘胶。
19.根据权利要求17所述的封装结构,其特征在于,所述第二凹槽和/或所述第一凹槽的形状包括三角形、矩形、五边形和圆;
所述器件区的外轮廓边界在所述衬底上的正投影,内切或外切于所述第一凹槽的内边缘在所述衬底上的正投影。
20.根据权利要求12所述的封装结构,其特征在于,所述封装层沿衬底厚度方向的尺寸的取值范围为5微米~50微米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311595848.9A CN117639699A (zh) | 2023-11-24 | 2023-11-24 | 一种封装方法及封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311595848.9A CN117639699A (zh) | 2023-11-24 | 2023-11-24 | 一种封装方法及封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117639699A true CN117639699A (zh) | 2024-03-01 |
Family
ID=90033221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311595848.9A Pending CN117639699A (zh) | 2023-11-24 | 2023-11-24 | 一种封装方法及封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117639699A (zh) |
-
2023
- 2023-11-24 CN CN202311595848.9A patent/CN117639699A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI402941B (zh) | 半導體結構及其製造方法 | |
US9583373B2 (en) | Wafer carrier having cavity | |
US8319347B2 (en) | Electronic device package and fabrication method thereof | |
US7208335B2 (en) | Castellated chip-scale packages and methods for fabricating the same | |
TWI389223B (zh) | 半導體封裝件及其製造方法 | |
TWI546910B (zh) | 晶片封裝體及其製造方法 | |
US20090189256A1 (en) | Manufacturing process of semiconductor device and semiconductor device | |
US7944064B2 (en) | Semiconductor device having alignment post electrode and method of manufacturing the same | |
US9165890B2 (en) | Chip package comprising alignment mark and method for forming the same | |
TWI509753B (zh) | 晶片封裝體及其形成方法 | |
TWI600125B (zh) | 晶片封裝體及其製造方法 | |
JPH06252151A (ja) | 半導体チップバンプの製造方法 | |
TW202015195A (zh) | 影像感測器晶片級封裝 | |
US20190109092A1 (en) | Positioning structure having positioning unit | |
US7960805B2 (en) | MEMS structure with suspended microstructure that includes dielectric layer sandwiched by plural metal layers and the dielectric layer having an edge surrounded by peripheral metal wall | |
US10957638B2 (en) | Device with pillar-shaped components | |
CN117639699A (zh) | 一种封装方法及封装结构 | |
TWI431750B (zh) | 半導體裝置及其製造方法 | |
JP2003197850A (ja) | 半導体装置及びその製造方法 | |
CN116113314A (zh) | 一种集成电容器及其制备方法 | |
CN110161809B (zh) | 一种改进光刻胶粘结性的结构及其方法 | |
CN211320101U (zh) | 半导体结构 | |
JP2013012552A (ja) | 半導体装置、及び半導体装置の製造方法 | |
TW202143400A (zh) | 電子封裝件及其製法 | |
JP2007287901A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |