CN116113314A - 一种集成电容器及其制备方法 - Google Patents

Abstract

本发明提供一种集成电容器及其制备方法，该集成电容器包括衬底、介电层、下极板层、第一介质层、凹槽、第二介质层及上极板层，其中，介电层覆盖衬底上表面；下极板层位于介电层的上表面，下极板层沿X方向的长度小于介电层沿X方向的长度；第一介质层中设有凹槽，第一介质层覆盖凹槽两侧介电层的上表面及下极板层的显露表面，凹槽位于下极板层上方，凹槽底面显露出下极板层的上表面；第二介质层覆盖第一介质层上表面及凹槽的内壁和底面；上极板层位于第二介质层的上表面，且上极板层填充凹槽。本发明通过形成位于第一介质层中的凹槽之后，再依次形成第二介质层及填充凹槽的上极板层，避免了形成凹槽时损伤第二介质层，简化了器件结构。

Description

一种集成电容器及其制备方法

技术领域

本发明属于半导体集成电路制造领域，涉及一种集成电容器及其制备方法。

背景技术

随着集成电路制造技术的发展，集成电路的集成度越来越高，集成电路中电子元件的尺寸也越来越小，对集成电路中各电子器件的要求越来越高，集成电容器作为集成电路中常用的一种元器件，其尺寸对其击穿电压的影响明显。

用于集成电路的集成电容器通常是由下极板层、氮化硅(SiN_x)电容介质层及上极板层构成，如图1所示，为集成电容器的剖面结构示意图，包括衬底01、介电层02、下极板层03、第一介质层04、凹槽041、第二介质层05、第一上极板层06、第二上极板层07。为了增加电容器的击穿电压，一般通过增加集成电容器的中电容介质层的厚度，但是这种方法会导致器件的电容密度降低；通常通过更换质量更好的电容介质材料来提升器件的击穿电压，这里的质量更好是指电容介质层的缺陷和杂质更少，这就要要求形成电容介质层的不能被损伤，在形成凹槽的过程中极易造成对电容介质层的损伤，增加了制作的电容介质层的难度，制作成本相对较高。

因此，急需寻找一种降低制作高质量介质层的制作难度及节省制作成本的集成电容器的制备方法。

发明内容

鉴于以上所述现有技术的缺点，本发明技术方案的目的在于提供一种集成电容器及其制备方法，用于解决现有技术中集成电容器的高质量介质层制作困难及制作成本高的问题。

为实现上述目的及其他相关目的，本发明提供了一种集成电容器的制备方法，包括以下步骤：

提供一衬底，并形成覆盖所述衬底上表面的介电层；

于所述介电层的上表面形成下极板层，所述下极板层沿X方向的长度小于所述介电层沿X方向的长度；

形成预设厚度的第一介质层，所述第一介质层覆盖所述介电层的显露上表面和所述下极板层；

于所述第一介质层中形成凹槽，所述凹槽位于所述下极板层的上方，所述凹槽的底面显露出所述下极板层的上表面；

形成预设厚度且覆盖所述第一介质层上表面及所述凹槽的内壁和底面的第二介质层，于所述第二介质层的上表面形成预设厚度的上极板层，所述上极板层填充所述凹槽。

可选地，所述介电层的材质包括氧化硅、氮化硅。

可选地，所述第一介质层的材质包括聚酰亚胺、二氧化硅。

可选地，形成所述第一介质层的方法包括旋涂、化学气相沉积、物理气相沉积中的一种。

可选地，形成所述第二介质层的方法包括化学气相沉积、物理气相沉积、原子层沉积中的至少一种。

可选地，所述第二介质层的材质包括SiN_x、Al₂O₃、HfO₂、ZrO₂中的至少一种。

可选地，所述第一介质层的介电常数小于所述第二介质层的介电常数。

可选地，形成所述第二介质层之后，形成所述上极板层之前还包括形成电连接所述下极板层的焊垫的步骤。

可选地，所述上极板层与外电路电连接。

本发明还提供了一种集成电容器，包括：

衬底；

介电层，覆盖所述衬底的上表面；

下极板层，位于所述介电层的上表面，所述下极板层沿X方向的长度小于所述介电层沿X方向的长度；

第一介质层，所述第一介质层中设有凹槽，所述第一介质层覆盖所述凹槽两侧所述介电层的上表面及所述下极板层的上表面，所述凹槽位于所述下极板上方，所述凹槽底面显露出所述下极板层的上表面；

第二介质层，覆盖所述第一介质层的上表面及所述凹槽的内壁和底面；

上极板层，位于所述第二介质层的上表面，且所述上极板层填充所述凹槽。

如上所述，本发明技术方案的集成电容器及其制备方法通过调整制备所述集成电容器的工艺步骤，于形成所述下极板层之后形成覆盖所述介电层显露上表面及所述下极板层的第一介质层，再于所述下极板层上方的所述第一介质层中形成底面显露出所述下极板层上表面的所述凹槽，并形成覆盖所述第一介质层上表面及所述凹的内壁和底面的第二介质层，且所述第二介质层的介电常数高于所述第一介质层的介电常数，于所述下极板层上方的所述第二介质层的上表面形成所述上极板层，利用所述上极板层代替电容器的上极板及电连接上极板的焊垫，省去了形成电容器上极板的步骤，减少了光刻版的数量，节省了成本，简化了工艺步骤及器件的结构，同时避免了形成所述凹槽的过程中对高介电常数的所述第二介质层的损伤，提升了器件中所述第二介质层的质量，且制作方法简单。此外，所述第二介质层的上下表面分别与所述下极板层的上表面及所述上极板层的下表面接触，保证了器件的电容，所述上极板层覆盖所述凹槽外围的所述第二介质层的上表面，并所述上极板层的底部形成了填充凹槽的卡掣结构，使所述上极板层与所述下极板层在X方向上的投影的交叠面积更大，增大器件的电容值，同时卡掣结构可以防止所述上极板层脱落，保证了上极板层的可靠性，继而保证了器件的性能，具有高度产业利用价值。

附图说明

图1显示为集成电容器的剖面结构示意图。

图2显示为本发明实施例一的集成电容器的制备方法的工艺流程图。

图3显示为本发明实施例一的集成电容器的制备方法的形成介电层后的剖面结构示意图。

图4显示为本发明实施例一的集成电容器的制备方法的形成下极板层后的剖面结构示意图。

图5显示为本发明实施例一的集成电容器的制备方法的形成第一介质层后的剖面结构示意图。

图6显示为本发明实施例一的集成电容器的制备方法的形成凹槽后的剖面结构示意图。

图7显示为本发明实施例一的集成电容器的制备方法的形成第二介质层后的剖面结构示意图。

图8显示为本发明实施例一的集成电容器的制备方法的形成上极板层后的剖面结构示意图。

附图标号说明

01                  衬底

02                  介电层

03                  下极板层

04                  第一介质层

041                 凹槽

05                  第二介质层

06                  第一上极板层

07                  第二上极板层

1                   衬底

2                   介电层

3                   下极板层

4                   第一介质层

41                  凹槽

5                   第二介质层

6                   上极板层

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图2至图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

本实施例提供一种集成电容器的制备方法，如图2-8所示，为所述集成电容器的制备方法的工艺流程图，包括以下步骤：

S1：提供一衬底1，并形成覆盖所述衬底1上表面的介电层2；

S2：于所述介电层2的上表面形成下极板层3，所述下极板层3沿X方向的长度小于所述介电层2沿X方向的长度；

S3：形成预设厚度的第一介质层4，所述第一介质层4覆盖所述介电层2的显露上表面和所述下极板层3；

S4：于所述第一介质层4中形成凹槽41，所述凹槽41位于所述下极板层3的上方，所述凹槽41的底面显露出所述下极板层3的上表面；

S5：形成预设厚度且覆盖所述第一介质层4上表面及所述凹槽41的内壁和底面的第二介质层5，于所述第二介质层5的上表面形成预设厚度的上极板层6，所述上极板层6填充所述凹槽41。

请参阅图3，执行所述步骤S1：提供一衬底1，并形成覆盖所述衬底1上表面的介电层2。如图3所示，为形成所述介电层2后的剖面结构示意图，形成所述介电层2的方法包括化学气相沉积、物理气相沉积或者其他适合的方法。

具体的，所述衬底1用于为所述介电层2提供工艺平台，在保证器件性能的情况下，所述衬底1的厚度可以根据实际情况进行选择，这里不再限制。

具体的，在保证器件性能的情况下，所述介电层2的厚度可以根据实际情况进行选择，这里不再限制。

请参阅图4，执行所述步骤S2：于所述介电层2的上表面形成下极板层3，所述下极板层3沿X方向的长度小于所述介电层2沿X方向的长度；如图4所示，为形成所述下极板层3后的剖面结构示意图，形成所述下极板层3包括以下步骤：于所述介电层2的上表面形成一层预设厚度第一导电材料层(未图示)，并图案化所述第一导电材料层，以得到所述下极板层3。

具体的，形成所述第一导电材料层的方法包括溅射法、物理气相沉积、化学气相沉积法、金属化合物气相沉积法、分子束外延法、原子气相沉积法、原子层沉积法或者其他适合的方法。

具体的，图案化所述第一导电材料层的方法包括湿法刻蚀或者其他适合的方法。

具体的，在保证器件性能的情况下，所述下极板层3的厚度及尺寸可以根据实际情况进行选择，这里不再限制。

请参阅图5，执行所述步骤S3：形成预设厚度的第一介质层4，所述第一介质层4覆盖所述下极板层3和所述介电层2的显露上表面；如图5所示，为形成所述第一介质层4后的剖面结构示意图，所述第一介质层4的材质包括聚酰亚胺(Polyimide，简称PI)、氧化硅或者其他适合的介电材料。本实施例中，采用PI层作为所述第一介质层4。

作为示例，形成所述第一介质层4的方法包括旋涂、化学气相沉积、物理气相沉积中的一种，也可以是其他适合的方法。本实施例中，由于采用PI层作为所述第一介电层4，因此，采用旋涂的方法形成所述第一介电层4。

具体的，在保证器件性能的情况下，所述第一介质层4的厚度可以根据实际情况进行选择，这里不再限制。本实施例中，所述第一介质层4的厚度为2μm。

具体的，所述第一介质层4作为填充所述下极板层3及上极板层(参见后续图8)之间的电容介质，且所述第一介质层4可以用于形成第二介质层(参见后续图7)的缓冲层。

请参阅图6，执行所述步骤S4：于所述第一介质层4中形成凹槽41，所述凹槽4位于所述下极板层3的上方，所述凹槽41的底面显露出所述下极板层3的上表面。

具体的，形成所述第一介质层4之后，形成所述凹槽41之前，还包括对所述第一介质层4的上表面进行抛光的步骤，以使所述第一介质层4的上表面平整。

具体的，对所述第一介质层4的上表面进行抛光的方法包括化学机械研磨(CMP)或者其他适合的抛光方法。

具体的，如图6所示，为形成所述凹槽41后的剖面结构示意图，形成所述凹槽41包括以下步骤：于所述第一介质层4的上表面形成一层遮蔽层(未图示)，图案化所述遮蔽层以于所述遮蔽层中形成开口；基于所述开口形成所述凹槽41。

具体的，所述遮蔽层包括光刻胶或者其他适合的遮蔽材料。

具体的，形成所述凹槽41的方法包括湿法刻蚀、干法刻蚀或者其他适合的方法。本实施例中，采用反应离子刻蚀(干法刻蚀中的一种)的方法刻蚀所述第一介质层4以得到所述凹槽41。

具体的，所述凹槽41用于使所述第二介质层5直接与所述下极板层3接触，以保证便于控制集成电容器的电容值，在保证器件性能的情况下，所述凹槽41的开口大小及截面形状可以根据实际情况进行选择，这里不再限制。例如，所述凹槽41的截面形状可以是矩形、梯形、倒梯形。这里的截面是指沿X方向的截面。

请参阅图7和图8，执行所述步骤S5：形成预设厚度且覆盖所述第一介质层4上表面及所述凹槽41的内壁和底面的第二介质层5，于所述第二介质层5的上表面形成预设厚度的上极板层6，所述上极板层6填充所述凹槽41。

作为示例，如图7所示，为形成所述第二介质层5后的剖面结构示意图，所述第二介质层5的材质包括SiN_x、Al₂O₃、HfO₂、ZrO₂中的至少一种，也可以是其他适合的高介电材料。例如，所述第二介质层5可以是包括SiN_x、Al₂O₃、HfO₂、ZrO₂中任意一种材料层或者多种材料层的复合层结构，也可是仅含有SiN_x、Al₂O₃、HfO₂、ZrO₂几种材料中的任意一种材料的单层结构。

具体的，所述第二介质层5为单层结构时，在保证器件电容值的情况下，所述第二介质层5的厚度可以根据实际情况进行选择，这里不再限制。

具体的，所述第二介质层5为复合层结构时，在保证器件电容值的情况下，所述第二介质层2中各层材料层的厚度可以根据实际情况进行选择，这里不再限制。

作为示例，形成所述第二介质层5的方法包括化学气相沉积、物理气相沉积、原子层沉积中的至少一种，也可以是其他适合的方法。

具体的，所述第二介质层5为复合层结构时，所述第二介质层5中各膜层的形成工艺方法可以不相同，也可以相同。

作为示例，所述第一介质层4的介电常数小于所述第二介质层5的介电常数。

作为示例，形成所述第二介质层5之后，形成所述上极板层6之前还包括形成电连接所述下极板层3的焊垫(未图示)的步骤。

具体的，形成所述焊垫之前还包括形成贯穿所述第二介质层5且底面显露出所述下极板层3的上表面的接触孔(未图示)，所述焊垫覆盖所述接触孔的内壁及底面，所述接触孔与所述凹槽41间隔预设距离。

具体的，在保证器件性能的情况下，所述接触孔的开口尺寸可以根据实际情况进行选择，这里不再限制；所述接触孔与所述凹槽41之间的距离可以根据实际情况进行选择，这里不再限制；所述焊垫也可以填充所述接触孔。

具体的，形成所述焊垫的方法包括溅射法、物理气相沉积、化学气相沉积法、金属化合物气相沉积法、分子束外延法、原子气相沉积法、原子层沉积法或者其他适合的方法。

具体的，所述焊垫的材质包括钛、氮化钛、银、金、铜、铝、钨及重掺多晶硅中的一种，也可以是其他适合的导电材料。

具体的，形成所述上极板层6的方法包括溅射法、物理气相沉积、化学气相沉积法、金属化合物气相沉积法、分子束外延法、原子气相沉积法、原子层沉积法或者其他适合的方法。

具体的，如图8所示，为形成所述上极板层6后的剖面结构示意图，所述上极板层6的材质包括钛、氮化钛、银、金、铜、铝、钨及重掺多晶硅中的一种，也可以是其他适合的导电材料。

具体的，所述上极板层6填充所述凹槽41并覆盖部分所述凹槽41外围的所述第二介质层5的上表面，以防止所述上极板层6脱落。

具体的，在保证器件性能的情况下，位于所述凹槽41外围的所述上极板层6的尺寸可以根据实际情况进行选择，这里不再限制；所述上极板层6的厚度可以根据实际情况进行选择，这里不再限制。

具体的，形成所述焊垫及所述上极板层6的方法及材质可以相同，也可以不同。本实施例中，所述焊垫与所述上极板层6同步形成，即所述焊垫的形成方法与所述上极板层6的形成方法相同，所述焊垫的材质与所述上极板层6的材质相同。

作为示例，所述上极板层6与外电路电连接。

具体的，通过在形成所述凹槽41之后，再形成覆盖所述第一介质层4上表面及所述凹槽41的内壁及底面的所述第二介质层5，并在形成所述第二介质层5之后形成所述上极板层6，避免了形成所述凹槽41的过程中对所述第二介质层5及所述上极板层6造成损伤，保证了形成的所述第二介质层5的质量，同时由于所述上极板层6形成于所述第二介质层5的上表面，并填充所述凹槽41，所述上极板层6可以直接于外电路电连接，省去了形成所述集成电容器的上极板的步骤，减少了光刻版的数量，简化了工艺，节省了成本。

具体的，由于所述第二介质层5的上下两个相对面分别与所述下极板层3及所述上极板层6接触，保证了所述集成电容器的电容值。

具体的，于所述第一介电层4形成所述凹槽41，以便于形成填充所述凹槽41的所述上极板层6，利用所述凹槽41使所述上极板层6的底部形成一个卡掣结构，防止所述上极板层6脱落，保证了所述上极板层6的可靠性。

本实施例的集成电容器的制备方法通过改进形成所述集成电容器的工艺，于形成所述下极板层3之后，形成所述第一介质层4及底面显露出所述下极板层3上表面的所述凹槽41，并于形成所述凹槽41之后依次形成所述第二介质层5及所述上极板层6，所述第二介质层5覆盖所述凹槽41内壁和底面及所述第一介质层4的上表面，所述上极板层6填充所述凹槽41并覆盖部分所述凹槽41外围的所述第一介质层4的上表面，避免了形成所述凹槽41的过程中，损伤所述下极板层6及所述第二介质层5，且所述第二介质层5的上下相对的两个表面分别与所述上极板层6及所述下极板层3面接触，保证了所述集成电容器的电容值。此外，利用所述上极板层6作为所述集成电容器的极板和与外电路电连接的焊垫，省去了形成所述集成电容器的上极板的步骤，减少了光刻版的数量，简化了工艺，节省了成本。

实施例二

本实施例提供一种集成电容器，如图8所示，为所述集成电容器的剖面结构示意图，包括衬底1、介电层2、下极板层3、第一介质层4、凹槽41、第二介质层5及上极板层6，其中，所述介电层2覆盖所述衬底1的上表面；所述下极板层3位于所述介电层2的上表面，所述下极板层3沿X方向的长度小于所述介电层2沿X方向的长度；所述第一介质层4中设有凹槽41，所述第一介质层4覆盖所述凹槽41两侧所述介电层2的上表面及所述下极板层3的上表面，所述凹槽41位于所述下极板层3上方，所述凹槽41底面显露出所述下极板层3的上表面；所述第二介质层5覆盖所述第一介质层4的上表面及所述凹槽41的内壁和底面；所述上极板层6位于所述第二介质层5的上表面，且所述上极板层6填充所述凹槽41。

具体的，所述衬底1的材质包括硅、硅锗、锗、碳化硅或者其他适合的材料。

具体的，所述介电层2的材质包括氧化硅(SiO₂)、氮化硅(SiN_x)或者其他适合的高介电材料。本实施例中，采用SiN_x薄膜层作为所述介电层2。

具体的，所述下极板层3的材质包括钛、氮化钛、银、金、铜、铝、钨及重掺多晶硅中的一种，也可以是其他适合的导电材料。

具体的，所述第一介质层4的材质包括聚酰亚胺树脂、氧化硅或者其他适合的介电材料。

具体的，所述第二介质层5的材质包括SiN_x、Al₂O₃、HfO₂、ZrO₂中的至少一种，也可以是其他适合的高介电材料。

具体的，所述上极板层6边缘延伸至所述凹槽41外围的所述第二介质层5的上表面，以使所述上极板层6与所述下极板层3在X方向上的投影的交叠面积更大，继而使所述集成电容器的电容值更大。

具体的，由于所述第一介质层4中设有底面显露出所述下极板层3的上表面的所述凹槽41，所述第二介质层5覆盖所述凹槽41的底面以与所述下极板层3面接触，同时所述上极板层6填充所述凹槽41，使所述上极板层6的底部形成一个卡掣结构，且增大了所述上极板层6与所述第二介质层5的接触面积，防止所述上极板层6脱落，保证了所述上极板层6的可靠性，继而保证了所述集成电容器的性能。

具体的，所述第二介质层5覆盖所述第一介质层4的上表面及所述凹槽41的内壁和底面，所述上极板层6位于所述第二介质层5的上表面且填充所述凹槽41，使所述上极板层6作为的所述集成电容器的极板的同时还能够作为极板连接外电路的焊垫，简化了器件的结构及制作工艺，节省了成本。

本实施例的集成电容器通过优化所述集成电容器的结构，将所述第二介质层5设置在所述第一介质层4的上表面，且所述第二介质层5覆盖所述第一介质层4的上表面及所述第一介质层4中所述凹槽41的内壁和底面，同时利用所述上极板层6作为所述集成电容器的极板及电连接外电路的焊垫，简化了器件的结构及制作工艺，节省了成本，且所述上极板层6填充所述凹槽41，保证了所述上极板层6的可靠性，继而保证了所述集成电容器的性能。

综上所述，本发明的集成电容器及其制备方法通过调整制作集成电容器的工艺步骤，于形成下极板层之后，直接形成介电常数较小的第一介质层、位于第一介质层中且底面显露出下极板层上表面的凹槽及介电常数较大的第二介质层，且第二介质层覆盖第一介质层的上表面及凹槽的内壁和底面，避免了形成凹槽的过程中对高介电常数的第二介质层的损伤，提升了器件中第二介质层的质量；上极板层覆盖凹槽外围的第二介质层的上表面并于底部形成填充凹槽的卡掣结构，使上极板层与下极板层在X方向上的投影的交叠面积更大，增大器件的电容值，利用卡掣结构防止上极板层脱落，保证了上极板层的可靠性，继而保证了器件的性能。此外，上极板层作为集成电容器的极板的同时还作为电连接外电路的焊垫，简化了器件的结构及制作工艺，减少了光刻版的数量，节省了成本。所以，本发明有效克服了现有技术中的种种缺点而具有高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种集成电容器的制备方法，其特征在于，包括以下步骤：

提供一衬底，并形成覆盖所述衬底上表面的介电层；

于所述介电层的上表面形成下极板层，所述下极板层沿X方向的长度小于所述介电层沿X方向的长度；

形成预设厚度的第一介质层，所述第一介质层覆盖所述介电层的显露上表面和所述下极板层；

于所述第一介质层中形成凹槽，所述凹槽位于所述下极板层的上方，所述凹槽的底面显露出所述下极板层的上表面；

形成预设厚度且覆盖所述第一介质层上表面及所述凹槽的内壁和底面的第二介质层，于所述第二介质层的上表面形成预设厚度的上极板层，所述上极板层填充所述凹槽。

2.根据权利要求1所述的集成电容器的制备方法，其特征在于：所述介电层的材质包括氧化硅、氮化硅。

3.根据权利要求1所述的集成电容器的制备方法，其特征在于：所述第一介质层的材质包括聚酰亚胺、二氧化硅。

4.根据权利要求1所述的集成电容器的制备方法，其特征在于：形成所述第一介质层的方法包括旋涂、化学气相沉积、物理气相沉积中的一种。

5.根据权利要求1所述的集成电容器的制备方法，其特征在于：形成所述第二介质层的方法包括化学气相沉积、物理气相沉积、原子层沉积中的至少一种。

6.根据权利要求1所述的集成电容器的制备方法，其特征在于：所述第二介质层的材质包括SiN_x、Al₂O₃、HfO₂、ZrO₂中的至少一种。

7.根据权利要求1所述的集成电容器的制备方法，其特征在于：所述第一介质层的介电常数小于所述第二介质层的介电常数。

8.根据权利要求1所述的集成电容器的制备方法，其特征在于：形成所述第二介质层之后，形成所述上极板层之前还包括形成电连接所述下极板层的焊垫的步骤。

9.根据权利要求1所述的集成电容器的制备方法，其特征在于：所述上极板层与外电路电连接。

10.一种集成电容器，其特征在于，包括：

衬底；

介电层，覆盖所述衬底的上表面；

下极板层，位于所述介电层的上表面，所述下极板层沿X方向的长度小于所述介电层沿X方向的长度；

第一介质层，所述第一介质层中设有凹槽，所述第一介质层覆盖所述凹槽两侧所述介电层的上表面及所述下极板层的上表面，所述凹槽位于所述下极板上方，所述凹槽底面显露出所述下极板层的上表面；

第二介质层，覆盖所述第一介质层的上表面及所述凹槽的内壁和底面；

上极板层，位于所述第二介质层的上表面，且所述上极板层填充所述凹槽。

Images