JP4639586B2 - 導電パターンの形成方法、配線の形成方法、半導体装置の製造方法、回路基板の製造方法、並びに、電子部品の製造方法 - Google Patents

導電パターンの形成方法、配線の形成方法、半導体装置の製造方法、回路基板の製造方法、並びに、電子部品の製造方法 Download PDF

Info

Publication number
JP4639586B2
JP4639586B2 JP2003407388A JP2003407388A JP4639586B2 JP 4639586 B2 JP4639586 B2 JP 4639586B2 JP 2003407388 A JP2003407388 A JP 2003407388A JP 2003407388 A JP2003407388 A JP 2003407388A JP 4639586 B2 JP4639586 B2 JP 4639586B2
Authority
JP
Japan
Prior art keywords
conductive
manufacturing
conductive pattern
pattern
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003407388A
Other languages
English (en)
Other versions
JP2005167135A (ja
Inventor
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003407388A priority Critical patent/JP4639586B2/ja
Publication of JP2005167135A publication Critical patent/JP2005167135A/ja
Application granted granted Critical
Publication of JP4639586B2 publication Critical patent/JP4639586B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/115Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1155Selective modification
    • H01L2224/11552Selective modification using a laser or a focussed ion beam [FIB]
    • H01L2224/11554Stereolithography, i.e. solidification of a pattern defined by a laser trace in a photosensitive resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13017Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13018Shape in side view comprising protrusions or indentations
    • H01L2224/13019Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13082Two-layer arrangements

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Insulated Conductors (AREA)

Description

本発明は、導電パターンの形成方法、配線の形成方法、半導体装置の製造方法、回路基板の製造方法、並びに、電子部品の製造方法に関する。
従来、中空配線等の3次元的なパターンは、犠牲層のエッチング等、MEMS技術若しくはその応用技術により形成されていた(例えば特許文献1〜3)。
特開平11−354717号公報 特開2000−269327号公報 特開2001−185821号公報
しかしながら、上述の方法はいずれもフォトリソグラフィ技術を使用するため、工程への設備投資が大きく、プロセスの流動時間も長い。また、MEMS技術によって形成した3次元パターン(例えば中空配線)は、衝撃等に弱く、信頼性の面でも課題があった。
本発明はこのような事情に鑑みてなされたもので、設備投資が少なく安価にパターンを形成することのできる導電パターンの形成方法、配線の形成方法、半導体装置の製造方法、回路基板の製造方法、電子部品の製造方法を提供することを目的とし、更に、衝撃等に対して高い信頼性が得られる導電パターン、配線、半導体装置、回路基板、電子部品、電子機器を提供することを目的とする。
上記の課題を解決するため、本発明の導電パターンの形成方法は、光造形技術により基板上にパターンの芯材を形成する工程と、メッキ技術により上記芯材の表面に導電材料を形成する工程とを備えたことを特徴とする。
本方法では、使用する装置が光造形機とメッキ装置のみで済む(即ち、設備投資が少なくて済む)ため、安価に製品を提供することができる。特に本方法では、光造形技術により任意の立体形状が得られるため、別途抵抗部やキャパシタ等の付加的な構造を追加することも容易であり、デバイスの設計自由度が非常に高い。また、本方法では、従来のフォトリソグラフィ技術で用いるようなマスクが不要であり、製造条件も安定していることから、少量多品種の製造に優れるといった利点もある。さらに、本方法によって形成された導電パターンは芯材が樹脂によって形成されるため、衝撃等に強く、信頼性の高いパターンとなる。逆に、このような樹脂の弾性力を積極的に利用することで、パターン自身に応力緩和機能や弾性変形機能(バネ構造を含む)を付与することもできる。
なお、本方法で得られる導電パターンでは、導電パスはパターンの表面部のみに形成されるため、従来のもの(導電パスがパターン全体で形成されるもの)に比べて抵抗が若干大きくなるが、この導電パターンを例えば高周波伝送等に利用する場合には、電気伝導はパターンの表面部のみで生じる(表皮効果)ため、特に問題にはならない。
また、本発明の導電パターンの製造方法は、導電性の樹脂を用いて光造形技術により基板上に所定のパターンを形成することを特徴とする。
本方法では、別途樹脂の表面に導電材料を形成する必要がないため、より簡単に所望のパターンを得ることができる。また、こうして得られた導電パターンでは導電パスはパターン全体に形成されるため、パターン表層部にのみ導電パスが形成される上述の構成に比べて良好な電気的特性が得られる。なお、上述の導電性の樹脂としては、例えばピロール等の金属導電性を示す高分子材料を用いることができる。或いは、アクリル等の絶縁性の高分子材料に導電性微粒子を練り込んだものを用いてもよい。
また、本発明の導電パターンの形成方法は、導電層の上に該導電層と電気的に接続された導電パターンを形成する方法であって、光造形技術により、上記導電層上にパターン本体の形状をなす第1の芯部と、該第1の芯部と上記導電層とを接続するための第2の芯部とを一体に形成する工程と、メッキ技術により、上記第1の芯部と第2の芯部とを含む芯材の表面に導電材料を形成する工程とを備えたことを特徴とする。
本方法によれば、導電層上に層間絶縁膜を形成せずに直接導電パターンを形成できるため、導電層とパターン本体部との間に生じる寄生容量を十分小さくすることができる。このため、本構造を多層配線に適用した場合には、配線間に層間絶縁膜がない所謂中空配線と呼ばれる理想的な配線形態を実現することができる。通常、このような中空配線では十分な機械的強度は得られないが、本方法で形成されるパターンは芯材が樹脂で構成されるため、従来の無機材料のみからなる導電パターンと違って、パターン本体部と導電層との間に補強材(層間絶縁膜等)がなくても簡単に破損することはない。
また、本発明の導電パターンの形成方法は、導電層の上に該導電層と電気的に接続された導電パターンを形成する方法であって、導電性の樹脂を用いて光造形技術により、上記導電層上にパターン本体となる第1の導電部と、該第1の導電部と上記導電層とを接続するための接続プラグとなる第2の導電部とを一体に形成することを特徴とする。
本方法では、別途樹脂の表面に導電材料を形成する必要がないため、より簡単に中空配線等の3次元パターンを形成することができる。
また、本発明の配線の形成方法,半導体装置の製造方法、回路基板の製造方法、電子部品の製造方法は、上述の方法により形成された導電パターンを用いてそれぞれ配線、半導体装置、回路基板、電子部品を形成又は製造することを特徴とする。
これにより、これらの部材や部品をより安価に提供することができる。
以下、図面を参照しながら本発明の実施の形態について説明する。
本発明は、光造形技術によってパターンの芯材を形成し、この芯材の表面にメッキを施すことで導電化するものである。
図1は,本発明の電電パターンの形成方法の一例を示す工程図である。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の膜厚や寸法の比率などは適宜異ならせてある。
本例では、まず図1(a)に示すように、パターンの形成対象となる基板10を用意する。基板10の材料は、その目的に応じて種々のものを選択することができる。例えば光透過性が求められる場合にはガラス等の透光性材料が選択され、可撓性が求められる場合には樹脂材料等が選択される。また、半導体素子を形成する場合にはシリコンウェハ等の半導体基板が選択される。さらに、基板10は、複数の導電膜(配線層)と絶縁膜とが予め積層された多層配線基板や回路基板若しくはICチップ等であってもよい。本例では、基板10を、表面に電極又はランド(導電層)11を備えたICチップとし、このICチップ10の導電層11に再配置配線を形成する場合について説明する。
このように基板10に対して、本発明では、図1(b)に示すように、光造形技術により3次元形状の樹脂製の芯材12を形成する。この芯材12は、配線本体(パターン本体)の形状をなす第1の芯部12aと、この第1の芯部12aと導電層11とを接続するための第2の芯部12bとを一体に備えている。また、本例では必要に応じて更に第1の芯部12aの端部に、端子電極又はランドの形状をなす第3の芯部12cを一体に設けることもできる。
このような芯材12は図2に示すような光造形装置によって形成することができる。図2において、光造形装置100は、レーザ光源101と、基板支持用のステージ102と、基板10に芯材の材料となる樹脂Rを吐出するためのマイクロディスペンサ103とを備えている。この光造形装置100は、レーザ照射によって樹脂層の所定の部位を選択的に硬化させることで、任意の形状の芯材を形成できるようになっている。
ここで、樹脂Rとしては光硬化性樹脂(感光性樹脂)及び熱硬化性樹脂のいずれを用いることもできる。本例では、例えばアクリル等の絶縁性の感光性樹脂(光硬化性樹脂)を用いる。レーザ光源101の出力波長や出力強度はこの樹脂Rの硬化特性(光反応特性、熱反応特性)に応じて最適に設定される。
ステージ102は、基板10を支持した状態でX軸方向及びY軸方向に移動可能に設けられており、基板10はステージ102の移動により光源101から射出された光束に対して移動可能となっている。また、ステージ102はZ軸方向にも移動可能となっている。ここで、光源101とステージ102に支持された基板10との間には不図示の光学系が配置されている。基板10を支持したステージ102はZ軸方向に移動することにより、前記光学系の焦点に対する基板10の位置を調整可能となっている。そして、光源101より射出された光束は、ステージ102に支持されている基板10を照射するようになっている。
次に、図3を参照しながら具体的な芯材の形成手順について説明する。
まず、図3(a)に示すように、マイクロディスペンサ103によって基板上の所定の領域に樹脂層R1を形成し、この樹脂層R1に対して所定の光束径を有するレーザ光束を部分的に照射する。これにより、図3(b)に示すように、樹脂層R1はレーザの照射領域に対応して部分的に硬化され、この硬化された樹脂層によって第2の芯部12bが形成される。
次に、第2の芯部12bを形成したのと同様の手順により、樹脂層R1の上に第1の芯部12aを形成する。すなわち、マイクロディスペンサ103によって樹脂層R1(第2の芯部12bを含む)の上に樹脂層R2を形成し、レーザ照射によって、第2の芯部12bの形成領域を含む所定の領域の樹脂層R2を選択的に硬化する。この工程により、第1の樹脂層R1の上に、硬化樹脂からなる第1の芯部12aが第2の芯部12bと一体に形成される。
そして、このように下層側から第2の芯部12bと第1の芯部12とを順に形成した後、現像処理により未硬化部分の樹脂層を除去する。これにより、基板10上に3次元形状を有する芯材が形成される。なお、第1の芯部12aの上に第3の芯部12cを形成する場合には、図3(d)の工程の後に、第2の芯部12b及び第1の芯部12aを形成したのと同様の手順を繰り返せばよい。
図1に戻って芯材形成後の工程について説明する。
図3のようにして芯材12が形成されたら、今度はメッキ技術により、この芯材12の表面に導電材料を形成する。具体的には、液相法(ディップ法や液滴吐出法等)により芯材12の表面に塩化パラジウム等の触媒を形成し、無電解メッキにより導電薄膜(導電材料)13を堆積させる(図1(c))。
以上により、導電層11の上に、配線本体(パターン本体)となる第1の導電部14aと、該第1の導電部14aと上記導電層11とを接続するための接続プラグとなる第2の導電部14bとを一体に備えた配線1が形成される。この配線1は、配線本体である第1の導電部14aの下層側に層間絶縁膜等が配置されない(即ち、配線本体の下が空気層となる)、所謂中空配線構造を有することから、理想的な電気的特性が得られるようになっている。通常、このような中空配線では十分な機械的強度は得られないが、本例の配線は配線芯が樹脂によって構成されるため、従来の無機材料のみからなる導電パターンと違って、パターン本体部と導電層との間に補強材(層間絶縁膜等)がなくても簡単に破損することはない。
このように形成された配線1には、図1(d)に示すように、配線端部に形成された端子電極又はランド13aの上に半田バンプ20が形成され、このバンプ20を介して外部素子と電気的に接続されることとなる。
以上説明したように、本発明では、使用する装置が光造形機とメッキ装置のみで済む(即ち、設備投資が少なくて済む)ため、安価に製品を提供することができる。また、本方法では、従来のフォトリソグラフィ技術で用いるようなマスクが不要であり、製造条件も安定していることから、少量多品種の製造に優れるといった利点もある。
また、本方法によって形成された導電パターンは芯材が樹脂によって形成されるため、衝撃等に強く、信頼性の高いパターンとなる。逆に、このような樹脂の弾性力を積極的に利用することで、パターン自身に応力緩和機能や弾性変形機能(バネ構造を含む)を付与することもできる。このような樹脂の弾性力が有効に発揮される形態としては、以下のものが挙げられる。
図4は、本発明の導電パターンの形成方法を用いて製造した電子部品の一例であるプローブカード2の要部構造を示す断面図である。プローブカード2は、半導体装置や液晶装置等の電気特性検査を行なうための触針器具であり、端子電極(導電層)11を有するプローブ基板10と、この電極11の上に形成された検査針としてのプローブ17とを備えている。プローブ基板10には電極11の形成位置に貫通電極(図示略)が形成されており、この貫通電極及び電極11を介して、基板裏面側に配置された検査装置本体(テスター)からプローブ17に対して検査信号が供給されるようになっている。
このプローブ17は、プローブ本体(パターン本体)である第1の導電部17aと、この第1の導電部17aと電極11とを接続するための接続プラグとなる第2の導電部17bと、これら第1の導電部17aと第2の導電部17bとを繋ぐ第3の導電部17cとを備えており、例えば図1に示した配線1の形成方法と同様の手順によって形成されている。すなわち、まず基板10上に、光造形技術を用いて3次元的な形状を有する樹脂製の芯材15を形成する。この際、芯材15は、例えばプローブ本体17aの形状をなす第1の芯部15aと、この第1の芯部15aと電極11とを接続するための第2の芯部15bと、これらの芯部15a及び15bを繋ぐための第3の芯部15cとを、下層側のものから順に形成する。そして、この工程により一体に形成された第1の芯部15a,第2の芯部15b,第3の芯部15c(即ち、芯材15)にメッキ処理を施して、芯材15の表面を導電材料16によって被覆する。
本例のプローブ17は芯材が樹脂によって構成されているため、単に基板に検査針を埋め込んだだけの従来のプローブに比べて、弾力性に富んだ構造となっている。このため、検査針17aを半導体装置や液晶装置の端子部に接触させた場合に、この検査針17aと接続プラグ17bとの連結部である第2の導電層17cが弾性変形し、接触時の応力を緩和することができる(応力緩和機能)。このように本例によれば、被測定側の端子を傷つけることなく当該端子との間で良好な密着性が得られることから、高い精度の検査を行なうことが可能となる。また、極めて柔軟性の高い構造が得られることから、相手側端子との接触時に、その衝撃でプローブ17が破損する虞が少なくなる。
なお、樹脂の弾性力が有効に発揮される例としては、この他にも、例えばDMD等で用いられるような可動性のミラーデバイス等を挙げることができる。このような素子を本発明の方法によって形成することで、デバイスの高性能化及び低コスト化を図ることができる。
また、本発明の導電パターンの形成方法では、光造形技術により任意の立体形状が得られるため、例えば図5に示すように配線18の一部を渦巻状とすることで、インダクタ18(図中、符号17は配線3の芯材を示す)等の構造を付加することも容易となる。勿論、平板状の配線を重ねてキャパシタを形成したり、抵抗部を形成することもできる。このように本発明によれば、デバイスの設計自由度も格段に高くなり、デバイスの高機能化を図ることが可能となる。
次に、本発明の導電パターンを有する配線又は半導体装置を備えた回路基板及び電子機器について説明する。
図6は本発明の回路基板の一実施形態の概略構成を示す斜視図である。図6に示すようにこの実施形態の回路基板5には、前述の再配置配線を備えたICチップを3次元実装してなる半導体装置4が搭載されている。回路基板5は、例えばガラスエポキシ基板等の有機系基板からなるもので、例えば銅等からなる配線パターン(図示せず)が所望の回路となるように形成され、さらにこれら配線パターンに電極パッド(図示せず)が接続されている。そして、この電気パッドに半導体装置4におけるインターポーザ基板のハンダボールが電気的に接続されることにより、半導体装置4は回路基板5上に実装されたものとなっている。なお、回路を構成する配線パターンを本発明の方法により形成することも可能である。
図7は本発明の電子機器の一実施形態としての、携帯電話の概略構成を示す斜視図である。図7に示すようにこの携帯電話6は、前記のICチップ又は前記回路基板5を、その筐体内部に備えている。
なお、電子機器としては、前記の携帯電話に限られることなく、種々の電子機器に適用することができる。例えば、ノート型コンピュータ、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ(PC)及びエンジニアリング・ワークステーション(EWS)、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置等の電子機器に適用することができる。
以上、添付図面を参照しながら本発明に係る好適な実施の形態について説明したが、本発明は係る例に限定されない。
例えば本実施形態では、本発明の導電パターンの形成方法を電極や配線の形成方法、或いは、電子部品の形成方法に適用した例について説明した。しかし、本発明を半導体装置や回路基板等の、導電パターンを有する種々のデバイスの製造方法に適用可能であることは言うまでもなく、これにより、従来のMEMS技術を用いて形成した3次元構造よりも信頼性の高い構造物を安価に形成することが可能となる。この場合、平面形状のパターンを形成することも可能であるが、3次元形状のパターンを形成する方が本発明の効果をより効果的に発揮することができる。
なお、本方法で得られる導電パターンでは、導電パスはパターンの表面部のみに形成されるため、従来のもの(導電パスがパターン全体で形成されるもの)に比べて抵抗が若干大きくなるが、この導電パターンを例えば高周波伝送等に利用する場合には、電気伝導はパターンの表面部のみで生じる(表皮効果)ため、特に問題にはならない。
また、上記実施形態では、導電パターンを絶縁性の芯材の表面にメッキ処理を施すことにより形成したが、芯材自体が導電性を示すものであれば、このようなメッキ処理は不要となる。例えば芯材を、ピロール等の金属導電性を示す高分子材料によって形成したり、アクリル等の絶縁性の高分子材料に導電性微粒子を練り込んだものによって形成したりすることにより、芯材の形成工程のみで導電パターンを形成することが可能となる。また、こうして得られた導電パターンでは導電パスはパターン全体に形成されるため、パターン表層部にのみ導電パスが形成される上述の構成に比べて良好な電気的特性が得られる。
本発明の導電パターンの形成方法の一例としての配線の形成方法を示す工程図。 同、導電パターンの形成方法に好適に用いられる光造形装置の概略構成を示す模式図。 同、導電パターンの芯材の形成工程の一例を示す工程図。 本発明の電子部品の一例を示す部分断面図。 本発明の配線構造の一例を示す平面図及び断面図。 本発明の回路基板の一例を示す斜視図。 本発明の電子機器の一例を示す斜視図。
符号の説明
1・・・配線(導電パターン)、2・・・電子部品、3・・・配線(導電パターン)、5・・・回路基板、6・・・電子機器、10・・・基板、11・・・導電層、12・・・芯材、12a,15a・・・第1の芯部、12b,15b・・・第2の芯部、12c,15c・・・第3の芯部、13,16・・・導電材料、14a,17a・・・第1の導電部、14b,17b・・・第2の導電部、14c,17c・・・第3の導電部、17・・・プローブ(導電パターン)、18・・・インダクタ(導電パターン)、R,R1,R2・・・樹脂

Claims (5)

  1. 導電層の上に該導電層と電気的に接続された導電パターンを形成する方法であって、
    光造形技術により、樹脂層を選択的に硬化させて、前記導電層上にパターン本体の形状をなす第1の芯部と、該第1の芯部と前記導電層とを接続するための第2の芯部とを一体に形成する工程と、
    現像処理により前記第1の芯部の下層側の未硬化部分の前記樹脂層を除去する工程と、
    メッキ技術により、前記第1の芯部と前記第2の芯部とを含む芯材の表面全体に導電材料を形成し、3次元導電パターンを形成する工程と、を有することを特徴とする、導電パターンの形成方法。
  2. 請求項に記載の方法により形成された導電パターンを用いて配線を形成することを特徴とする、配線の形成方法。
  3. 請求項に記載の方法により形成された導電パターンを用いて半導体装置を製造することを特徴とする、半導体装置の製造方法。
  4. 請求項に記載の方法により形成された導電パターンを用いて回路基板を製造することを特徴とする、回路基板の製造方法。
  5. 請求項に記載の方法により形成された導電パターンを用いて電子部品を製造することを特徴とする、電子部品の製造方法。
JP2003407388A 2003-12-05 2003-12-05 導電パターンの形成方法、配線の形成方法、半導体装置の製造方法、回路基板の製造方法、並びに、電子部品の製造方法 Expired - Fee Related JP4639586B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003407388A JP4639586B2 (ja) 2003-12-05 2003-12-05 導電パターンの形成方法、配線の形成方法、半導体装置の製造方法、回路基板の製造方法、並びに、電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003407388A JP4639586B2 (ja) 2003-12-05 2003-12-05 導電パターンの形成方法、配線の形成方法、半導体装置の製造方法、回路基板の製造方法、並びに、電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2005167135A JP2005167135A (ja) 2005-06-23
JP4639586B2 true JP4639586B2 (ja) 2011-02-23

Family

ID=34729447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003407388A Expired - Fee Related JP4639586B2 (ja) 2003-12-05 2003-12-05 導電パターンの形成方法、配線の形成方法、半導体装置の製造方法、回路基板の製造方法、並びに、電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP4639586B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8134081B2 (en) 2006-01-13 2012-03-13 Panasonic Corporation Three-dimensional circuit board and its manufacturing method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63181450A (ja) * 1987-01-23 1988-07-26 Matsushita Electric Ind Co Ltd 半導体素子用バンプ及びその製造方法
JPH01218831A (ja) * 1988-02-27 1989-09-01 Japan Synthetic Rubber Co Ltd 立体形状形成法
JPH0897399A (ja) * 1994-09-28 1996-04-12 Fujitsu Ltd 半導体チップ及びその製造方法、半導体装置及びその製造方法並に半導体装置の実装構造
JPH08127073A (ja) * 1994-10-31 1996-05-21 Mitsubishi Electric Corp 微小機構部品及びその製造方法
WO1999065075A1 (fr) * 1998-06-12 1999-12-16 Hitachi, Ltd. Dispositif semi-conducteur et procede correspondant
JP2002043364A (ja) * 2000-07-21 2002-02-08 Matsushita Electric Ind Co Ltd フリップチップ実装体および実装方法
JP2003086531A (ja) * 2001-09-07 2003-03-20 Seiko Instruments Inc パターン電極作製法およびその作製法で作製されたパターン電極

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63181450A (ja) * 1987-01-23 1988-07-26 Matsushita Electric Ind Co Ltd 半導体素子用バンプ及びその製造方法
JPH01218831A (ja) * 1988-02-27 1989-09-01 Japan Synthetic Rubber Co Ltd 立体形状形成法
JPH0897399A (ja) * 1994-09-28 1996-04-12 Fujitsu Ltd 半導体チップ及びその製造方法、半導体装置及びその製造方法並に半導体装置の実装構造
JPH08127073A (ja) * 1994-10-31 1996-05-21 Mitsubishi Electric Corp 微小機構部品及びその製造方法
WO1999065075A1 (fr) * 1998-06-12 1999-12-16 Hitachi, Ltd. Dispositif semi-conducteur et procede correspondant
JP2002043364A (ja) * 2000-07-21 2002-02-08 Matsushita Electric Ind Co Ltd フリップチップ実装体および実装方法
JP2003086531A (ja) * 2001-09-07 2003-03-20 Seiko Instruments Inc パターン電極作製法およびその作製法で作製されたパターン電極

Also Published As

Publication number Publication date
JP2005167135A (ja) 2005-06-23

Similar Documents

Publication Publication Date Title
US6949808B2 (en) Solid-state imaging apparatus and manufacturing method thereof
JP6373574B2 (ja) 回路基板及びその製造方法
KR100474241B1 (ko) 회로기판과 그 제조방법, 그 회로기판을 사용한 범프식콘택트 헤드와 반도체 부품 실장모듈
JP2006049884A (ja) 内部有機メモリ素子を有する回路基板、その回路基板の製造方法、前記回路基板を使用する電気組立体およびその組立体を使用した情報処理システム
US20120030938A1 (en) Method of manufacturing printed circuit board
TWI429339B (zh) 電路板用之基材、電路板以及電路板的製造方法
US20100163172A1 (en) Method for manufacturing wiring board with built-in component
JP2018511165A (ja) 相互接続のスタックと、はんだレジスト層上の相互接続と、基板の側面部分上の相互接続とを備える基板
JP3787765B2 (ja) 固体撮像装置およびその製造方法
JP4487883B2 (ja) 電子部品内蔵モジュールの製造方法
US20200072873A1 (en) Manufacturing method of a multi-layer for a probe card
JP3687204B2 (ja) 多層配線パターン形成方法
JP4750080B2 (ja) 配線基板
JP4197228B2 (ja) 固体撮像装置およびその製造方法
JP4639586B2 (ja) 導電パターンの形成方法、配線の形成方法、半導体装置の製造方法、回路基板の製造方法、並びに、電子部品の製造方法
JPH10132855A (ja) Ic検査用プローブカード
KR101504011B1 (ko) 복합 직접회로소자 패키지 제조방법
US20220240383A1 (en) Three-dimensional circuits with flexible interconnects
JPH09105761A (ja) プローブ構造の製造方法およびそれに用いられる回路基板
JP2013093453A (ja) 電子モジュールとその製造方法
CN107516637B (zh) 线路板结构及其制造方法
JP4613846B2 (ja) 立体回路基板およびその製造方法
KR20060066971A (ko) 양면 연성회로기판 제조방법
JP2010071760A (ja) プローブ、及びプローブカード
JP2009276120A (ja) プローブ、及びプローブの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091215

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091215

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees