CN107516637B - 线路板结构及其制造方法 - Google Patents
线路板结构及其制造方法 Download PDFInfo
- Publication number
- CN107516637B CN107516637B CN201610417614.9A CN201610417614A CN107516637B CN 107516637 B CN107516637 B CN 107516637B CN 201610417614 A CN201610417614 A CN 201610417614A CN 107516637 B CN107516637 B CN 107516637B
- Authority
- CN
- China
- Prior art keywords
- glass
- layer
- film
- polymer layer
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 229920000642 polymer Polymers 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 35
- 239000004020 conductor Substances 0.000 claims description 24
- 239000011521 glass Substances 0.000 claims description 14
- 239000000126 substance Substances 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 8
- 238000001459 lithography Methods 0.000 claims description 6
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 230000004048 modification Effects 0.000 claims 1
- 238000012986 modification Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 134
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000013047 polymeric layer Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 238000006116 polymerization reaction Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000006059 cover glass Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 208000007578 phototoxic dermatitis Diseases 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种线路板结构及其制造方法，所述线路板结构的制造方法，其步骤如下。提供玻璃膜于静电吸盘上。于玻璃膜中形成多个第一导通孔。于玻璃膜的上表面上形成第一线路层，使得第一线路层与第一导通孔电性连接。于第一线路层上形成第一聚合物层。第一聚合物层覆盖第一线路层的表面以及玻璃膜的上表面。于第一聚合物层中形成多个第二导通孔。于第一聚合物层上形成第二线路层，使得第二线路层与第二导通孔电性连接。移除静电吸盘。本发明可解决翘曲问题，以提升产品的可靠度与良率。
Description
技术领域
本发明涉及一种半导体结构及其制造方法，尤其涉及一种线路板结构及其制造方法。
背景技术
由于消费性电子产品对于可携式(Portability)以及多功能(Multi-function)的需求增加，使得半导体元件朝着小尺寸、高性能以及低成本的趋势迈进。在此趋势下，半导体元件需要在较小的面积下增加更多的输入/输出(I/O)接垫至线路板上。换言之，随着半导体元件的积集度愈来愈高，对于半导体封装技术的可靠度与良率的需求也愈来愈高。
现有的线路板工艺常以玻璃基板当作附加电路板，并在玻璃基板上分别形成多层线路层与多层介电层。接着，再剥离玻璃基板，以形成线路板结构。然而，在剥离玻璃基板时，由于介电层的材质过软，容易因为应力问题而导致翘曲(warpage)问题。所述翘曲问题会降低产品的可靠度与良率。
发明内容
本发明提供一种线路板结构及其制造方法，其可解决翘曲问题，以提升产品的可靠度与良率。
本发明提供一种线路板结构的制造方法，其步骤如下。提供具有上表面、下表面的玻璃膜，玻璃膜的下表面置于静电吸盘上。于玻璃膜的上表面中形成多个第一导通孔(first conductive vias)。于玻璃膜的上表面上形成第一线路层，使得第一线路层与第一导通孔电性连接。于第一线路层上形成第一聚合物层。第一聚合物层覆盖第一线路层的表面以及玻璃膜的上表面。于第一聚合物层中形成多个第二导通孔。第二导通孔与第一线路层电性连接。于第一聚合物层上形成第二线路层，使得第二线路层与第二导通孔电性连接。移除静电吸盘，以形成第一线路板结构。
在本发明的一实施例中，上述玻璃膜中形成第一导通孔的步骤如下。对玻璃膜照射激光，以于玻璃膜中形成多个改质区域。改质区域以外的区域为非改质区域。进行蚀刻工艺，移除改质区域的玻璃膜，以于玻璃膜中形成多个第一通孔(first via holes)。第一通孔贯穿玻璃膜的上表面、下表面。于第一通孔中填入导体材料。
在本发明的一实施例中，上述蚀刻工艺对改质区域的蚀刻速率大于非改质区域的蚀刻速率。
在本发明的一实施例中，上述改质区域对非改质区域的蚀刻选择比介于20：1至100：1之间。
在本发明的一实施例中，于上述第一聚合物层中形成第二导通孔的步骤如下。于第一聚合物层上形成图案化罩幕层。以图案化罩幕层为罩幕，进行微影工艺，以于第一聚合物层中形成多个第二通孔。于第二通孔中填入导体材料。
在本发明的一实施例中，上述第一聚合物层的材料包括感光性材料。感光性材料包括化学增幅型感光性材料。
在本发明的一实施例中，上述玻璃膜的厚度介于5微米至100微米之间。较佳玻璃膜的厚度可例如是10微米、20微米、30微米、50微米或是80微米。
在本发明的一实施例中，在移除上述静电吸盘之后，还包括进行凸块工艺，以于第二线路层上形成多个凸块。
在本发明的一实施例中，在移除上述静电吸盘之后，还包括以下步骤。将第一线路板结构倒置于静电吸盘上，使得玻璃膜的下表面朝上。于玻璃膜的下表面上形成第三线路层，使得第三线路层与第一导通孔电性连接。于第三线路层上形成第二聚合物层。第二聚合物层覆盖第三线路层的表面以及玻璃膜的下表面。于第二聚合物层中形成多个第三导通孔。第三导通孔与第三线路层电性连接。于第二聚合物层上形成第四线路层，使得第四线路层与第三导通孔电性连接。移除静电吸盘。
本发明提供一种藉由上述线路板结构的制造方法所制得的线路板结构。上述线路板结构包括玻璃膜、多个第一导通孔、第一线路层、第一聚合物层、多个第二导通孔以及第二线路层。第一导通孔位于玻璃膜中。第一线路层位于玻璃膜上。第一线路层与第一导通孔电性连接。第一聚合物层位于第一线路层上。第二导通孔位于第一聚合物层中。第二导通孔与第一线路层电性连接。第二线路层位于第一聚合物层上。第二线路层与第二导通孔电性连接。
基于上述，本发明藉由提供较薄的玻璃膜于静电吸盘上。接着，对玻璃膜照射激光并进行蚀刻工艺，以于玻璃膜中形成多个通孔。然后，于通孔中填入导体材料，以形成多个导通孔。之后，在玻璃膜上形成线路层，并移除静电吸盘。换言之，本发明可省略剥离玻璃基板的步骤，以完成重配置线路层结构(redistribution layer，RDL)，因此，本发明可避免重配置线路层结构因剥离所产生的应力而导致的翘曲问题，藉此提升产品的可靠度与良率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1H是依照本发明的第一实施例的一种线路层结构的制造流程的剖面示意图；
图2A至图2D是依照本发明的第二实施例的一种线路层结构的制造流程的剖面示意图。
附图标记：
1：第一线路板结构
2：第二线路板结构
10：第一通孔
20：第二通孔
30：第三通孔
100：静电吸盘
101a：上表面
101b：下表面
102：玻璃膜
102a：改质区域
102b：非改质区域
104：晶种层
106：导体结构
106a：第一导通孔
106b：第一线路层
108：第一聚合物层
110：导体结构
110a：第二导通孔
110b：第二线路层
206：第三线路层
208：第二聚合物层
210：导体结构
210a：第三导通孔
210b：第四线路层
具体实施方式
参照本实施例的附图以更全面地阐述本发明。然而，本发明亦可以各种不同的形式体现，而不应限于本文中所述之实施例。附图中的层与区域的厚度会为了清楚起见而放大。相同或相似的标号表示相同或相似的元件，以下段落将不再一一赘述。
图1A至图1H是依照本发明的第一实施例的一种线路层结构的制造流程的剖面示意图。
请参照图1A，提供玻璃膜102于静电吸盘(electrostatic chuck)100上，其中玻璃膜102具有相对的上表面101a与下表面101b。具体来说，静电吸盘100可藉由静电力吸附玻璃膜102的下表面101b，使得玻璃膜102保持在静电吸盘100上而不翘曲。在一实施例中，玻璃膜102的厚度可例如是介于5微米至100微米之间，较佳玻璃膜的厚度可例如是10微米、20微米、30微米、50微米或是80微米；而玻璃膜102的尺寸可依使用者需求来进行调整。
请参照图1B，对玻璃膜102照射激光，以于玻璃膜102中形成多个改质区域102a，而改质区域102a以外的区域为非改质区域102b。在一实施例中，所述激光可例如是二氧化碳(CO2)激光；所述激光的波长可介于9微米至11微米之间；所述激光的能量可介于200mW至10mW之间，较佳激光能量可例如是150mW、100mW、70mW、50mW、30mW或是20mW。而所述激光的工艺时间可介于50分钟至10分钟之间，较佳激光工艺时间可例如是40分钟、30分钟或是20分钟。
请参照图1B与图1C，进行蚀刻工艺，以移除改质区域102a的玻璃膜102，并于玻璃膜102中形成多个第一通孔10，第一通孔10贯穿玻璃膜102的上表面101a与下表面101b。具体来说，由于所述蚀刻工艺对改质区域102a的蚀刻速率大于非改质区域102b的蚀刻速率，因此，改质区域102a的玻璃膜102可被完全移除，以暴露出静电吸盘100的表面。但本发明不以此为限，在其他实施例中，亦可在玻璃膜102中形成多个盲孔(未显示)，而不暴露出静电吸盘100的表面。在一实施例中，所述蚀刻工艺包括湿式蚀刻工艺。所述湿式蚀刻工艺可例如是氢氟酸(HF)、稀释氢氟酸(DHF)或是缓冲氧化蚀刻液(BOE)。在一实施例中，改质区域102a对非改质区域102b的蚀刻选择比可介于20：1至100：1之间，但本发明不以此为限。
请参照图1C与图1D，于玻璃膜102的部分上表面101a上以及第一通孔10的表面上形成晶种层104。详细地说，先在玻璃膜102上形成晶种材料层(未显示)，所述晶种材料层共形地(conformally)覆盖玻璃膜102的上表面101a以及第一通孔10的表面。接着，进行微影工艺与蚀刻工艺，移除部分所述晶种材料层，以形成晶种层104。在一实施例中，晶种层104的材料包括金属材料、金属氮化物、金属硅化物或其组合。所述金属材料可例如是钛、铜、镍、钯、金、银或其合金。晶种层104的形成方法包括物理气相沉积法、化学气相沉积法、电镀工艺或化学镀(electroless plating)工艺，所述物理气相沉积法可例如是溅镀法或蒸镀法。
请参照图1D与图1E，进行电镀工艺或化学镀工艺，以在晶种层104的表面上形成导体结构106。详细地说，导体结构106包括填入第一通孔10中的第一导通孔106a以及配置于玻璃膜102的上表面101a上的第一线路层106b。第一导通孔106a与第一线路层106b电性连接。在一实施例中，导体结构106的材料包括金属材料。所述金属材料可例如是钛、铜、镍、钯、金、银或其合金。顺带一提的是，晶种层104可视为导体结构106的一部分，因此，图1E中并未显示晶种层104。
请参照图1F，于第一线路层106b上形成第一聚合物层108。第一聚合物层108覆盖第一线路层106b的表面以及玻璃膜102的上表面101a。在一实施例中，第一聚合物层108的材料包括感光性材料，所述感光性材料可例如是化学增幅型感光性材料。在一实施例中，所述化学增幅型感光性材料的热膨胀系数(coefficients of thermal expansion，CTE)可介于45ppm/℃至55ppm/℃。第一聚合物层108的厚度可介于5微米至20微米之间，其形成方法可以是喷涂法(spray coating)。
请参照图1F与图1G，于第一聚合物层108上形成图案化罩幕层(未显示)。之后，以图案化罩幕层为罩幕，进行微影工艺，以于第一聚合物层108中形成多个第二通孔20。第二通孔20暴露出第一线路层106b的部分表面。需注意的是，由于本实施例利用化学增幅型感光性材料当作第一聚合物层108，因此，在进行所述微影工艺时，微影工艺的曝光能量可小于250mJ，且曝光时间也可缩短。如此一来，本实施例便可减少工艺时间，以提升产率。
请参照图1H，于第一聚合物层108的表面上以及第二通孔20的表面上形成晶种层(未显示)，并进行电镀工艺或化学镀工艺，以在晶种层(未显示)的表面上形成导体结构110。导体结构110的材料与形成方法类似图1E中的导体结构106的材料与形成方法，于此便不再赘述。同样地，导体结构110包括填入第二通孔20中的第二导通孔110a以及配置于第一聚合物层108上的第二线路层110b。第二线路层110b可藉由第二导通孔110a与导体结构106电性连接。之后，移除静电吸盘100，暴露出玻璃膜102的下表面101b，以形成第一线路板结构1。
值得注意的是，本实施例将较薄的玻璃膜102吸附并保持于静电吸盘100上，使得后续于玻璃膜102的上表面101a上形成导体结构106、第一聚合物层108以及导体结构110时不会产生挠曲(flexibility)问题。之后，移除静电吸盘100的步骤也不会产生现有技术因应力问题所导致的翘曲现象。因此，本实施例的线路板结构的制造方法可避免挠曲问题以及翘曲问题，藉此提升产品的可靠度与良率。另外，本实施例藉由聚合物材料当作线路板的介电层，聚合物材料具有较低的热膨胀系数以及较少的逸气(out gas)量。因此，本实施例的线路板的尺寸安定性较佳，不易受到环境温度的影响，进而提升可靠度。
此外，在移除静电吸盘100之后，本实施例的线路板结构的制造方法可选择性地进行凸块工艺，以于第二线路层110b上形成多个凸块(未显示)。所述凸块可将第一线路板结构1电性连接至外部电路(未显示)上。
图2A至图2D是依照本发明的第二实施例的一种线路层结构的制造流程的剖面示意图。
请参照图1H与图2A，将上述图1H的第一线路板结构1倒置(flipped)于静电吸盘100上，使得玻璃膜102的下表面101b朝上。之后，藉由静电力吸附第一线路板结构1(更具体地说，吸附第二线路层110b)，使得第一线路板结构1保持在静电吸盘100上而不翘曲。
请参照图2A与图2B，于玻璃膜102的下表面101b上形成第三线路层206，使得第三线路层206与第一导通孔106a电性连接。第三线路层206的材料与形成方法类似图1E中的第一线路层106b的材料与形成方法，于此便不再赘述。
接着，于第三线路层206上形成第二聚合物层208。第二聚合物层208覆盖第三线路层206的表面以及玻璃膜102的下表面101b。第二聚合物层208的材料与形成方法类似图1F中的第一聚合物层108的材料与形成方法，于此便不再赘述。
请参照图2B与图2C，于第二聚合物层208上形成图案化罩幕层(未显示)。之后，以图案化罩幕层为罩幕，进行微影工艺，以于第二聚合物层208中形成多个第三通孔30。第三通孔30暴露出第三线路层206的部分表面。
请参照图2C与图2D，于第二聚合物层208的表面上以及第三通孔30的表面上形成晶种层(未显示)，并进行电镀工艺或化学镀工艺，以在晶种层(未显示)的表面上形成导体结构210。导体结构210的材料与形成方法类似图1E中的导体结构106的材料与形成方法，于此便不再赘述。同样地，导体结构210包括填入第三通孔30中的第三导通孔210a以及配置于第二聚合物层208上的第四线路层210b。第四线路层210b可藉由第三导通孔210a与第三线路层206电性连接。之后，移除静电吸盘100，暴露出第二线路层110b的表面，以形成第二线路板结构2。
需注意的是，虽然图1H的第一线路板结构1仅显示导通孔106a、导通孔110a、一层聚合物层108以及两层线路层(即第一线路层106b、第二线路层110b)；而图2D的第二线路板结构2仅显示第一导通孔106a、第二导通孔110a、第三导通孔210a、两层聚合物层(即第一聚合物层108、第二聚合物层208)以及四层线路层(即第一线路层106b、第二线路层110b、第三线路层206、第四线路层210b)，但本发明不以此为限。在其他实施例中，导通孔、聚合物层与线路层的数量以及连接方式可依照设计者的需求来进行调整。
此外，在移除静电吸盘100之后，本实施例的线路板结构的制造方法可选择性地进行凸块工艺，以于第四线路层210b上形成多个凸块(未显示)。所述凸块可将第二线路板结构2电性连接至外部电路(未显示)上。
综上所述，本发明藉由提供较薄的玻璃膜于静电吸盘上。接着，对玻璃膜照射激光并进行蚀刻工艺，以于玻璃膜中形成多个通孔。然后，于通孔中填入导体材料，以形成多个导通孔。之后，在玻璃膜上形成线路层，并移除静电吸盘。换言之，本发明可省略剥离玻璃基板的步骤，以完成重配置线路层结构，因此，本发明可避免重配置线路层结构因剥离所产生的应力而导致的翘曲问题，藉此提升产品的可靠度与良率。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的改动与润饰，均在本发明范围内。
Claims (10)
1.一种线路板结构的制造方法，其特征在于，包括：
提供具有上表面、下表面的玻璃膜，所述玻璃膜的下表面直接置于静电吸盘上；
于所述玻璃膜的上表面中形成多个第一导通孔，且所述多个第一导通孔贯穿所述玻璃膜的上表面与下表面；
于所述玻璃膜的上表面上形成第一线路层，使得所述第一线路层与所述多个第一导通孔电性连接；
于所述第一线路层上形成第一聚合物层，所述第一聚合物层覆盖所述第一线路层的表面以及所述玻璃膜的上表面；
于所述第一聚合物层中形成多个第二导通孔，其中所述多个第二导通孔与所述第一线路层电性连接；
于所述第一聚合物层上形成第二线路层，使得所述第二线路层与所述多个第二导通孔电性连接；以及
移除所述静电吸盘，以形成第一线路板结构。
2.根据权利要求1所述的线路板结构的制造方法，其特征在于，于所述玻璃膜中形成所述多个第一导通孔的步骤包括：
对所述玻璃膜照射激光，以于所述玻璃膜中形成多个改质区域，其中所述多个改质区域以外的区域为多个非改质区域；
进行蚀刻工艺，移除所述多个改质区域的所述玻璃膜，以于所述玻璃膜中形成多个第一通孔，其中所述第一通孔贯穿所述玻璃膜的上表面、下表面；以及
于所述多个第一通孔中填入导体材料。
3.根据权利要求2所述的线路板结构的制造方法，其特征在于，所述蚀刻工艺对所述多个改质区域的蚀刻速率大于所述多个非改质区域的蚀刻速率。
4.根据权利要求2所述的线路板结构的制造方法，其特征在于，所述多个改质区域对所述多个非改质区域的蚀刻选择比介于20：1至100：1之间。
5.根据权利要求1所述的线路板结构的制造方法，其特征在于，于所述第一聚合物层中形成所述多个第二导通孔的步骤包括：
于所述第一聚合物层上形成图案化罩幕层；
以所述图案化罩幕层为罩幕，进行微影工艺，以于所述第一聚合物层中形成多个第二通孔；以及
于所述多个第二通孔中填入导体材料。
6.根据权利要求1所述的线路板结构的制造方法，其特征在于，所述第一聚合物层的材料包括感光性材料，所述感光性材料包括化学增幅型感光性材料。
7.根据权利要求1所述的线路板结构的制造方法，其特征在于，所述玻璃膜的厚度介于5微米至100微米之间。
8.根据权利要求1所述的线路板结构的制造方法，其特征在于，在移除所述静电吸盘之后，还包括进行凸块工艺，以于所述第二线路层上形成多个凸块。
9.根据权利要求1所述的线路板结构的制造方法，其特征在于，在移除所述静电吸盘之后，还包括：
将所述第一线路板结构倒置于所述静电吸盘上，使得所述玻璃膜的下表面朝上；
于所述玻璃膜的下表面上形成第三线路层，使得所述第三线路层与所述多个第一导通孔电性连接；
于所述第三线路层上形成第二聚合物层，所述第二聚合物层覆盖所述第三线路层的表面以及所述玻璃膜的下表面；
于所述第二聚合物层中形成多个第三导通孔，其中所述第三导通孔与所述第三线路层电性连接；
于所述第二聚合物层上形成第四线路层，使得所述第四线路层与所述多个第三导通孔电性连接；以及
移除所述静电吸盘。
10.一种线路板结构，其特征在于，藉由如根据权利要求1-9中任一项所述线路板结构的制造方法所制得，所述线路板结构包括：
玻璃膜，具有上表面与下表面；
多个第一导通孔，位于所述玻璃膜中，且所述多个第一导通孔贯穿所述玻璃膜的上表面与下表面；
第一线路层，位于所述玻璃膜上，其中所述第一线路层与所述多个第一导通孔电性连接；
第一聚合物层，位于所述第一线路层上；
多个第二导通孔，位于所述第一聚合物层中，其中所述多个第二导通孔与所述第一线路层电性连接；以及
第二线路层，位于所述第一聚合物层上，其中所述第二线路层与所述多个第二导通孔电性连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610417614.9A CN107516637B (zh) | 2016-06-15 | 2016-06-15 | 线路板结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610417614.9A CN107516637B (zh) | 2016-06-15 | 2016-06-15 | 线路板结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107516637A CN107516637A (zh) | 2017-12-26 |
| CN107516637B true CN107516637B (zh) | 2019-10-11 |
Family
ID=60719783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610417614.9A Expired - Fee Related CN107516637B (zh) | 2016-06-15 | 2016-06-15 | 线路板结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107516637B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110650596B (zh) * | 2018-06-27 | 2021-07-30 | 欣兴电子股份有限公司 | 线路板的制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6120661A (en) * | 1998-06-08 | 2000-09-19 | Sony Corporation | Apparatus for processing glass substrate |
| CN101901778A (zh) * | 2009-05-27 | 2010-12-01 | 东京毅力科创株式会社 | 静电吸附电极及其制造方法和基板处理装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5820673B2 (ja) * | 2011-09-15 | 2015-11-24 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| KR102172674B1 (ko) * | 2014-03-04 | 2020-11-02 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
-
2016
- 2016-06-15 CN CN201610417614.9A patent/CN107516637B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6120661A (en) * | 1998-06-08 | 2000-09-19 | Sony Corporation | Apparatus for processing glass substrate |
| CN101901778A (zh) * | 2009-05-27 | 2010-12-01 | 东京毅力科创株式会社 | 静电吸附电极及其制造方法和基板处理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107516637A (zh) | 2017-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102596788B1 (ko) | 팬 아웃 스케일링을 위한 필러 및 비아 접속부를 구비한 고밀도 상호접속 층을 가진 패키지 기판 | |
| TWI567918B (zh) | 無凸塊增層與層疊核心混合式結構及其組裝方法 | |
| US20140225275A1 (en) | Wiring substrate and method of manufacturing the same | |
| TWI761852B (zh) | 貫通電極基板及其製造方法、以及安裝基板 | |
| TWI729073B (zh) | 電氣互連橋接技術 | |
| JP2004186187A (ja) | 半導体装置およびその製造方法 | |
| US9324580B2 (en) | Process for fabricating a circuit substrate | |
| US11780210B2 (en) | Glass dielectric layer with patterning | |
| TW201828440A (zh) | 在半導體互連件中的通孔及間隙 | |
| WO2010002736A2 (en) | Methods for fabricating line/space routing between c4 pads | |
| CN107516637B (zh) | 线路板结构及其制造方法 | |
| CN112397445B (zh) | Tsv导电结构、半导体结构及制备方法 | |
| TW202011557A (zh) | 具有內埋基板的線路載板及其製作方法與晶片封裝結構 | |
| TWI645483B (zh) | 適於形成包括通孔的基板結構的製作方法 | |
| TWI637663B (zh) | 線路板及其製作方法 | |
| TWI728410B (zh) | 電路板結構及其製作方法 | |
| CN103762285B (zh) | 用于基板的自组装的方法和依此获得的设备 | |
| US9917046B2 (en) | Manufacturing method of a circuit board having a glass film | |
| TWI620484B (zh) | 線路板結構及其製造方法 | |
| JP5101074B2 (ja) | 電子相互接続の製作方法 | |
| JP7226973B2 (ja) | ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体チップの実装方法 | |
| TW202230641A (zh) | 貫通電極基板的製造方法、貫通電極基板及半導體裝置 | |
| JP7400927B2 (ja) | 配線基板および半導体装置 | |
| CN107516648A (zh) | 线路板结构的制造方法 | |
| JP6435893B2 (ja) | 貫通電極基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20191011 |